JP2011035374A - 保護回路 - Google Patents
保護回路 Download PDFInfo
- Publication number
- JP2011035374A JP2011035374A JP2010125541A JP2010125541A JP2011035374A JP 2011035374 A JP2011035374 A JP 2011035374A JP 2010125541 A JP2010125541 A JP 2010125541A JP 2010125541 A JP2010125541 A JP 2010125541A JP 2011035374 A JP2011035374 A JP 2011035374A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- transistor
- terminal
- type well
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title abstract description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000005236 sound signal Effects 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 6
- 230000001902 propagating effect Effects 0.000 claims description 3
- 230000000644 propagated effect Effects 0.000 claims 1
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】第1保護回路2は第1ダイオードD1と第1トランジスタM1を備える。第1ダイオードD1のアノード12は、保護対象の端子P1に接続される。第1トランジスタM1は、その伝導チャンネルの第1端子22が第1ダイオードD1のカソード14と接続され、その伝導チャンネルの第2端子28、ゲート24およびバックゲート26が、固定電圧端子P2に接続されたNチャンネルMOSFETである。第1トランジスタM1はP型半導体基板に形成されたN型ウェル内に形成されたフローティングMOSFETである。第1ダイオードD1は第1トランジスタM1と共通のN型ウェル内に形成される。第1ダイオードD1のカソード14および第1トランジスタM1の伝導チャンネルの第1端子22は、N型ウェル30と接続される。
【選択図】図1
Description
第1保護回路2は、第1ダイオードD1、第1トランジスタM1を備える。第1ダイオードD1のアノード12は、保護対象の端子P1に接続される。
第2保護回路4は、第2ダイオードD2、第2トランジスタM2を備える。第2ダイオードD2のカソード32は、保護対象の端子P1に接続される。
図2(a)を参照する。第1ダイオードD1、第1トランジスタM1は、P型半導体基板(単にP型基板という)36にMOSプロセスによって形成される。P型基板36には、埋め込みレイヤ(Buried layer)としてN型ウェル30が形成される。図1の第1ダイオードD1および第1トランジスタM1は、共通のN型ウェル30内に、素子分離されて形成されており、第1トランジスタM1はいわゆるフローティングMOSFETである。隣接するダイオードとトランジスタを素子分離することによって、寄生ダイオードがオンし、降伏するのを防止することができる。
端子P1の電位を第1電圧V1、固定電圧端子P2の電位を第2電圧V2と称する。第2電圧V2は、通常状態では接地電圧(GND=0V)あるいは電源電圧Vddなどの固定電圧である。以下ではV2=0Vを想定する。
第1状態. 端子P1に正の過電圧が印加され、V1>V2となる状態
第2状態. 端子P2に負の過電圧が印加され、V1>V2となる状態
第3状態. 端子P1に負の過電圧が印加され、V1<V2となる状態
第4状態. 端子P2に正の過電圧が印加され、V1<V2となる状態
端子P1に正の過電圧が印加され、端子P1と固定電圧端子P2の電位差がVf+Vzを超えると、第1ダイオードD1が順方向に、第1トランジスタM1のボディダイオードBD1が逆方向に導通し、端子P1の電位V1を(Vf+Vz)にクランプできる。Vfはダイオードの順方向電圧、Vzは逆方向電圧である。
固定電圧端子P2に負の過電圧が印加され、端子P1と固定電圧端子P2の電位差がVf+Vzを超えると、第1ダイオードD1が順方向に、第1トランジスタM1のボディダイオードBD1が逆方向に導通する。その結果、端子P2の電位V2を、第1電圧V1を基準として、V1−(Vf+Vz)にクランプできる。
端子P1に負の過電圧が印加され、端子P1と固定電圧端子P2の電位差がVf+Vzを超えると、第1ダイオードD1が逆方向に、第1トランジスタM1のボディダイオードBD1が順方向に導通する。その結果、端子P1の電位V1を、第2電圧V2を基準として、V2−(Vf+Vz)にクランプできる。
逆の観点から見れば、端子P1に負電圧が印加されても、固定電圧端子P2との電位差がしきい値Vf+Vzを超えない限り、ダイオードが導通しない。したがって、端子P1から、負電圧でスイングする信号を出力することができ、あるいは逆に端子P1に負電圧でスイングする信号を入力することができる。
端子P2に正の過電圧が印加され、端子P1と固定電圧端子P2の電位差がVf+Vzを超えると、第1ダイオードD1が逆方向に、第1トランジスタM1のボディダイオードBD1が順方向に導通する。その結果、端子P2の電位V2を、第1電圧V1を基準として、V1+(Vf+Vz)にクランプできる。
端子P1に正の過電圧が印加され、端子P1と固定電圧端子P2の電位差がVf+Vzを超えると、第2ダイオードD2が逆方向に、第2トランジスタM2のボディダイオードBD2が順方向に導通し、端子P1の電位V1を(Vf+Vz)にクランプできる。
固定電圧端子P2に負の過電圧が印加され、固定電圧端子P2と端子P1の電位差がVf+Vzを超えると、第2ダイオードD2が逆方向に、第2トランジスタM2のボディダイオードBD2が順方向に導通する。その結果、固定電圧端子P2の電位V2を、第1電圧V1を基準として、V1−(Vf+Vz)にクランプできる。
端子P1に負の過電圧が印加され、端子P1と固定電圧端子P2の電位差がVf+Vzを超えると、第2ダイオードD2が順方向に、第2トランジスタM2のボディダイオードBD2が逆方向に導通する。その結果、端子P1の電位V1を、第2電圧V2を基準として、V2−(Vf+Vz)にクランプできる。
端子P2に正の過電圧が印加され、端子P1と固定電圧端子P2の電位差がVf+Vzを超えると、第2ダイオードD2が順方向に、第2トランジスタM2のボディダイオードBD2が逆方向に導通する。その結果、端子P1の電位V1を、第2電圧V2を基準として、V2−(Vf+Vz)にクランプできる。
さらにサージノイズ等に対する耐性を高めるためには、端子P1と電源端子P3の間、端子P1と電源端子P4の間の少なくとも一方、好ましくは両方にも、保護回路10b、10cを設けることが望ましい。
また内部回路6は、オーディオ信号S1を複数の出力端子のいずれかから出力させる出力セレクタ(デマルチプレクサ)であってもよい。この場合、複数の出力端子それぞれに対して保護回路10を設けることが好ましい。
この変形例によっても、信号の伝搬を阻害することなく、内部回路を好適に保護できる。
この場合の変形例に係る第1保護回路は、そのアノードが保護対象の端子に接続された第1ダイオードと、 その伝導チャンネルの一端、ゲートおよびバックゲートが、前記第1ダイオードのカソードと接続され、その伝導チャンネルの他端が、固定電圧端子と接続されたPチャンネルMOSFETである第1トランジスタと、を備える。第1トランジスタは、N型半導体基板に形成されたP型ウェル内に形成されたフローティングMOSFETである。第1ダイオードは、第1トランジスタと共通のP型ウェル内に形成される。第1ダイオードの伝導チャンネルの他端は、P型ウェルと接続される。
同様に、変形例に係る第2保護回路は、そのカソードが保護対象の端子に接続された第2ダイオードと、その伝導チャンネルの一端が、前記第2ダイオードのアノードと接続され、その伝導チャンネルの他端、ゲートおよびバックゲートが、固定電圧端子と接続されたPチャンネルMOSFETである第2トランジスタと、を備える。第2トランジスタは、N型半導体基板に形成されたP型ウェル内に形成されたフローティングMOSFETである。第2ダイオードは、第2トランジスタと共通の前記P型ウェル内に形成される。第2トランジスタの伝導チャンネルの一端は、P型ウェルと接続される。
Claims (12)
- そのアノードが保護対象の端子に接続された第1ダイオードと、
その伝導チャンネルの一端が前記第1ダイオードのカソードと接続され、その他端、ゲートおよびバックゲートが、固定電圧端子に接続されたNチャンネルMOSFETである第1トランジスタと、
を備え、
前記第1トランジスタは、P型半導体基板に形成されたN型ウェル内に形成されたフローティングMOSFETであり、
前記第1ダイオードは、前記第1トランジスタと共通の前記N型ウェル内に形成され、
前記第1ダイオードのカソードおよび前記第1トランジスタの前記伝導チャンネルの前記一端は、前記N型ウェルと接続されることを特徴とする保護回路。 - そのカソードが保護対象の端子に接続された第2ダイオードと、
その伝導チャンネルの一端、ゲートおよびバックゲートが、前記第2ダイオードのアノードと接続され、その伝導チャンネルの他端が、固定電圧端子と接続されたNチャンネルMOSFETである第2トランジスタと、
をさらに備え、
前記第2トランジスタは、P型半導体基板に形成されたN型ウェル内に形成されたフローティングMOSFETであり、
前記第2ダイオードは、前記第2トランジスタと共通の前記N型ウェル内に形成され、
前記第2トランジスタの前記伝導チャンネルの前記他端は、前記N型ウェルと接続されることを特徴とする請求項1に記載の保護回路。 - そのカソードが保護対象の端子に接続された第2ダイオードと、
その伝導チャンネルの一端、ゲートおよびバックゲートが、前記第2ダイオードのアノードと接続され、その伝導チャンネルの他端が、固定電圧端子と接続されたNチャンネルMOSFETである第2トランジスタと、
を備え、
前記第2トランジスタは、P型半導体基板に形成されたN型ウェル内に形成されたフローティングMOSFETであり、
前記第2ダイオードは、前記第2トランジスタと共通の前記N型ウェル内に形成され、
前記第2トランジスタの前記伝導チャンネルの前記他端は、前記N型ウェルと接続されることを特徴とする保護回路。 - そのアノードが保護対象の端子に接続された第1ダイオードと、
その伝導チャンネルの一端、ゲートおよびバックゲートが、前記第1ダイオードのカソードと接続され、その伝導チャンネルの他端が、固定電圧端子と接続されたPチャンネルMOSFETである第1トランジスタと、
を備え、
前記第1トランジスタは、N型半導体基板に形成されたP型ウェル内に形成されたフローティングMOSFETであり、
前記第1ダイオードは、前記第1トランジスタと共通の前記P型ウェル内に形成され、
前記第1ダイオードの前記伝導チャンネルの前記他端は、前記P型ウェルと接続されることを特徴とする保護回路。 - そのカソードが保護対象の端子に接続された第2ダイオードと、
その伝導チャンネルの一端が、前記第2ダイオードのアノードと接続され、その伝導チャンネルの他端、ゲートおよびバックゲートが、固定電圧端子と接続されたPチャンネルMOSFETである第2トランジスタと、
をさらに備え、
前記第2トランジスタは、N型半導体基板に形成されたP型ウェル内に形成されたフローティングMOSFETであり、
前記第2ダイオードは、前記第2トランジスタと共通の前記P型ウェル内に形成され、
前記第2トランジスタの前記伝導チャンネルの前記一端は、前記P型ウェルと接続されることを特徴とする請求項1に記載の保護回路。 - そのカソードが保護対象の端子に接続された第2ダイオードと、
その伝導チャンネルの一端が、前記第2ダイオードのアノードと接続され、その伝導チャンネルの他端、ゲートおよびバックゲートが、固定電圧端子と接続されたPチャンネルMOSFETである第2トランジスタと、
を備え、
前記第2トランジスタは、N型半導体基板に形成されたP型ウェル内に形成されたフローティングMOSFETであり、
前記第2ダイオードは、前記第2トランジスタと共通の前記P型ウェル内に形成され、
前記第2トランジスタの前記伝導チャンネルの前記一端は、前記P型ウェルと接続されることを特徴とする保護回路。 - 前記第1トランジスタと前記第1ダイオードは、素子分離されていることを特徴とする請求項1、2、4、5のいずれかに記載の記載の保護回路。
- 前記第2トランジスタと前記第2ダイオードは、素子分離されていることを特徴とする請求項2、3、5、6のいずれかに記載の記載の保護回路。
- 前記第2トランジスタおよび第2ダイオードが形成される前記ウェルのうち、素子分離領域より第2ダイオード側の領域と、接地端子の間に設けられた保護用抵抗をさらに備えることを特徴とする請求項8に記載の保護回路。
- 前記保護対象となる端子には、前記固定電圧端子の電位を中心としてスイングする信号が伝搬することを特徴とする請求項1から9のいずれかに記載の保護回路。
- 前記保護対象となる端子を伝搬する前記信号はオーディオ信号であることを特徴とする請求項10に記載の保護回路。
- 前記保護対象となる端子には、電気音響変換素子が接続されることを特徴とする請求項11に記載の保護回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010125541A JP5721967B2 (ja) | 2009-07-06 | 2010-06-01 | 保護回路 |
US12/829,463 US8593770B2 (en) | 2009-07-06 | 2010-07-02 | Protection circuit |
CN201010225172.0A CN101944529B (zh) | 2009-07-06 | 2010-07-06 | 保护电路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009159757 | 2009-07-06 | ||
JP2009159757 | 2009-07-06 | ||
JP2010125541A JP5721967B2 (ja) | 2009-07-06 | 2010-06-01 | 保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035374A true JP2011035374A (ja) | 2011-02-17 |
JP5721967B2 JP5721967B2 (ja) | 2015-05-20 |
Family
ID=43764100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010125541A Active JP5721967B2 (ja) | 2009-07-06 | 2010-06-01 | 保護回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8593770B2 (ja) |
JP (1) | JP5721967B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015053022A1 (ja) * | 2013-10-07 | 2015-04-16 | 富士電機株式会社 | 半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101519595B1 (ko) * | 2013-11-18 | 2015-05-12 | 창원대학교 산학협력단 | 단일 폴리 이이피롬 |
US11532610B2 (en) * | 2020-06-24 | 2022-12-20 | Amazing Microelectronic Corp. | Electrostatic discharge protection structure and electrostatic discharge protection circuit with low parasitic capacitance thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147995A (ja) * | 2007-12-11 | 2009-07-02 | Nec Electronics Corp | 電力供給制御回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923067A (en) * | 1997-04-04 | 1999-07-13 | International Business Machines Corporation | 3-D CMOS-on-SOI ESD structure and method |
JPH11284130A (ja) | 1998-03-27 | 1999-10-15 | Mitsumi Electric Co Ltd | 保護回路 |
JP4057716B2 (ja) | 1998-09-25 | 2008-03-05 | 東芝松下ディスプレイテクノロジー株式会社 | 保護回路を具えた絶縁ゲート型トランジスタ回路装置 |
JP2006147961A (ja) * | 2004-11-22 | 2006-06-08 | Elpida Memory Inc | 半導体集積回路 |
US7256460B2 (en) * | 2004-11-30 | 2007-08-14 | Texas Instruments Incorporated | Body-biased pMOS protection against electrostatic discharge |
US7760477B1 (en) * | 2006-10-06 | 2010-07-20 | Altera Corporation | CDM performance of high speed CLK inputs |
-
2010
- 2010-06-01 JP JP2010125541A patent/JP5721967B2/ja active Active
- 2010-07-02 US US12/829,463 patent/US8593770B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009147995A (ja) * | 2007-12-11 | 2009-07-02 | Nec Electronics Corp | 電力供給制御回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015053022A1 (ja) * | 2013-10-07 | 2015-04-16 | 富士電機株式会社 | 半導体装置 |
US9412732B2 (en) | 2013-10-07 | 2016-08-09 | Fuji Electric Co., Ltd. | Semiconductor device |
JP6008054B2 (ja) * | 2013-10-07 | 2016-10-19 | 富士電機株式会社 | 半導体装置 |
JPWO2015053022A1 (ja) * | 2013-10-07 | 2017-03-09 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5721967B2 (ja) | 2015-05-20 |
US20110176248A1 (en) | 2011-07-21 |
US8593770B2 (en) | 2013-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009218296A (ja) | 保護回路 | |
JP4282581B2 (ja) | 静電保護回路 | |
TW201106126A (en) | Reference voltage circuit and electronic device | |
JP2009130119A (ja) | 半導体集積回路 | |
TWI765956B (zh) | 半導體裝置 | |
US20100309593A1 (en) | Semiconductor device and electrostatic discharge protection method for the semiconductor device | |
JP2012205006A (ja) | スイッチおよびそのスイッチを用いたスイッチ回路 | |
JP5721967B2 (ja) | 保護回路 | |
JP2015180050A (ja) | 半導体集積回路装置及びそれを用いた電子機器 | |
TWI314356B (en) | Integrated circuit and esd proteciton system | |
JP2008091808A (ja) | 半導体集積回路 | |
JP2007242671A (ja) | 半導体集積回路 | |
JP2019036647A (ja) | 静電気保護回路、半導体装置、及び、電子機器 | |
JPWO2007145307A1 (ja) | 半導体集積回路装置 | |
JP2011119415A (ja) | 半導体集積装置 | |
JP2006210926A (ja) | Esd保護回路を備える半導体素子 | |
JP4114751B2 (ja) | 半導体装置 | |
CN101944529B (zh) | 保护电路 | |
JP3997857B2 (ja) | 半導体集積回路装置 | |
JP2010186954A (ja) | 静電破壊保護回路 | |
TW200929782A (en) | ESD protecting circuit | |
JP2008227369A (ja) | 静電破壊保護回路 | |
JP2016063031A (ja) | 静電気保護回路および集積回路 | |
JP2002208644A (ja) | 半導体装置 | |
JPS60224259A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5721967 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |