JP2016063031A - 静電気保護回路および集積回路 - Google Patents

静電気保護回路および集積回路 Download PDF

Info

Publication number
JP2016063031A
JP2016063031A JP2014188813A JP2014188813A JP2016063031A JP 2016063031 A JP2016063031 A JP 2016063031A JP 2014188813 A JP2014188813 A JP 2014188813A JP 2014188813 A JP2014188813 A JP 2014188813A JP 2016063031 A JP2016063031 A JP 2016063031A
Authority
JP
Japan
Prior art keywords
transistor
gate
mos transistor
power supply
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014188813A
Other languages
English (en)
Other versions
JP6384223B2 (ja
Inventor
雅人 荒川
Masahito Arakawa
雅人 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2014188813A priority Critical patent/JP6384223B2/ja
Priority to US14/837,927 priority patent/US9979185B2/en
Publication of JP2016063031A publication Critical patent/JP2016063031A/ja
Priority to US15/960,134 priority patent/US10333295B2/en
Application granted granted Critical
Publication of JP6384223B2 publication Critical patent/JP6384223B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】トランジスタを含む静電気保護回路において、外部端子に印加されるＥＳＤサージに対する放電能力の向上を図りつつ、外部端子への連続パルス信号の入力に伴う該トランジスタの端子電圧の上昇を抑制する。【解決手段】静電気保護回路は、外部端子に接続された第１のトランジスタと、第１のトランジスタに直列接続され且つ常時オフ状態とされる第２のトランジスタと、を含む。静電気保護回路は、電源ラインと第１のトランジスタのゲートとの間に接続された第３のトランジスタと、電源ラインと第１のトランジスタのゲートとの間に第３のトランジスタと逆向きに接続された第４のトランジスタと、を含む。【選択図】図３

Description

開示の技術は、静電気保護回路および集積回路に関する。
静電気放電（ESD：Electrostatic Discharge）から半導体デバイスを保護する静電気保護回路に関し、例えば以下のような技術が知られている。
すなわち、外部接続用パッドと接地線との間に挿入され、互いに直列に接続された第１のＮＭＯＳトランジスタおよび第２のＮＭＯＳトランジスタと、第１のゲート電位制御回路および第２のゲート電位制御回路を備える静電気放電保護回路が知られている。第１のゲート電位制御回路は、第１のＮＭＯＳトランジスタのゲートに接続され、容量素子を有し、通常動作時にそのゲートの電位を電源線と同電位に設定し、静電気サージ発生時にそのゲートの電位を実質的に接地レベルとする。第２のゲート電位制御回路は、第２のＮＭＯＳトランジスタのゲートに接続され、通常動作時にそのゲートの電位を接地レベルにする。
また、入力線と内部ノードとの間に接続された第１のＭＯＳトランジスタと、第２の電源線と上記内部ノードの間に接続されると共にそのゲート電極が該第２の電源線に接続された第２のＭＯＳトランジスタとを、備えた半導体装置が知られている。この半導体装置は、更に第１の電源線と第１のＭＯＳトランジスタのゲート電極の間に設けられて第１のＭＯＳトランジスタが常時オン状態となる制御電圧を与える回路素子を有する。
また、第１のＭＯＳトランジスタのソース及び第２のＭＯＳトランジスタのドレインが互いに接続された第１、第２のＭＯＳトランジスタを備えたスタック型ＭＯＳトランジスタ保護回路が知られている。このスタック型ＭＯＳトランジスタ保護回路は、カソードが第１のＭＯＳトランジスタのゲートに接続され、アノードが第１のトランジスタのドレインに接続されたダイオードをクランプ回路として有する。
特開２００７−２１４４２０号公報 特開２００２−１４１４６７号公報 特開２００１−１６０６１５号公報
トレラント回路は、トランジスタの標準的な動作電圧を超えた入力を回路的な工夫によって許容する回路である。例えば、５Ｖトレラント回路は、３．３Ｖまでの入力電圧を許容するトランジスタを用いて構成され、入力電圧として５Ｖを許容し得る回路構成を有する。
トレラント回路を保護対象とする静電気保護回路は、自身もトレラント機能を備えている必要があることから、例えば、直列接続された２つのトランジスタを含んで構成され得る。２つのトランジスタのうち、高電位側のトランジスタは、外部端子に接続される。２つのトランジスタを直列接続することで、各トランジスタの許容電圧（例えば３．３Ｖ）を超える電圧（例えば５Ｖ）が外部端子に入力される場合でも、各トランジスタの各端子に印加される電圧を各トランジスタの許容電圧以下に抑えることが可能となる。
直列接続された２つのトランジスタを含む静電気保護回路において、外部端子に印加されるＥＳＤサージに対する放電能力の向上させる手法として、ＥＳＤサージ印加に伴って上昇する高電位側のトランジスタのゲート電圧を保持することが有効である。しかしながらこの場合、通常動作時において外部端子に連続パルス信号（ＡＣ信号）が入力される場合にも高電位側のトランジスタのゲート電圧が上昇し、許容電圧を超えてしまうおそれがある。
開示の技術は、トランジスタを含む静電気保護回路において、外部端子に印加されるＥＳＤサージに対する放電能力の向上を図りつつ、外部端子への連続パルス信号の入力に伴う該トランジスタの端子電圧の上昇を抑制することを目的とする。
開示の技術に係る静電気保護回路は、外部端子に接続された第１のトランジスタと、前記第１のトランジスタに直列接続され且つ常時オフ状態とされる第２のトランジスタと、を含む。前記静電気保護回路は、電源ラインと前記第１のトランジスタのゲートとの間に接続された第３のトランジスタと、前記電源ラインと前記第１のトランジスタのゲートとの間に前記第３のトランジスタと逆向きに接続された第４のトランジスタと、を含む。
開示の技術は、静電気保護回路において、外部端子に印加されるＥＳＤサージに対する放電能力の向上を図りつつ、外部端子への連続パルス信号の入力に伴う高電位側のトランジスタのゲート電圧の上昇を抑制するという効果を奏する。
開示の技術の実施形態に係る集積回路の構成を示す図である。 開示の技術の実施形態に係る静電気保護回路を構成するＮ−ＭＯＳトランジスタの断面図である。 開示の技術の第１の実施形態に係る静電気保護回路の詳細の構成を示す図である。 第１の比較例に係る静電気保護回路の構成を示す図である。 第２の比較例に係る静電気保護回路の構成を示す図である。 開示の技術の第２の実施形態に係る静電気保護回路の構成を示す図である。 開示の技術の実施形態に係るバッファ回路の構成の一例を示す図である。 シミュレーションにより取得された、連続パルス信号入力時におけるＶＧＡＴＥ波形を示す図である。 シミュレーションにより取得された、連続パルス信号入力時におけるＶＧＡＴＥ波形およびｂｕｆ＿ｏｕｔ波形を示す図である。 シミュレーションにより取得された、ＥＳＤサージ印加時におけるＶＧＡＴＥ波形を示す図である。 シミュレーションにより取得された、ＥＳＤサージ印加時におけるＶＧＡＴＥ波形およびｂｕｆ＿ｏｕｔ波形を示す図である。 開示の技術の第３の実施形態に係る静電気保護回路の構成を示す図である。 開示の技術の実施形態に係るＰ−ＭＯＳトランジスタの断面図である。 開示の技術の第３の実施形態に係るＰ−ＭＯＳトランジスタおよびＮ−ＭＯＳトランジスタの断面図である。 開示の技術の第１の実施形態に係る静電気保護回路におけるＮ−ＭＯＳトランジスタの断面図である。 開示の技術の第４の実施形態に係る静電気保護回路の構成を示す図である。
以下、開示の技術の実施形態の一例を図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与している。
[第１の実施形態]
図１は、開示の技術の実施形態に係る集積回路６０の構成を示す図である。集積回路６０は、静電気保護回路１０と、静電気保護回路１０によってＥＳＤサージから保護される被保護回路５０と、を含み、例えば、半導体チップ上に形成されている。
被保護回路５０は、集積回路６０の本来的機能を発揮するべく構成されたトレラント機能を有する回路である。被保護回路５０は、一例として、電源ラインＶＤＥにソースが接続されたＰ−ＭＯＳトランジスタ５１と、Ｐ−ＭＯＳトランジスタ５１のドレインに抵抗素子５５を介してドレインが接続されたＮ−ＭＯＳトランジスタ５２を含む。被保護回路は、更にＮＭＯＳトランジスタ５２のソースにドレインが接続され、自身のソースが基準電圧ラインＶＳＳに接続されたＮ−ＭＯＳトランジスタ５３を含む。また、被保護回路５０は、Ｐ−ＭＯＳトランジスタ５１のＮウェル（図示せず）の電位を制御するウェル制御部５６を含む。Ｐ−ＭＯＳトランジスタ５１のドレインと抵抗素子５５との接続点は、抵抗素子５４を介して外部入力端子１３に接続されている。被保護回路５０は、外部入力端子１３に供給される入力電圧が、Ｐ−ＭＯＳトランジスタ５１、Ｎ−ＭＯＳトランジスタ５２および５３の許容電圧よりも大きい場合でも、これらのトランジスタの各端子間に印加される電圧が許容電圧を超えない構成となっている。なお、被保護回路５０の構成は、上記したものに限定されるものではない。
静電気保護回路１０は、外部入力端子１３にＥＳＤサージが印加された場合に放電経路を形成し、サージ電流ＩＳの被保護回路５０への流入を阻止する回路である。静電気保護回路１０は、外部入力端子１３に抵抗素子１４を介してドレインが接続されたＮ−ＭＯＳトランジスタ１１を含む。また、静電気保護回路１０は、Ｎ−ＭＯＳトランジスタ１１のソースにドレインが接続され、ソースが基準電圧ラインＶＳＳに接続されたＮ−ＭＯＳトランジスタ１２を含む。すなわち、Ｎ−ＭＯＳトランジスタ１１とＮ−ＭＯＳトランジスタ１２とは、外部入力端子１３と基準電圧ラインＶＳＳとの間で直列接続されている。
Ｎ−ＭＯＳトランジスタ１１および１２のゲートは、ゲート制御部２０に接続されている。ゲート制御部２０は、電源ラインＶＤＥと基準電圧ラインＶＳＳとの間に接続され、Ｎ−ＭＯＳトランジスタ１１および１２のゲート電圧を制御する。なお、本実施形態に係る静電気保護回路１０において、Ｎ−ＭＯＳトランジスタ１２のゲートは、基準電圧ラインＶＳＳに接続されており（図３参照）、Ｎ−ＭＯＳトランジスタ１２は常時オフ状態とされている。
図２は、静電気保護回路１０を構成するＮ−ＭＯＳトランジスタ１１および１２の断面図である。Ｎ−ＭＯＳトランジスタ１１は、ｐ型のｐウェル領域１５の表面に形成されたｎ型のドレイン領域１１Ｄおよびソース領域１１Ｓと、ドレイン領域１１Ｄとソース領域１１Ｓとの間に形成されたゲート電極１１Ｇと、を含む。同様に、Ｎ−ＭＯＳトランジスタ１２は、ｐウェル領域１５の表面に形成されたｎ型のドレイン領域１２Ｄおよびソース領域１２Ｓと、ドレイン領域１２Ｄとソース領域１２Ｓとの間に形成されたゲート電極１２Ｇと、を含む。Ｎ−ＭＯＳトランジスタ１１とＮ−ＭＯＳトランジスタ１２は、ウェル領域１５を共有している。Ｎ−ＭＯＳトランジスタ１１のソース領域１１ＳとＮ−ＭＯＳトランジスタ１２のドレイン領域１２Ｄは、共通のｎ型領域で形成されている。ｐウェル領域１５の表面には、Ｎ−ＭＯＳトランジスタ１２のソース領域１２Ｓとともに基準電圧ラインＶＳＳに接続されたｐ型のコンタクト領域１２Ｃが形成されている。
静電気保護回路１０の外部入力端子１３にＥＳＤサージが印加されると、ドレイン領域１１Ｄ側の空欠層の内部の電界が大きくなり、ホールと電子のペアが発生する。ホールは基準電圧ラインＶＳＳに電気的に接続されたｐウェル領域１５に向かい、これに伴ってｐウェル領域１５の電位は上昇する。これにより、Ｎ−ＭＯＳトランジスタ１１のドレイン領域１１Ｄをコレクタとし、Ｎ−ＭＯＳトランジスタ１２のソース領域１２Ｓをエミッタとし、ｐウェル領域１５をベースとする寄生ｎｐｎトランジスタ１６がオンする。この現象は、スナップバックと称される。寄生ｎｐｎトランジスタ１６がオンすることにより、ＥＳＤサージ印加によるサージ電流ＩＳは、外部入力端子１３からＮ−ＭＯＳトランジスタ１１および１２を経由して基準電圧ラインＶＳＳに向けて流れる。被保護回路５０に設けられた抵抗素子５４（図１参照）は、サージ電流ＩＳの被保護回路５０への流入を阻止し、サージ電流ＩＳの殆どは、静電気保護回路１０のＮ−ＭＯＳトランジスタ１１および１２を流れる。従って、被保護回路５０は、静電気保護回路１０によってＥＳＤサージから保護される。
図３は、開示の技術の第１の実施形態に係る静電気保護回路１０の詳細の構成を示す図である。なお、図３において、被保護回路５０の図示は省略されている。静電気保護回路１０は、ゲート制御部２０として、２つのＮ−ＭＯＳトランジスタ２１および２２を含んでいる。Ｎ−ＭＯＳトランジスタ２１は、ドレインおよびゲートが電源ラインＶＤＥに接続され、ソースがＮ−ＭＯＳトランジスタ１１のゲートに接続されている。Ｎ−ＭＯＳトランジスタ２２は、ソースが電源ラインＶＤＥに接続され、ドレインおよびゲートがＮ−ＭＯＳトランジスタ１１のゲートに接続されている。すなわち、Ｎ−ＭＯＳトランジスタ２１および２２は、電源ラインＶＤＥとＮ−ＭＯＳトランジスタ１１のゲートとの間で、互いに逆向きとなるように並列接続されている。一方、Ｎ−ＭＯＳトランジスタ１２のゲートは、基準電圧ラインＶＳＳに接続され、Ｎ−ＭＯＳトランジスタ１２は、常時オフ状態とされている。
静電気保護回路１０は、通常動作時において、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に所定の電圧（例えば３．３Ｖ）が印加される。これにより、Ｎ−ＭＯＳトランジスタ２１はオン状態となり、電源ラインＶＤＥの電圧（３．３Ｖ）がＮ−ＭＯＳトランジスタ１１のゲートに与えられる。より厳密には、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは、電源ラインＶＤＥの電圧（３．３Ｖ）からＮ−ＭＯＳトランジスタ２１の閾値電圧Ｖｔｈを差し引いた大きさとなる。これにより、Ｎ−ＭＯＳトランジスタ１１は、オン状態となる。一方、Ｎ−ＭＯＳトランジスタ１２は、オフ状態を維持する。このとき、Ｎ−ＭＯＳトランジスタ１１とＮ−ＭＯＳトランジスタ１２との接続点であるノードＡの電位は、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥからＮ−ＭＯＳトランジスタ１１の閾値電圧Ｖｔｈを差し引いた大きさとなる。このように、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に所定の電圧が印加されるとノードＡの電位が基準電圧ラインＶＳＳの電位よりも高い電位に固定される。これにより、Ｎ−ＭＯＳトランジスタ１１および１２の許容電圧を超える電圧を、外部入力端子１３に入力することを許容するトレラント機能が発揮される。なお、Ｎ−ＭＯＳトランジスタ１２は、常時オフ状態とされているので、外部入力端子１３への入力電圧の印加に伴ってＮ−ＭＯＳトランジスタ１１および１２に過大な電流が流れることはない。
ここで、図４Ａは、第１の比較例に係る静電気保護回路１００Ａの構成を示す図であり、図４Ｂは、第２の比較例に係る静電気保護回路１００Ｂの構成を示す図である。図４Ａおよび図４Ｂにおいて、開示の技術の第１の実施形態に係る静電気保護回路１０（図３参照）の構成要素と同一または対応する構成要素については、同一の参照符号を付与し、重複する説明は省略する。
図４Ａに示すように、第１の比較例に係る静電気保護回路１００Ａは、Ｎ−ＭＯＳトランジスタ１１のゲートが電源ラインＶＤＥに直接接続されている点が、開示の技術の実施形態に係る静電気保護回路１０（図３参照）と異なる。静電気保護回路１００Ａは、通常動作時において、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に例えば所定の電圧（例えば３．３Ｖ）の電圧が印加される。これにより、Ｎ−ＭＯＳトランジスタ１１がオン状態となる一方、Ｎ−ＭＯＳトランジスタ１２はオフ状態を維持し、開示の技術の実施形態に係る静電気保護回路１０と同様、トレラント機能が発揮される。
静電気保護回路１００Ａにおいて、外部入力端子１３にＥＳＤサージが印加されると、静電気保護回路１０と同様、Ｎ−ＭＯＳトランジスタ１１および１２の寄生ｎｐｎトランジスタがオン状態となり、Ｎ−ＭＯＳトランジスタ１１および１２にサージ電流が流れる（スナップバック）。ここで、ＥＳＤサージ印加時において、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥを持ち上げて、Ｎ−ＭＯＳトランジスタ１１をオン状態に近づけることで、静電気保護回路の放電能力を高めることができる。しかしながら、ＥＳＤ印加時においては、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間には電圧は供給されず、静電気保護回路１００Ａによれば、ＥＳＤサージ印加時におけるＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは、ほぼ０Ｖである。すなわち、第１の比較例に係る静電気保護回路１００Ａにおいては、ＥＳＤサージ印加時にＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥを持ち上げて、ＥＳＤサージに対する放電能力を向上させることは困難である。
ＥＳＤサージに対する放電能力を向上させるための構成として、図４Ｂに示す第２の比較例に係る静電気保護回路１００Ｂの構成が考えられる。静電気保護回路１００Ｂは、Ｎ−ＭＯＳトランジスタ１１のゲートと電源ラインＶＤＥとの間にダイオード３０を有する点が、第１の比較例に係る静電気保護回路１００Ａと異なる。ダイオード３０は、アノードが電源ラインＶＤＥに接続され、カソードがＮ−ＭＯＳトランジスタ１１のゲートに接続されている。静電気保護回路１００Ｂにおいて、外部入力端子１３にＥＳＤサージが印加されると、Ｎ−ＭＯＳトランジスタ１１のドレイン−ゲート間のＡＣカップリングにより、Ｎ−ＭＯＳトランジスタ１１のドレイン電圧の上昇に追随してゲート電圧ＶＧＡＴＥが上昇する。すなわち、外部入力端子１３にＥＳＤサージが印加されると、Ｎ−ＭＯＳトランジスタ１１のドレイン−ゲート間の寄生容量を介してＮ−ＭＯＳトランジスタ１１のゲートに電荷がチャージされ、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが上昇する。Ｎ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷の電源ラインへの移動は、ダイオード３０によって阻止され、該電荷は、Ｎ−ＭＯＳトランジスタ１１のゲートに留まる。これにより、ＥＳＤサージ印加に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲートの電圧ＶＧＡＴＥは、そのまま維持される。このように、静電気保護回路１００Ｂによれば、ＥＳＤサージ印加に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが維持されるので、ＥＳＤサージに対する放電能力は、第１の比較例に係る静電気保護回路１００Ａよりも高くなる。
しかしながら、第２の比較例に係る静電気保護回路１００Ｂによれば、通常動作時において、外部入力端子１３に連続パルス信号（ＡＣ信号）が入力される場合に新たな問題が発生する。すなわち、通常動作時において、外部入力端子１３に連続パルス信号（ＡＣ信号）が入力される場合には、ＥＳＤサージ印加時と同様、ドレイン−ゲート間のＡＣカップリングにより、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが上昇する。そして、上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは、そのまま維持される。すなわち、第２の比較例に係る静電気保護回路１００Ｂによれば、通常動作時において、外部入力端子１３に連続パルス信号（ＡＣ信号）が入力された場合に、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが許容電圧を超えた状態が維持されるおそれがある。
一方、第１の比較例に係る静電気保護回路１００Ａにおいては、通常動作時において、外部入力端子１３に連続パルス信号（ＡＣ信号）が入力された場合には、Ｎ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷は電源ラインＶＤＥに放電される。従って、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは上昇せず、第２の比較例に係る静電気保護回路１００Ｂにおける上記の問題が発生することはない。しかしながら、第１の比較例に係る静電気保護回路１００Ａは、上記したように、ＥＳＤサージに対する放電能力が十分ではない。
以下に、開示の技術の第１の実施形態に係る静電気保護回路１０において、外部入力端子１３にＥＳＤサージを印加した場合および連続パルス信号（ＡＣ信号）を入力した場合のそれぞれの動作について図３を参照しつつ説明する。なお、外部入力端子１３へのＥＳＤサージ印加時においては、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に電圧が印加されないものとする。
静電気保護回路１０において、外部入力端子１３にＥＳＤサージが印加されると、Ｎ−ＭＯＳトランジスタ１１および１２の寄生ｎｐｎトランジスタがオン状態となり、Ｎ−ＭＯＳトランジスタ１１および１２にサージ電流が流れる（スナップバック）。また、外部入力端子１３へのＥＳＤサージの印加によってＮ−ＭＯＳトランジスタ１１のドレイン−ゲート間の寄生容量を介してＮ−ＭＯＳトランジスタ１１のゲートに電荷がチャージされ、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが上昇する。Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが電源ラインＶＤＥの電圧よりも大きくなると、Ｎ−ＭＯＳトランジスタ２２がオン状態となり、Ｎ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷が電源ラインＶＤＥに引き抜かれる。これにより、ＥＳＤサージ印加に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは低下に転じるものの、Ｎ−ＭＯＳトランジスタ２２のオン抵抗によってゲート電圧ＶＧＡＴＥの低下は抑制され、一定レベルのゲート電圧ＶＧＡＴＥが確保される。このように、静電気保護回路１０によれば、ＥＳＤサージ印加時において、一定レベルのゲート電圧ＶＧＡＴＥが確保されるので、ＥＳＤサージに対する放電能力を第１の比較例に係る静電気保護回路１００Ａよりも高めることが可能である。
一方、通常動作時において、静電気保護回路１０の外部入力端子１３に連続パルス信号（ＡＣ信号）が入力されると、ＥＳＤサージ印加時と同様、ドレイン−ゲート間のＡＣカップリングにより、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが上昇する。Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが電源ラインＶＤＥの電圧よりも大きくなると、Ｎ−ＭＯＳトランジスタ２２がオン状態となり、Ｎ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷が電源ラインＶＤＥに引き抜かれる。すなわち、Ｎ−ＭＯＳトランジスタ１１のゲートと電源ラインＶＤＥとの間に、Ｎ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷の放電経路が形成される。これにより、外部入力端子１３への連続パルス信号（ＡＣ信号）の入力に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは低下に転じることができる。従って、外部入力端子１３に連続パルス信号（ＡＣ信号）が入力された場合に、第２の比較例に係る静電気保護回路１００Ｂのように、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが許容電圧を超えた状態が維持されることを防止できる。
以上のように、開示の技術の実施形態に係る静電気保護回路１０によれば、外部入力端子１３に印加されるＥＳＤサージに対する放電能力の向上を図りつつ外部入力端子１３への連続パルス信号の入力に伴うゲート電圧ＶＧＡＴＥの上昇を抑制することが可能となる。
［第２の実施形態］
図５は、開示の技術の第２の実施形態に係る静電気保護回路１０Ａの構成を示す図である。図５において、第１の実施形態に係る静電気保護回路１０（図３参照）の構成要素と同一または対応する構成要素については、同一の参照符号を付与し、重複する説明は省略する。また、図５において、被保護回路５０（図１参照）の図示は省略されている。
静電気保護回路１０Ａは、ゲート制御部２０において、バッファ回路２３を更に含む点が、第１の実施形態に係る静電気保護回路１０と異なる。バッファ回路２３は、電源ラインＶＤＥに接続された入力端子ｉと、Ｎ−ＭＯＳトランジスタ２２のゲートに接続された出力端子ｏと、を含む。バッファ回路２３は、更に、Ｎ−ＭＯＳトランジスタ１１のゲートに接続された正側電源端子ｖｐと、基準電圧ラインＶＳＳに接続された負側電源端子ｖｎと、を含む。
バッファ回路２３は、正側電源端子ｖｐと負側電源端子ｖｎとの間に供給される電圧を電源電圧として動作する。バッファ回路２３は、電源ラインＶＤＥと基準電圧ラインＶＳＳとの間に所定の電圧（例えば３．３Ｖ）が供給されている場合（すなわち、入力端子ｉに所定の電圧が入力されている場合）に、正側電源端子ｖｐおよび負側電源端子ｖｎとの間に供給される電源電圧（すなわち、ゲート電圧ＶＧＡＴＥ）相当の出力電圧ｂｕｆ＿ｏｕｔを、出力端子ｏから出力する。一方、電源ラインＶＤＥと基準電圧ラインＶＳＳとの間に電圧が供給されていない場合（すなわち、バッファ回路２３の入力電圧が０Ｖの場合）には、バッファ回路２３の出力電圧ｂｕｆ＿ｏｕｔは、０Ｖとなる。
図６は、バッファ回路２３の構成の一例を示す図である。図６に示すように、バッファ回路２３は、直列接続された２つのＣＭＯＳ（Complementary MOS）インバータ３１および３２を含んで構成されていてもよい。
以下に、第２の実施形態に係る静電気保護回路１０Ａの動作について説明する。静電気保護回路１０Ａは、通常動作時において、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に例えば所定の電圧（例えば３．３Ｖ）の電圧が印加される。これにより、Ｎ−ＭＯＳトランジスタ１１がオン状態となる一方、Ｎ−ＭＯＳトランジスタ１２はオフ状態を維持する。これにより、第１の実施形態に係る静電気保護回路１０と同様、Ｎ−ＭＯＳトランジスタ１１および１２の許容電圧を超える大きさの電圧を、外部入力端子１３に入力することを許容するトレラント機能が発揮される。
また、通常動作時において、バッファ回路２３は、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥ相当の出力電圧ｂｕｆ＿ｏｕｔを出力端子ｏから出力し、これをＮ−ＭＯＳトランジスタ２２に供給する。従って、外部入力端子１３に連続パルス信号（ＡＣ信号）が入力された場合におけるＮ−ＭＯＳトランジスタ２２の動作は、第１の実施形態に係る静電気保護回路１０におけるＮ−ＭＯＳトランジスタ２２の動作と同様となる。すなわち、外部入力端子１３に連続パルス信号（ＡＣ信号）が入力され、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが上昇して電源ラインＶＤＥの電圧よりも大きくなると、Ｎ−ＭＯＳトランジスタ２２がオン状態となる。これにより、Ｎ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷が電源ラインＶＤＥに引き抜かれ、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは低下に転じることができる。従って、第２の比較例に係る静電気保護回路１００Ｂのように、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが許容電圧を超えた状態が維持されることを防止できる。
一方、静電気保護回路１０Ａにおいて、外部入力端子１３にＥＳＤサージが印加されると、Ｎ−ＭＯＳトランジスタ１１および１２の寄生ｎｐｎトランジスタがオン状態となり、Ｎ−ＭＯＳトランジスタ１１および１２にサージ電流が流れる（スナップバック）。また、外部入力端子１３へのＥＳＤサージの印加によってＮ−ＭＯＳトランジスタ１１のドレイン−ゲート間の寄生容量を介してＮ−ＭＯＳトランジスタ１１のゲートに電荷がチャージされ、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが上昇する。
ＥＳＤサージ印加時には、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に電圧が印加されないので、バッファ回路２３の出力電圧ｂｕｆ＿ｏｕｔは、０Ｖに維持され、Ｎ−ＭＯＳトランジスタ２２は、オフ状態を維持する。その結果、外部入力端子１３へのＥＳＤサージの印加に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは、下降することなく維持される。従って、第２の比較例に係る静電気保護回路１０Ａによれば、ＥＳＤサージ印加時におけるＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥのレベルを、第１の実施形態に係る静電気保護回路１０よりも高くすることができる。つまり、第２の比較例に係る静電気保護回路１０Ａによれば、ＥＳＤサージに対する放電能力を第１の実施形態に係る静電気保護回路１０よりも向上させることが可能となる。
外部入力端子１３に印加されるＥＳＤサージに対する放電能力の向上を図りつつ、外部入力端子１３への連続パルス信号の入力に伴うゲート電圧ＶＧＡＴＥの上昇を抑制することが可能となる。また、静電気保護回路１０Ａによれば、ＥＳＤサージに対する放電能力を第１の実施形態に係る静電気保護回路１０よりも向上させることが可能となる。
図７は、開示の技術の第１、第２の実施形態に係る静電気保護回路１０、１０Ａおよび第２の比較例に係る静電気保護回路１００Ｂについて、シミュレーションにより取得された、連続パルス信号（ＡＣ信号）入力時におけるＶＧＡＴＥ波形（Ｎ−ＭＯＳトランジスタ１１のゲート電圧波形）を示す図である。このシミュレーションでは、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に３．６Ｖ印加し、外部入力端子１３に５．５Ｖの連続パルス信号（ＡＣ信号）を入力した。
図７に示すように、第２の比較例に係る静電気保護回路１００Ｂでは、外部入力端子１３への連続パルス信号（ＡＣ信号）の入力に追随するように、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが上昇する。静電気保護回路１００Ｂでは、上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは、入力信号が下降しない限り、下降することなく維持されている。これは、Ｎ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷の移動がダイオード３０（図４Ｂ参照）によって阻止されるためである。
一方、開示の技術の第１および第２の実施形態に係る静電気保護回路１０および１０Ａでは、外部入力端子１３への連続パルス信号（ＡＣ信号）の入力に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは、直ちに下降に転じている。これは、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが電源ラインＶＤＥの電圧よりも高くなると、Ｎ−ＭＯＳトランジスタ２２がオン状態となり、Ｎ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷が、電源ラインＶＤＥに引き抜かれるためである。このように、開示の技術の第１および第２の実施形態に係る静電気保護回路１０および１０Ａによれば、外部入力端子１３への連続パルス信号（ＡＣ信号）の入力に伴うＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥの上昇を抑制することができる。従って、Ｎ−ＭＯＳトランジスタ１１に許容電圧を超える電圧の印加を防止することができる。
図８は、開示の技術の第２の実施形態に係る静電気保護回路１０Ａについてシミュレーションにより取得された、連続パルス信号（ＡＣ信号）入力時におけるＶＧＡＴＥ波形およびｂｕｆ＿ｏｕｔ波形（バッファ回路２３の出力電圧波形）を示す図である。なお、ＶＧＡＴＥ波形および入力波形（外部入力端子１３に入力された連続パルス信号（ＡＣ信号）波形）については、図７に示したものと同一である。図８に示すように、ｂｕｆ＿ｏｕｔ波形はＶＧＡＴＥ波形と略一致し、バッファ回路２３が想定どおりの動作となっている。
図９は、開示の技術の第１、第２の実施形態に係る静電気保護回路１０、１０Ａおよび第２の比較例に係る静電気保護回路１００Ｂについて、シミュレーションにより取得された、ＥＳＤサージ印加時におけるＶＧＡＴＥ波形を示す図である。このシミュレーションでは、基準電圧ラインＶＳＳおよび電源ラインＶＤＥの電圧を０Ｖとし、ＥＳＤサージを模擬した５．５Ｖのパルス電圧を外部入力端子１３に入力した。
図９に示すように、開示の技術の第１の実施形態に係る静電気保護回路１０では、ＥＳＤサージの印加に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは、徐々に減少していくものの、一定の電圧が確保されている。これは、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが電源ラインＶＤＥの電圧よりも高くなることによってオン状態となったＮ−ＭＯＳトランジスタ２２のオン抵抗によるものである。このように、ＥＳＤサージ印加時において、一定レベルのゲート電圧ＶＧＡＴＥが確保されることにより、ＥＳＤサージに対する放電能力が向上する。
開示の技術の第２の実施形態に係る静電気保護回路１０Ａでは、ＥＳＤサージの印加に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは、第２の比較例に係る静電気保護回路１００Ｂと同様、下降することなく維持されている。これは、ＥＳＤサージ印加時においては、バッファ回路２３の出力電圧ｂｕｆ＿ｏｕｔが０Ｖとなり、Ｎ−ＭＯＳトランジスタ２２がオフ状態に維持され、Ｎ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷の移動が阻止されるためである。このように、ＥＳＤサージ印加に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが下降することなく維持されるので、ＥＳＤサージに対する放電能力は、第１の実施形態に係る静電気保護回路１０よりも高くなる。
図１０は、開示の技術の第２の実施形態に係る静電気保護回路１０Ａについてシミュレーションにより取得された、ＥＳＤサージ印加時におけるＶＧＡＴＥ波形およびｂｕｆ＿ｏｕｔ波形を示す図である。なお、ＶＧＡＴＥ波形および入力波形（外部入力端子１３に入力されたＥＳＤサージを想定した電圧波形）については、図９に示したものと同一である。図１０に示すように、ｂｕｆ＿ｏｕｔ波形は、ＥＳＤサージ印加時に一瞬立ち上がるものの直ちに０Ｖに収束している。これにより、ＥＳＤサージ印加時において、バッファ回路２３の出力電圧ｂｕｆ＿ｏｕｔをゲート入力とするＮ−ＭＯＳトランジスタ２２のオフ状態が維持される。
［第３の実施形態］
図１１は、開示の技術の第３の実施形態に係る静電気保護回路１０Ｂの構成を示す図である。図１１において、第１の実施形態に係る静電気保護回路１０（図３参照）の構成要素と同一または対応する構成要素については、同一の参照符号を付与し、重複する説明は省略する。また、図１１において、被保護回路５０（図１参照）の図示は省略されている。第３の実施形態に係る静電気保護回路１０Ｂは、電源ラインＶＤＥとＮ−ＭＯＳトランジスタ２１および２２との間に、Ｐ−ＭＯＳトランジスタ２４を更に含む点が、第１の実施形態に係る静電気保護回路１０と異なる。すなわち、Ｐ−ＭＯＳトランジスタ２４のソースは電源ラインＶＤＥに接続され、ドレインおよびゲートはＮ−ＭＯＳトランジスタ２１のドレインおよびＮ−ＭＯＳトランジスタ２２のソースに接続されている。
静電気保護回路１０Ｂは、通常動作時において、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に所定の電圧（例えば３．３Ｖ）が印加される。これにより、Ｐ−ＭＯＳトランジスタ２４およびＮ−ＭＯＳトランジスタ２１はともにオン状態となり、電源ラインＶＤＥの電圧（３．３Ｖ）が、Ｐ−ＭＯＳトランジスタ２４およびＮ−ＭＯＳトランジスタ２１を介してＮ−ＭＯＳトランジスタ１１のゲートに与えられる。より厳密には、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは、電源ラインＶＤＥの電圧（３．３Ｖ）からＮ−ＭＯＳトランジスタ２１の閾値電圧Ｖｔｈを差し引いた大きさとなる。従って、Ｎ−ＭＯＳトランジスタ１１は、オン状態となる。一方、Ｎ−ＭＯＳトランジスタ１２は、オフ状態を維持する。これにより、第１の実施形態に係る静電気保護回路１０と同様、Ｎ−ＭＯＳトランジスタ１１および１２の許容電圧を超える大きさの電圧を、外部入力端子１３に入力することを許容するトレラント機能が発揮される。
静電気保護回路１０Ｂは、通常動作時において、外部入力端子１３に連続パルス信号（ＡＣ信号）が入力されると、Ｎ−ＭＯＳトランジスタ１１のゲートに電荷がチャージされ、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが上昇する。Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが電源ラインＶＤＥの電圧よりも大きくなると、Ｎ−ＭＯＳトランジスタ２２およびＰ−ＭＯＳトランジスタ２４の寄生ダイオード２５がオン状態となる。これにより、Ｎ−ＭＯＳトランジスタ１１のゲートと電源ラインＶＤＥとの間に、Ｎ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷の放電経路が形成される。
図１２は、Ｐ−ＭＯＳトランジスタ２４の断面図である。Ｐ−ＭＯＳトランジスタ２４は、ｎ型のｎウェル領域２６の表面に形成されたｐ型のドレイン領域２４Ｄおよびソース領域２４Ｓと、ドレイン領域２４Ｄとソース領域２４Ｓとの間に形成されたゲート電極２４Ｇと、を含む。また、Ｐ−ＭＯＳトランジスタ２４は、ｎウェル領域２６の表面に形成され、ソース領域２４Ｓとともに電源ラインＶＤＥに接続されたｎ型のコンタクト領域２４Ｃを含む。また、Ｐ−ＭＯＳトランジスタ２４は、ドレイン領域２４Ｄをアノードとし、ｎ−ウェル領域２６をカソードとして含む寄生ダイオード２５を有する。
寄生ダイオード２５は、Ｎ−ＭＯＳとトランジスタ１１のゲート電圧ＶＧＡＴＥが電源ラインＶＤＥの電圧よりも大きくなると、Ｎ−ＭＯＳトランジスタ２２とともにオン状態となる。これにより、Ｎ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷が電源ラインＶＤＥに引き抜かれ、外部入力端子１３への連続パルス信号（ＡＣ信号）の入力に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは低下に転じることができる。従って、外部入力端子１３に連続パルス信号（ＡＣ信号）が入力された場合に、第２の比較例に係る静電気保護回路１００Ｂのように、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが許容電圧を超えた状態が維持されることを防止できる。
静電気保護回路１０Ｂにおいて、外部入力端子１３にＥＳＤサージが印加されると、Ｎ−ＭＯＳトランジスタ１１および１２の寄生ｎｐｎトランジスタがオン状態となり、Ｎ−ＭＯＳトランジスタ１１および１２にサージ電流が流れる（スナップバック）。また、外部入力端子１３へのＥＳＤサージの印加によってＮ−ＭＯＳトランジスタ１１のドレイン−ゲート間の寄生容量を介してＮ−ＭＯＳトランジスタ１１のゲートに電荷がチャージされ、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが上昇する。Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが電源ラインＶＤＥの電圧よりも大きくなると、Ｎ−ＭＯＳトランジスタ２２およびＰ−ＭＯＳトランジスタ２４の寄生ダイオード２５がオン状態となる。これにより、ＥＳＤサージ印加に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは低下に転じるものの、Ｎ−ＭＯＳトランジスタ２２および寄生ダイオード２５のオン抵抗によってゲート電圧ＶＧＡＴＥの低下は抑制される。従って、ＥＳＤサージ印加時において、一定レベルのゲート電圧ＶＧＡＴＥを確保することができ、ＥＳＤサージに対する放電能力を高めることができる。
第３の実施形態に係る静電気保護回路１０Ｂによれば、ＥＳＤサージ印加に伴ってＮ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷は、Ｎ−ＭＯＳトランジスタ２２および寄生ダイオード２５の２段の素子を介して電源ラインＶＤＥに放電される。これにより、ＥＳＤサージ印加時においてＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥの低下を抑制する効果を、第１の実施形態に係る静電気放電回路１０よりも高めることができる。すなわち、第３の実施形態に係る静電気放電回路１０Ｂによれば、ＥＳＤサージに対する放電能力を第１の実施形態に係る静電気放電回路１０よりも高めることが可能である。
また、静電気保護回路１０Ｂによれば、Ｐ−ＭＯＳトランジスタ２４が追加されたことにより、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に印加されるＥＳＤサージに対する耐性を、第１の実施形態に係る静電気保護回路１０よりも高めることができる。以下にその理由を説明する。
図１３は、Ｐ−ＭＯＳトランジスタ２４およびＮ−ＭＯＳトランジスタ２１の断面図である。Ｐ−ＭＯＳトランジスタ２４の断面構造は、先に説明したとおりである。Ｎ−ＭＯＳトランジスタ２１は、ｐ型のｐウェル領域２７の表面に形成されたｎ型のドレイン領域２１Ｄおよびソース領域２１Ｓと、ドレイン領域２１Ｄとソース領域２１Ｓとの間に形成されたゲート電極２１Ｇと、を含む。ｐウェル領域２７の表面には、基準電圧ラインＶＳＳに接続されたｐ型のコンタクト領域２２Ｃが形成されている。ｐウェル領域２７は、ｎウェル領域２６に接している。また、電源ラインＶＤＥと基準電圧ラインＶＳＳとの間には、静電気保護用のダイオード４０が接続されているものとする。
第３の実施形態に係る静電気保護回路１０Ｂにおいて、サージ電流ＩＳの方向が基準電圧ラインＶＳＳから電源ラインＶＤＥに向かう方向となるＥＳＤサージを、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に印加した場合について考える。この場合、サイズの大きい（すなわち抵抗の小さい）静電気保護用のダイオード４０と、ｐウェル領域２７およびｎウェル領域２６によって形成される寄生ダイオード４１とによってＥＳＤサージに対するメインの放電経路（図１３において太い矢印で示す）が形成される。また、ｐウェル領域２７とドレイン領域２１Ｄとによって形成される寄生ダイオード４２およびドレイン領域２４Ｄとｎウェル領域２６とによって形成される寄生ダイオード４３も放電経路（図１３において細い矢印で示す）を形成する。しかしながら、寄生ダイオード４２および４３は直列接続されており、メインの放電経路よりも抵抗が大きいため、寄生ダイオード４２および４３に流れるサージ電流ＩＳは抑制される。
なお、図１３において、Ｎ−ＭＯＳトランジスタ２１をＮ−ＭＯＳトランジスタ２２に置換することも可能である。すなわち、Ｎ−ＭＯＳトランジスタ２２は、寄生ダイオード４３に直列に接続された寄生ダイオードを有する。このＮ−ＭＯＳトランジスタ２２の寄生ダイオードと、Ｐ−ＭＯＳトランジスタ２４の寄生ダイオード４３との直列接続によってＥＳＤサージに対する放電経路が形成される。この放電経路は、メインの放電経路よりも抵抗が大きいため、Ｎ−ＭＯＳトランジスタ２２の寄生ダイオードおよびＰ−ＭＯＳトランジスタ２３の寄生ダイオード４３に流れるサージ電流は抑制される。
一方、図１４は、第１の実施形態に係る静電気保護回路１０におけるＮ−ＭＯＳトランジスタ２１の断面図である。第１の実施形態に係る静電気保護回路１０では、Ｎ−ＭＯＳトランジスタ２１のドレイン領域２１Ｄは、電源ラインＶＤＥに直接接続されている。また、電源ラインＶＤＥと基準電圧ラインＶＳＳとの間には、静電気保護用のダイオード４０が接続されているものとする。
第１の実施形態に係る静電気保護回路１０において、サージ電流ＩＳの方向が基準電圧ラインＶＳＳから電源ラインＶＤＥに向かう方向となるＥＳＤサージを、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に印加した場合について考える。第１の実施形態に係る静電気保護回路１０では、Ｎ−ＭＯＳトランジスタ２１のｐウェル領域２７とドレイン領域２１Ｄとによって形成される寄生ダイオード４２が、静電気保護用のダイオード４０と並列接続される。このため、静電気保護用のダイオード４０のみならず、寄生ダイオード４２にもサージ電流ＩＳが流れる。第１の実施形態に係る静電気保護回路１０では、寄生ダイオード４２に流れるサージ電流ＩＳを抑制し得る構成を有していないので、過大なサージ電流ＩＳによってＮ−ＭＯＳトランジスタ２１が破壊に至るリスクがある。
なお、図１４において、Ｎ−ＭＯＳトランジスタ２１をＮ−ＭＯＳトランジスタ２２に置換することも可能である。すなわち、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に印加されるＥＳＤサージによってＮ−ＭＯＳトランジスタ２２も破壊に至るリスクがある。
一方、第３の実施形態に係る静電気保護回路１０Ｂでは、電源ラインＶＤＥとＮ−ＭＯＳトランジスタ２１、２２との間に挿入されたＰ−ＭＯＳトランジスタ２４によって、Ｎ−ＭＯＳトランジスタ２１、２２の寄生ダイオードに流れるサージ電流ＩＳが抑制される。従って、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に印加されるＥＳＤサージによってＮ−ＭＯＳトランジスタ２１および２２が破壊に至るリスクは第１の実施形態に係る静電気保護回路１０よりも小さい。すなわち、第３の実施形態に係る静電気保護回路１０Ｂによれば、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に印加されるＥＳＤサージに対する耐性を、第１の実施形態に係る静電気保護回路１０よりも高めることができる。
［第４の実施形態］
図１５は、開示の技術の第４の実施形態に係る静電気保護回路１０Ｃの構成を示す図である。図１５において、第２の実施形態に係る静電気保護回路１０Ａ（図５参照）の構成要素と同一または対応する構成要素については、同一の参照符号を付与し、重複する説明は省略する。また、図１５において、被保護回路５０（図１参照）の図示は省略されている。第４の実施形態に係る静電気保護回路１０Ｃは、電源ラインＶＤＥとＮ−ＭＯＳトランジスタ２１および２２との間に、Ｐ−ＭＯＳトランジスタ２４を更に含む点が、第２の実施形態に係る静電気保護回路１０Ａと異なる。すなわち、Ｐ−ＭＯＳトランジスタ２４のソースは電源ラインＶＤＥに接続され、ドレインおよびゲートはＮ−ＭＯＳトランジスタ２１のドレインおよびＮ−ＭＯＳトランジスタ２２のソースに接続されている。
静電気保護回路１０Ｃは、通常動作時において、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に所定の電圧（例えば３．３Ｖ）が印加される。これにより、Ｐ−ＭＯＳトランジスタ２４およびＮ−ＭＯＳトランジスタ２１はともにオン状態となり、電源ラインＶＤＥの電圧（３．３Ｖ）が、Ｐ−ＭＯＳトランジスタ２４およびＮ−ＭＯＳトランジスタ２１を介してＮ−ＭＯＳトランジスタ１１のゲートに与えられる。より厳密には、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは、電源ラインＶＤＥの電圧（３．３Ｖ）からＮ−ＭＯＳトランジスタ２１の閾値電圧Ｖｔｈを差し引いた大きさとなる。従って、Ｎ−ＭＯＳトランジスタ１１は、オン状態となる。一方、Ｎ−ＭＯＳトランジスタ１２は、オフ状態を維持する。これにより、第１の実施形態に係る静電気保護回路１０と同様、Ｎ−ＭＯＳトランジスタ１１および１２の許容電圧を超える大きさの電圧を、外部入力端子１３に入力することを許容するトレラント機能が発揮される。
静電気保護回路１０Ｃは、通常動作時において、外部入力端子１３に連続パルス信号（ＡＣ信号）が入力されると、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが上昇する。Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが電源ラインＶＤＥの電圧よりも大きくなると、Ｎ−ＭＯＳトランジスタ２２およびＰ−ＭＯＳトランジスタ２４の寄生ダイオード２５がオン状態となる。これにより、Ｎ−ＭＯＳトランジスタ１１のゲートと電源ラインＶＤＥとの間に、Ｎ−ＭＯＳトランジスタ１１のゲートにチャージされた電荷の放電経路が形成される。従って、外部入力端子１３への連続パルス信号（ＡＣ信号）の入力に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは低下に転じることができる。従って、外部入力端子１３に連続パルス信号（ＡＣ信号）が入力された場合に、第２の比較例に係る静電気保護回路１００Ｂのように、Ｎ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥが許容電圧を超えた状態が維持されることを防止できる。
静電気保護回路１０Ｃにおいて、外部入力端子１３にＥＳＤサージが印加された場合の動作は、第２の実施形態に係る静電気放電回路１０Ａと同様である。すなわち、ＥＳＤサージ印加時においてＮ−ＭＯＳトランジスタ２２はオフ状態に維持され、外部入力端子１３へのＥＳＤサージの印加に伴って上昇したＮ−ＭＯＳトランジスタ１１のゲート電圧ＶＧＡＴＥは、下降することなく維持される。これにより、ＥＳＤサージに対する放電能力を第１の実施形態に係る静電気保護回路１０よりも向上させることが可能となる。
静電気保護回路１０Ｃによれば、静電気保護回路１０Ｂと同様、Ｐ−ＭＯＳトランジスタ２４の挿入によって、ＶＳＳ−ＶＤＥ間のＥＳＤサージ印加時におけるＮ−ＭＯＳトランジスタ２１、２２の寄生ダイオードに流れるサージ電流が抑制される。従って、基準電圧ラインＶＳＳと電源ラインＶＤＥとの間に印加されるＥＳＤサージに対する耐性を第２の実施形態に係る静電気保護回路１０Ａよりも高めることができる。
なお、静電気保護回路１０、１０Ａ、１０Ｂ、１０Ｃは開示の技術の静電気保護回路に対応する。集積回路６０は開示の技術の集積回路に対応する。被保護回路５０は開示の技術の被保護回路に対応する。Ｎ−ＭＯＳトランジスタ１１は開示の技術の第１のトランジスタに対応し、Ｎ−ＭＯＳトランジスタ１２は、開示の技術の第２のトランジスタに対応する。Ｎ−ＭＯＳトランジスタ２１は開示の技術の第３のトランジスタに対応し、Ｎ−ＭＯＳトランジスタ１２２は開示の技術の第４のトランジスタに対応する。Ｐ−ＭＯＳトランジスタ２４は開示の技術の第５のトランジスタに対応する。外部入力端子１３は開示の技術の外部端子に対応する。電源ラインＶＤＥは開示の技術の電源ラインに対応する。バッファ回路２３は開示の技術のバッファ回路に対応する。
以上の第１乃至第４の実施形態に関し、更に以下の付記を開示する。
（付記１）
外部端子に接続された第１のトランジスタと、
前記第１のトランジスタに直列接続され且つ常時オフ状態とされる第２のトランジスタと、
電源ラインと前記第１のトランジスタのゲートとの間に接続された第３のトランジスタと、
前記電源ラインと前記第１のトランジスタのゲートとの間に前記第３のトランジスタと逆向きに接続された第４のトランジスタと、
を含む静電気保護回路。
（付記２）
前記第３のトランジスタは、前記電源ラインに所定の電圧が供給されている場合にオン状態となり前記電源ラインの電圧を前記第１のトランジスタのゲートに与え、
前記第４のトランジスタは、オン状態となることにより、前記第１のトランジスタのゲートから前記電源ラインに電荷を引き抜く
付記１に記載の静電気保護回路。
（付記３）
前記第４のトランジスタは、前記第１のトランジスタのゲート電圧が前記電源ラインの電圧よりも高い場合にオン状態となる
付記１または付記２に記載の静電気保護回路。
（付記４）
入力端子が前記電源ラインに接続され、前記電源ラインに所定の電圧が供給されている場合に、電源端子に供給された電圧に相当する出力電圧を出力端子から出力するバッファ回路を更に含み、
前記第４のトランジスタは、前記バッファ回路の出力電圧に応じてオン状態となる
付記１または付記２に記載の静電気保護回路。
（付記５）
前記電源ラインと前記第３のトランジスタおよび前記第４のトランジスタとの間に接続され、前記電源ラインに所定の電圧が供給されている場合に前記第３のトランジスタとともにオン状態となり前記第３のトランジスタを介して前記電源ラインの電圧を前記第１のトランジスタのゲートに与えるトランジスタであって、前記第３のトランジスタおよび前記第４のトランジスタに接続されたアノードと前記電源ラインに接続されたカソードとを含む寄生ダイオードを有する第５のトランジスタを更に含む
付記１から付記４のいずれか１つに記載の静電気保護回路。
（付記６）
前記第３のトランジスタは、前記電源ラインに接続されたドレインおよびゲートと、前記第１のトランジスタのゲートに接続されたソースと、を有するＮ−ＭＯＳトランジスタであり、
前記第４のトランジスタは、前記電源ラインに接続されたソースと、前記第１のトランジスタのゲートに接続されたドレインおよびゲートと、を有するＮ−ＭＯＳトランジスタである
付記３に記載の静電気保護回路。
（付記７）
前記第３のトランジスタは、前記電源ラインに接続されたドレインおよびゲートと、前記第１のトランジスタのゲートに接続されたソースと、を有するＮ−ＭＯＳトランジスタであり、
前記第４のトランジスタは、前記電源ラインに接続されたソースと、前記第１のトランジスタのゲートに接続されたドレインと、前記バッファ回路の出力端子に接続されたゲートと、を有するＮ−ＭＯＳトランジスタである
付記４に記載の静電気保護回路。
（付記８）
前記電源ラインに接続されたソースと、前記第３のトランジスタおよび前記第４のトランジスタに接続されたドレインおよびゲートと、前記第３のトランジスタおよび前記第４のトランジスタに接続されたアノードおよび前記電源ラインに接続されたカソードを含む寄生ダイオードと、を有するＰ−ＭＯＳトランジスタである第５のトランジスタを更に含み、
前記第３のトランジスタは、前記電源ラインに接続されたゲートと、前記第５のトランジスタのドレインおよびゲートに接続されたドレインと、前記第１のトランジスタのゲートに接続されたソースと、を有するＮ−ＭＯＳトランジスタであり、
前記第４のトランジスタは、前記第５のトランジスタのドレインおよびゲートに接続されたソースと、前記第１のトランジスタのゲートに接続されたドレインおよびゲートと、を有するＮ−ＭＯＳトランジスタである
付記３に記載の静電気保護回路。
（付記９）
前記電源ラインに接続されたソースと、前記第３のトランジスタおよび前記第４のトランジスタに接続されたドレインおよびゲートと、前記第３のトランジスタおよび前記第４のトランジスタに接続されたアノードおよび前記電源ラインに接続されたカソードを含む寄生ダイオードと、有するＰ−ＭＯＳトランジスタである第５のトランジスタを更に含み、
前記第３のトランジスタは、前記電源ラインに接続されたゲートと、前記第５のトランジスタのドレインおよびゲートに接続されたドレインと、前記第１のトランジスタのゲートに接続されたソースと、を有するＮ−ＭＯＳトランジスタであり、
前記第４のトランジスタは、前記第５のトランジスタのドレインおよびゲートに接続されたソースと、前記第１のトランジスタのゲートに接続されたドレインと、前記バッファ回路の出力端子に接続されたゲートと、を有するＮ−ＭＯＳトランジスタである
付記４に記載の静電気保護回路。
（付記１０）
前記寄生ダイオードの前記アノードは前記第５のトランジスタのドレイン領域を含んで構成され、前記寄生ダイオードの前記カソードは前記第５のトランジスタのウェル領域を含んで構成されている
付記８または付記９に記載の静電気保護回路。
（付記１１）
前記バッファ回路の電源端子は、前記第１のトランジスタのゲートに接続されている
付記４に記載の静電気保護回路。
（付記１２）
静電気保護回路と、前記静電気保護回路によって外部端子に印加される静電気から保護される被保護回路と、を含む集積回路であって、
前記静電気保護回路は、
前記外部端子に接続された第１のトランジスタと、
前記第１のトランジスタに直列接続され且つ常時オフ状態とされる第２のトランジスタと、
電源ラインと前記第１のトランジスタのゲートとの間に接続された第３のトランジスタと、
前記電源ラインと前記第１のトランジスタのゲートとの間に前記第３のトランジスタと逆向きに接続された第４のトランジスタと、
を含む集積回路。
（付記１３）
前記第３のトランジスタは、前記電源ラインに所定の電圧が供給されている場合にオン状態となり前記電源ラインの電圧を前記第１のトランジスタのゲートに与え、
前記第４のトランジスタは、オン状態となることにより、前記第１のトランジスタのゲートから前記電源ラインに電荷を引き抜く
付記１２に記載の集積回路。
（付記１４）
前記第４のトランジスタは、前記第１のトランジスタのゲート電圧が前記電源ラインの電圧よりも高い場合にオン状態となる
付記１２または付記１３に記載の集積回路。
（付記１５）
入力端子が前記電源ラインに接続され、前記電源ラインに所定の電圧が供給されている場合に、電源端子に供給された電圧に相当する出力電圧を出力端子から出力するバッファ回路を更に含み、
前記第４のトランジスタは、前記バッファ回路の出力電圧に応じてオン状態となる
付記１２または付記１３に記載の集積回路。
（付記１６）
前記電源ラインと前記第３のトランジスタおよび前記第４のトランジスタとの間に接続され、前記電源ラインに所定の電圧が供給されている場合に前記第３のトランジスタとともにオン状態となり前記第３のトランジスタを介して前記電源ラインの電圧を前記第１のトランジスタのゲートに与えるトランジスタであって、前記第３のトランジスタおよび前記第４のトランジスタに接続されたアノードと前記電源ラインに接続されたカソードとを含む寄生ダイオードを有する第５のトランジスタを更に含む
付記１２から付記１５のいずれか１つに記載の集積回路。
（付記１７）
前記第３のトランジスタは、前記電源ラインに接続されたドレインおよびゲートと、前記第１のトランジスタのゲートに接続されたソースと、を有するＮ−ＭＯＳトランジスタであり、
前記第４のトランジスタは、前記電源ラインに接続されたソースと、前記第１のトランジスタのゲートに接続されたドレインおよびゲートと、を有するＮ−ＭＯＳトランジスタである
付記１４に記載の集積回路。
（付記１８）
前記第３のトランジスタは、前記電源ラインに接続されたドレインおよびゲートと、前記第１のトランジスタのゲートに接続されたソースと、を有するＮ−ＭＯＳトランジスタであり、
前記第４のトランジスタは、前記電源ラインに接続されたソースと、前記第１のトランジスタのゲートに接続されたドレインと、前記バッファ回路の出力端子に接続されたゲートと、を有するＮ−ＭＯＳトランジスタである
付記１５に記載の集積回路。
（付記１９）
前記電源ラインに接続されたソースと、前記第３のトランジスタおよび前記第４のトランジスタに接続されたドレインおよびゲートと、前記第３のトランジスタおよび前記第４のトランジスタに接続されたアノードおよび前記電源ラインに接続されたカソードを含む寄生ダイオードと、を有するＰ−ＭＯＳトランジスタである第５のトランジスタを更に含み、
前記第３のトランジスタは、前記電源ラインに接続されたゲートと、前記第５のトランジスタのドレインおよびゲートに接続されたドレインと、前記第１のトランジスタのゲートに接続されたソースと、を有するＮ−ＭＯＳトランジスタであり、
前記第４のトランジスタは、前記第５のトランジスタ２４のドレインおよびゲートに接続されたソースと、前記第１のトランジスタのゲートに接続されたドレインおよびゲートと、を有するＮ−ＭＯＳトランジスタである
付記１４に記載の集積回路。
（付記２０）
前記電源ラインに接続されたソースと、前記第３のトランジスタおよび前記第４のトランジスタに接続されたドレインおよびゲートと、前記第３のトランジスタおよび前記第４のトランジスタに接続されたアノードおよび前記電源ラインに接続されたカソードを含む寄生ダイオードと、有するＰ−ＭＯＳトランジスタである第５のトランジスタを更に含み、
前記第３のトランジスタは、前記電源ラインに接続されたゲートと、前記第５のトランジスタのドレインおよびゲートに接続されたドレインと、前記第１のトランジスタのゲートに接続されたソースと、を有するＮ−ＭＯＳトランジスタであり、
前記第４のトランジスタは、前記第５のトランジスタのドレインおよびゲートに接続されたソースと、前記第１のトランジスタのゲートに接続されたドレインと、前記バッファ回路の出力端子に接続されたゲートと、を有するＮ−ＭＯＳトランジスタである
付記１５に記載の集積回路。
（付記２１）
前記寄生ダイオードの前記アノードは前記第５のトランジスタのドレイン領域を含んで構成され、前記寄生ダイオードの前記カソードは前記第５のトランジスタのウェル領域を含んで構成されている
付記１９または付記２０に記載の集積回路。
（付記２２）
前記バッファ回路の電源端子は、前記第１のトランジスタのゲートに接続されている
付記１５に記載の集積回路。
１０、１０Ａ、１０Ｂ、１０Ｃ 静電気保護回路
１１、１２、２１、２２ Ｎ−ＭＯＳトランジスタ
１３ 外部入力端子
２３ バッファ回路
２４ Ｐ−ＭＯＳトランジスタ
２６ ｎウェル領域
５０ 被保護回路
６０ 集積回路
ＶＤＥ 電源ライン
ＶＳＳ 基準電圧ライン

Claims (6)

  1. 外部端子に接続された第１のトランジスタと、
    前記第１のトランジスタに直列接続され且つ常時オフ状態とされる第２のトランジスタと、
    電源ラインと前記第１のトランジスタのゲートとの間に接続された第３のトランジスタと、
    前記電源ラインと前記第１のトランジスタのゲートとの間に前記第３のトランジスタと逆向きに接続された第４のトランジスタと、
    を含む静電気保護回路。
  2. 前記第３のトランジスタは、前記電源ラインに所定の電圧が供給されている場合にオン状態となり前記電源ラインの電圧を前記第１のトランジスタのゲートに与え、
    前記第４のトランジスタは、オン状態となることにより、前記第１のトランジスタのゲートから前記電源ラインに電荷を引き抜く、
    請求項１に記載の静電気保護回路。
  3. 前記第４のトランジスタは、前記第１のトランジスタのゲート電圧が前記電源ラインの電圧よりも高い場合にオン状態となる
    請求項１または請求項２に記載の静電気保護回路。
  4. 入力端子が前記電源ラインに接続され、前記電源ラインに所定の電圧が供給されている場合に、電源端子に供給された電圧に相当する出力電圧を出力端子から出力するバッファ回路を更に含み、
    前記第４のトランジスタは、前記バッファ回路の出力電圧に応じてオン状態となる
    請求項１または請求項２に記載の静電気保護回路。
  5. 前記電源ラインと前記第３のトランジスタおよび前記第４のトランジスタとの間に接続され、前記電源ラインに所定の電圧が供給されている場合に前記第３のトランジスタとともにオン状態となり前記第３のトランジスタを介して前記電源ラインの電圧を前記第１のトランジスタのゲートに与えるトランジスタであって、前記第３のトランジスタおよび前記第４のトランジスタに接続されたアノードと前記電源ラインに接続されたカソードとを含む寄生ダイオードを有する第５のトランジスタを更に含む
    請求項１から請求項４のいずれか１つに記載の静電気保護回路。
  6. 静電気保護回路と、前記静電気保護回路によって外部端子に印加される静電気から保護される被保護回路と、を含む集積回路であって、
    前記静電気保護回路は、
    前記外部端子に接続された第１のトランジスタと、
    前記第１のトランジスタに直列接続され且つ常時オフ状態とされる第２のトランジスタと、
    電源ラインと前記第１のトランジスタのゲートとの間に接続された第３のトランジスタと、
    電源ラインと前記第１のトランジスタのゲートとの間に前記第３のトランジスタと逆向きに接続された第４のトランジスタと、
    を含む集積回路。
JP2014188813A 2014-09-17 2014-09-17 静電気保護回路および集積回路 Active JP6384223B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014188813A JP6384223B2 (ja) 2014-09-17 2014-09-17 静電気保護回路および集積回路
US14/837,927 US9979185B2 (en) 2014-09-17 2015-08-27 Electrostatic protection circuit and integrated circuit
US15/960,134 US10333295B2 (en) 2014-09-17 2018-04-23 Electrostatic protection circuit and integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014188813A JP6384223B2 (ja) 2014-09-17 2014-09-17 静電気保護回路および集積回路

Publications (2)

Publication Number Publication Date
JP2016063031A true JP2016063031A (ja) 2016-04-25
JP6384223B2 JP6384223B2 (ja) 2018-09-05

Family

ID=55455508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014188813A Active JP6384223B2 (ja) 2014-09-17 2014-09-17 静電気保護回路および集積回路

Country Status (2)

Country Link
US (2) US9979185B2 (ja)
JP (1) JP6384223B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332871B2 (en) * 2016-03-18 2019-06-25 Intel IP Corporation Area-efficient and robust electrostatic discharge circuit
US10886729B2 (en) * 2017-06-01 2021-01-05 Richwave Technology Corp. Electrostatic discharge protection device for high supply voltage operations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319357A (ja) * 1989-06-16 1991-01-28 Nec Corp 基板電位発生回路
JPH11135723A (ja) * 1997-08-29 1999-05-21 Texas Instr Inc <Ti> 混合電圧チップ用カスコード接続ｍｏｓ ｅｓｄ保護回路
JP2002141467A (ja) * 2000-10-30 2002-05-17 Oki Electric Ind Co Ltd 半導体装置
US6633468B1 (en) * 1999-08-20 2003-10-14 Texas Instruments Incorporated High voltage protection circuit for improved oxide reliability

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274184A (ja) * 1995-03-31 1996-10-18 Toshiba Microelectron Corp 半導体集積回路の保護回路装置
JP3926975B2 (ja) 1999-09-22 2007-06-06 株式会社東芝 スタック型ｍｏｓトランジスタ保護回路
US6618230B2 (en) * 2001-07-23 2003-09-09 Macronix International Co., Ltd. Electrostatic discharge cell of integrated circuit
US6906387B1 (en) * 2003-10-15 2005-06-14 Altera Corporation Method for implementing electro-static discharge protection in silicon-on-insulator devices
JP2007214420A (ja) 2006-02-10 2007-08-23 Matsushita Electric Ind Co Ltd 半導体集積回路
US8760827B2 (en) * 2009-04-15 2014-06-24 International Business Machines Corporation Robust ESD protection circuit, method and design structure for tolerant and failsafe designs
EP2787641B1 (en) * 2013-04-05 2018-08-29 Nexperia B.V. Cascoded semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319357A (ja) * 1989-06-16 1991-01-28 Nec Corp 基板電位発生回路
JPH11135723A (ja) * 1997-08-29 1999-05-21 Texas Instr Inc <Ti> 混合電圧チップ用カスコード接続ｍｏｓ ｅｓｄ保護回路
US6633468B1 (en) * 1999-08-20 2003-10-14 Texas Instruments Incorporated High voltage protection circuit for improved oxide reliability
JP2002141467A (ja) * 2000-10-30 2002-05-17 Oki Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20160079225A1 (en) 2016-03-17
US10333295B2 (en) 2019-06-25
JP6384223B2 (ja) 2018-09-05
US9979185B2 (en) 2018-05-22
US20180241205A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
US9337651B2 (en) Electrostatic discharge protection circuit
US7755870B2 (en) Semiconductor integrated circuit device
US7394631B2 (en) Electrostatic protection circuit
JP4504850B2 (ja) 半導体集積回路装置
US9985433B2 (en) Output circuit
US20130050885A1 (en) Esd protection techniques
JP5540801B2 (ja) Ｅｓｄ保護回路及び半導体装置
JP2018064082A (ja) 静電放電回路
US9437591B1 (en) Cross-domain electrostatic discharge protection device
JP2015180050A (ja) 半導体集積回路装置及びそれを用いた電子機器
JP6398696B2 (ja) 静電気保護回路及び半導体集積回路装置
US20140168831A1 (en) Esd protection circuit
JP2007214420A (ja) 半導体集積回路
JP6384223B2 (ja) 静電気保護回路および集積回路
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置
JP4763324B2 (ja) 静電保護回路及び該静電保護回路を含む半導体装置
JP2016035958A (ja) 保護素子、保護回路及び半導体集積回路
JPWO2015114923A1 (ja) 半導体集積回路装置
US10396068B2 (en) Electrostatic discharge protection device
JP2013131771A (ja) 半導体集積回路
JP2021022687A (ja) 静電気保護回路
JP2021022666A (ja) 静電気保護回路
JP2009283630A (ja) ノイズ低減回路
JP2011222549A (ja) 静電気保護回路及び集積回路
JP2014053497A (ja) Ｅｓｄ保護回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R150 Certificate of patent or registration of utility model

Ref document number: 6384223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150