JP2011014862A

JP2011014862A - 熱電素子及びその製造方法

Info

Publication number: JP2011014862A
Application number: JP2009277708A
Authority: JP
Inventors: Young Sam Park; 永森朴; Moon Gyu Jang; ▲文▼ 圭張; 泰亨 ▲鄭▼; Taehyoung Zyung; Younghoon Hyun; 榮勳玄; Myungsim Jun; 明心全
Original assignee: Electronics and Telecommunications Research Institute ETRI
Current assignee: Electronics and Telecommunications Research Institute ETRI
Priority date: 2009-07-06
Filing date: 2009-12-07
Publication date: 2011-01-20
Anticipated expiration: 2029-12-07
Also published as: US20110000517A1; JP5066564B2; US8940995B2

Abstract

【課題】半導体工程を適用した熱電素子及びその製造方法を提供する。
【解決手段】熱電素子を提供する。第１電極及び第２電極が提供され、第１電極上に少なくとも一つ以上の第１半導体パターン及び少なくとも一つ以上の第１障壁パターンとを含む第１レッグが提供され、第２電極上に少なくとも一つ以上の第２半導体パターン及び少なくとも一つ以上の第２障壁パターンを含む第２レッグが提供され、第１レッグ及び第２レッグ上に共通電極が提供される。第１障壁パターンの熱伝導度は、第１半導体パターンの熱伝導度より小さく、第２障壁パターンの熱伝導度は、第２半導体パターンの熱伝導度より小さい。第１障壁パターンの電気伝導度は、第１半導体パターンの以上であり、第２障壁パターンの電気伝導度は、第２半導体パターンの以上である。第１及び第２障壁パターンは、第１及び第２半導体パターンとオームコンタクトを形成する。
【選択図】図１

Description

本発明は、熱電素子に関し、より詳細には、半導体工程を適用した熱電素子及びその製造方法に関する。

熱電素子は、熱エネルギを電気エネルギに変える素子である。熱電素子は、最近清浄エネルギ指向の政策によって、大く注目されている。熱電効果（Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃｅｆｆｅｃｔ）は、１８００年代にトマスゼーベック（ＴｈｏｍａｓＳｅｅｂｅｃｋ）によって発見された。トマスゼーベックは、ビズマスと銅を連結して、その中に羅針盤を配置した。前記ビズマスの一方を熱く加熱すると、温度差によって電流が誘導される。前記誘導電流によって発生する磁場によって、羅針盤が動くことよって、前記熱電効果が発見された。

熱電効率に対する指標には、ＺＴ（ｆｉｇｕｒｅｏｆｍｅｒｉｔ）値が使われる。前記ＺＴ値は、ゼーベック係数（ＳｅｅｂｅｃｋＣｏｅｆｆｉｃｉｅｎｔ）の自乗と電気伝導度に比例する。前記ＺＴ値は、熱伝導度に反比例する。金属は、ゼーベック係数が低く、ウィーデマンフランツ法則（ＷｉｅｄｅｍａｎｎＦｒａｎｚｌａｗ）によって電気伝導度と熱伝導度が比例する。従って、金属のＺＴ値の向上は限界がある。熱電素子用の物質にＢｉ_２Ｔｅ_３が多く使われている。しかし、Ｂｉ_２Ｔｅ_３を利用した熱電素子は、重金属を利用し、リサイクルが難しい。又、Ｂｉ_２Ｔｅ_３を利用した熱電素子は、低い機械的な強度を有し、小型化するのに難しく、湿気に弱い特性を有する。

韓国特許公開第２００７−００９３１１１号公報

本発明は、上述の問題点に鑑みてなされたもので、その目的は、半導体製造工程技術を利用して熱電素子を製造することにある。又、レッグに障壁パターンを形成してレッグの熱伝導度を下げ、電気伝導度を上げることができる。

本発明の他の目的は、上述した目的に制限されずに、言及されないまた他の目的は、後述される記載から当業者に明確に理解されるはずである。

上述の目的を達成するため、熱電素子を提供する。前記熱電素子は、第１電極及び第２電極と、前記第１電極上に提供され、少なくとも一つ以上の第１半導体パターン及び少なくとも一つ以上の第１障壁パターンを含む第１レッグと、前記第２電極上に提供され、少なくとも一つ以上の第２半導体パターン及び少なくとも一つ以上の第２障壁パターンを含む第２レッグ及び前記第１レッグ及び前記第２レッグ上に提供される共通電極と、を含み、前記第１障壁パターンの熱伝導度は、前記第１半導体パターンの熱伝導度より小さく、前記第２障壁パターンの熱伝導度は、前記第２半導体パターンの熱伝導度より小さい。

本発明の一実施形態において、前記第１障壁パターンは、前記複数個の第１半導体パターンの間に提供される。前記複数個の第１半導体パターンは、互いに異なる物質である、或いは互いに異なる電気的な特性を有することができる。

本発明の他の実施形態において、前記第１半導体パターンは、第１導電型の半導体パターンであり、前記第２半導体パターンは、第２導電型の半導体パターンである。

本発明のまた他の実施形態において、前記第１障壁パターンは、前記第１半導体パターンとオームコンタクトを形成し、前記第２障壁パターンは、前記第２半導体パターンとオームコンタクトを形成する。

上述の目的を達成するため、熱電素子アレイを提供する。第１電極及び第２電極と、前記第１電極上に提供され、第１半導体パターン及び少なくとも一つ以上の第１障壁パターンを含む第１レッグと、前記第２電極上に提供され、第２半導体パターン及び少なくとも一つ以上の第２障壁パターンを含む第２レッグ及び前記第１レッグ及び前記第２レッグ上に提供される共通電極を含む複数の熱電素子と、を含み、一つの熱電素子の前記第１電極は、隣接した他の熱電素子の前記第２電極と電気的に連結され、前記複数の熱電素子の共通電極は、相互電気的に絶縁される。

上述の目的を達成するため、熱電素子の製造方法を提供する。前記方法は、基板上に第１電極及び第２電極を形成することと、前記第１電極上に少なくとも一つ以上の第１半導体パターン及び少なくとも一つ以上の第１予備障壁パターンを含む第１レッグを形成することと、前記第１予備障壁パターンを熱処理して第１障壁パターンを形成することと、前記第２電極上に少なくとも一つ以上の第２半導体パターン及び少なくとも一つ以上の第２予備障壁パターンを含む第２レッグを形成することと、前記第２予備障壁パターンを熱処理して第２障壁パターンを形成すること及び前記第１レッグ及び前記第２レッグ上に共通電極を形成することと、を含む。

本発明の一実施形態において、前記第１予備障壁パターンを熱処理すること及び前記第２予備障壁パターンを熱処理することは、同時に行われる。

本発明の他の実施形態において、前記第１レッグを形成する前に、前記第１レッグ上にキャッピングパターンを形成することをさらに含む。

半導体工程を利用して熱電素子を製造することができる。障壁パターンをレッグに提供することによって、レッグの熱伝導度は減少させ、電気伝導度は増加させることができる。又、熱電素子を垂直型に形成することによって、熱吸収部と熱放出部の分離が容易である。

本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第２実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第２実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第２実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第２実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第２実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第２実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第２実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の第３実施形態による熱電素子及びその製造方法を説明するための断面図である。本発明の実施形態による熱電素子アレイを説明するための断面図である。

本発明の利点及び特徴、そしてそれらを達成する方法は、添付される図面と共に詳細に後述される実施形態を参照すると、明確になるはずである。しかし、本発明は、後述で開示される実施形態に限定されるものではなく、互いに異なる多様な形態に具現されることができ、但し、本実施形態は、本発明の開示が完全になるようにし、本発明が属する技術分野で通常の知識を有した者に発明の範囲を完全に知らせるために提供されることであり、本発明は、請求項の範囲によって定義されるだけである。明細書の全体に専門にかけて同一の参照符号は同一の構成要素を示す。

本明細書で、導電性膜、半導体膜、又は絶縁性膜などの何の物質膜が他の物質膜又は基板“上”にあると言及される場合に、その何の物質膜は、他の物質膜又は基板上に直接形成されることができる、或いはこれらの間にまた他の物質膜が介在されうることを意味する。本明細書の多様な実施形態で第１、第２、第３などの用語が特定段階などを記述するために使われたが、これは但し何の特定段階などを他の段階と区別させるために使われただけであり、このような用語によって限定されてはならない。

本明細書で使われた用語は、実施形態を説明するためのことであり、本発明を制限することではない。本明細書で、単数型は、特別に言及しない限り複数型も含む。明細書で使われる‘含む'は言及された構成要素、段階、動作及び/又は素子は一つ以上の他の構成要素、段階、動作及び/又は素子の存在又は追加を排除しない。

又、本明細書で記述する実施形態は、本発明の理想的な例示図である断面図及び/又は平面図を参考にして説明されるはずである。図面において、膜及び領域等の厚さは、技術的な内容の効果的な説明のために誇張されたことである。従って、製造技術及び/又は許容誤差などによって例示図の形態が変形されうる。従って、本発明の実施形態は、図示された特定形態に制限されるものではなく、製造工程によって生成される形態の変化も含むことである。例えば、直角に図示されたエッチング領域は、ラウンドに形成される、或いは所定曲率を有する形態でありうる。従って、図面で例示された領域は、概略的な属性を有し、図面で例示された領域の模様は、素子の領域の特定形態を例示するためのことであり、発明の範囲を制限するためのことではない。

（第１実施形態）
図１乃至図１３は、本発明の第１実施形態による熱電素子及びその製造方法を説明するための断面図である。

図１を参照して、本発明の第１実施形態による熱電素子が提供される。基板１００上に準備層（ｐｒｅｐａｒｉｎｇｌａｙｅｒ）１０５が提供されることができる。前記基板１００は、シリコンＳｉ又はゲルマニウムＧｅ基板であることができる。前記準備層１０５は、シリコンＳｉ又はゲルマニウムＧｅ層であることができる。前記準備層１０５は、絶縁層であることができる。前記準備層１０５に第１電極１１０及び第２電極１５０が提供されることができる。前記第１電極１１０は、半導体電極であることができる。前記第２電極１５０は、半導体電極であることができる。前記第１及び第２電極１１０、１５０は、金属層又は金属化合物層であることができる。前記第１及び第２電極１１０、１５０は、アルミニウムＡｌ、銅Ｃｕ、タングステンＷ、チタンＴｉ、銀Ａｇ、金Ａｕ、白金Ｐｔ、ニッケルＮｉ、炭素Ｃ、モリブデンＭｏ、タンタルＴａ、イリジウムＩｒ、ルテニウムＲｕ、亜鉛Ｚｎ、錫Ｓｎ、クロムＣｒ及びインジウムＩｎの中、一つ以上を含むことができる。前記第１電極１１０は、前記第２電極１５０と接触して電気的に連結されることができる。前記第１電極１１０と前記第２電極１５０との間に第３電極（図示せず）が提供されることができる。前記第３電極は、前記第１及び第２電極１１０、１５０と異なる電気伝導度又は異なる熱伝導度を有することができる。前記第３電極は、前記第１電極１１０と前記第２電極１５０を電気的に連結することができる。

前記第１電極１１０上に第１レッグ１１１が提供されることができる。前記第１レッグ１１１は、第１半導体パターン１１６と、第１障壁パターン１２６と、第２半導体パターン１３１と、を含むことができる。前記第１半導体パターン１１６及び第２半導体パターン１３１は、Ｎ型半導体であることができる。前記第１半導体パターン１１６及び第２半導体パターン１３１は、互いに異なる物質である、或いは互いに異なる電気的な特性を有することができる。一例として、前記第１半導体パターン１１６と前記第２半導体パターン１３１は、互いに異なる電気伝導度を有することができる。前記第１半導体パターン１１６及び前記第２半導体パターン１３１の間に前記第１障壁パターン１２６が提供されることができる。前記第１障壁パターン１２６は、前記第１レッグ１１１内に複数個が形成されることができる。前記第１障壁パターン１２６は、前記第１半導体パターン１１６及び前記第２半導体パターン１３１とオームコンタクト（ｏｈｍｉｃｃｏｎｔａｃｔ）を形成することができる。前記第１障壁パターン１２６は、Ｓｉ-金属化合物、Ｇｅ-金属化合物、及びＳｉ-Ｇｅ金属化合物の中、少なくとも一つであることができる。前記金属化合物は、エルビウムＥｒ、ユウロピウムＥｕ、サマリウムＳｍ、マグネシウムＭｇ、白金Ｐｔ、コバルトＣｏ、ニッケルＮｉ又はイッテルビウムＹｂを含むことができる。前記第１障壁パターン１２６の熱伝導度は、前記第１半導体パターン１１６及び前記第２半導体パターン１３１の熱伝導度より小さいことでありうる。前記第１障壁パターン１２６の電気伝導度は、前記第１半導体パターン１１６及び前記第２半導体パターン１３１以上でありうる。前記第１レッグ１１１は、前記第１電極１１０とオームコンタクトを形成することができる。前記第１レッグ１１１の側壁上にキャッピングパターン１４６が提供されることができる。前記キャッピングパターン１４６は、シリコン窒化膜、シリコン酸化膜又はシリコン酸化窒化膜であることができる。

前記第２電極１５０上に第２レッグ１５１が提供されることができる。前記第２レッグ１５１は、第３半導体パターン１５６と、第２障壁パターン１６６と、第４半導体パターン１７１と、を含むことができる。前記第３半導体パターン１５６及び第４半導体パターン１７１は、Ｐ型半導体であることができる。前記第３半導体パターン１５６及び第４半導体パターン１７１は、互いに異なる物質である、或いは互いに異なる電気的な特性を有することができる。一例として、前記第３半導体パターン１５６と前記第４半導体パターン１７１は、互いに異なる電気伝導度を有することができる。前記第３半導体パターン１５６と前記第４半導体パターン１７１との間に前記第２障壁パターン１６６が提供されることができる。前記第２障壁パターン１６６は、前記第２レッグ１５１内に複数個が形成されることができる。前記第２障壁パターン１６６は、前記第３半導体パターン１５６及び前記第４半導体パターン１７１とオームコンタクトを形成することができる。前記第２障壁パターン１６６は、Ｓｉ-金属化合物、Ｇｅ-金属化合物、及びＳｉ-Ｇｅ金属化合物の中、少なくとも一つであることができる。前記金属化合物は、エルビウムＥｒ、ユウロピウムＥｕ、サマリウムＳｍ、マグネシウムＭｇ、白金Ｐｔ、コバルトＣｏ、ニッケルＮｉ又はイッテルビウムＹｂを含むことができる。前記第２障壁パターン１６６の熱伝導度は、前記第３半導体パターン１５６及び前記第４半導体パターン１７１の熱伝導度より小さいことでありうる。前記第２障壁パターン１６６の電気伝導度は、前記第３半導体パターン１５６及び前記第４半導体パターン１７１の以上であることができる。前記第２レッグ１５１は、前記第２電極１５０とオームコンタクトを形成することができる。前記第１レッグ１１１及び前記第２レッグ１５１は、絶縁層１８０内に提供されることができる。

シリコン及びゲルマニウムは、熱伝導度が高いので、ＺＴ値が低い。本発明の第１実施形態による熱電素子は、前記第１障壁パターン１２６及び前記第２障壁パターン１６６によって、熱伝導度を下げることができる。又、前記第１障壁パターン１２６及び前記第２障壁パターン１６６は、電気伝導度が高い。従って、熱電素子のＺＴ値を向上させることができる。

前記第１レッグ１１１及び前記第２レッグ１５１上に共通電極１９０が提供されることができる。前記共通電極１９０は、ドーピングされた半導体層であることができる。前記共通電極１９０は、シリコン層又はゲルマニウム層であることができる。前記共通電極１９０は、金属層又は金属化合物層であることができる。前記共通電極１９０は、アルミニウムＡｌ、銅Ｃｕ、タングステンＷ、チタンＴｉ、銀Ａｇ、金Ａｕ、白金Ｐｔ、ニッケルＮｉ、炭素Ｃ、モリブデンＭｏ、タンタルＴａ、イリジウムＩｒ、ルテニウムＲｕ、亜鉛Ｚｎ、錫Ｓｎ、クロムＣｒ及びインジウムＩｎの中、一つ以上を含むことができる。

本発明の第１実施形態による熱電素子は、前記共通電極１９０が前記絶縁層１８０によって前記第１及び第２電極１１０、１５０と分離されることができる。前記共通電極１９０は、熱吸収部に作用することができる。前記第１及び第２電極１１０、１５０は、熱放出部に作用することができる。又、前記第１障壁パターン１２６及び前記第２障壁パターン１６６によって熱電素子の効率を上げることができる。

図２乃至図１３を参照して、本発明の第１実施形態による熱電素子の製造方法が説明される。

図２を参照して、基板１００に準備層１０５が形成されることができる。前記基板１００は、シリコンＳｉ又はゲルマニウムＧｅ基板であることができる。前記準備層１０５は、シリコン層又はゲルマニウム層であることができる。前記準備層１０５は、絶縁層であることができる。前記準備層１０５は、シリコン酸化層であることができる。前記準備層１０５は、エピタキシャル成長又はＣＶＤによって形成されることができる。前記準備層１０５に第１電極１１０及び第２電極１５０が形成される。前記第１電極１１０は、フォトリソグラフィー工程に前記準備層１０５の一部を露出した後、イオン注入工程又は拡散工程に不純物を注入して形成することができる。前記第２電極１５０は、フォトリソグラフィー工程に前記準備層１０５の一部を露出した後、イオン注入工程又は拡散工程に不純物を注入して形成することができる。前記第１及び第２電極１１０、１５０は、金属層又は金属化合物層であることができる。前記第１及び第２電極１１０、１５０は、アルミニウムＡｌ、銅Ｃｕ、タングステンＷ、チタンＴｉ、銀Ａｇ、金Ａｕ、白金Ｐｔ、ニッケルＮｉ、炭素Ｃ、モリブデンＭｏ、タンタルＴａ、イリジウムＩｒ、ルテニウムＲｕ、亜鉛Ｚｎ、錫Ｓｎ及びインジウムＩｎの中、一つ以上を含むことができる。前記第１及び第２電極１１０、１５０は、蒸発法（ｅｖａｐｏｒａｔｉｏｎ）又はスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などのＰＶＤによって形成されることができる。前記第１及び第２電極１１０、１５０は、前記準備層１０５無しに前記基板１００に直接形成されることができる。

図３を参照して、前記第１電極１１０上に第１半導体層１１５が形成されることができる。前記第１半導体層１１５は、第１導電型不純物にドーピングされたシリコン又はゲルマニウム層であることができる。前記第１半導体層１１５は、前記準備層１０５からエピタキシ工程によって形成されることができる。前記第１半導体層１１５は、前記準備層１０５上に化学的気相蒸着ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒｄｅｐｏｓｉｔｉｏｎ）によって形成されることができる。前記第１半導体層１１５上に第１金属層１２０が形成されることができる。前記第１金属層１２０は、エルビウムＥｒ、ユウロピウムＥｕ、サマリウムＳｍ、マグネシウムＭｇ、白金Ｐｔ、コバルトＣｏ、ニッケルＮｉ及びイッテルビウムＹｂの中、一つ以上を含むことができる。前記第１金属層１２０は、蒸発法又はスパッタリングなどの物理気相蒸着ＰＶＤ（ＰｈｙｓｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）によって形成されることができる。前記第１金属層１２０上に第２半導体層１３０が形成されることができる。前記第２半導体層１３０は、前記第１半導体層１１５と同一の物質であることができる。前記第２半導体層１３０は、Ｎ型であることができる。

図４を参照して、第１熱処理工程が実行されることができる。前記第１熱処理工程は、前記第１金属層１２０を所定の温度に加熱することを含むことができる。前記第１熱処理によって前記第１金属層１２０は、第１障壁層１２５になることができる。前記第１金属層１２０の少なくとも一部は、前記第１半導体層１１５及び前記第２半導体層１３０と反応して、Ｓｉ-金属化合物、Ｇｅ-金属化合物、及びＳｉ-Ｇｅ金属化合物の中、少なくとも一つになることができる。前記第１障壁層１２５は、前記第１半導体層１１５及び前記第２半導体層１３０とオームコンタクトを形成することができる。

図５及び図６を参照して、前記第２半導体層１３０上に第１マスクパターン１４５を形成した後、パターニング工程が実行されることができる。前記パターニング工程は、乾燥式エッチングであることができる。前記パターニング工程によって第１レッグ１１１が形成されることができる。前記第１レッグ１１１は、第１半導体パターン１１６と、第１障壁パターン１２６と、第２半導体パターン１３１と、を含むことができる。

図７を参照して、前記第１レッグ１１１の側壁及び上部面上にキャッピングパターン１４６が形成されることができる。前記キャッピングパターン１４６は、シリコン窒化膜、シリコン酸化膜又はシリコン酸化窒化膜であることができる。前記キャッピングパターン１４６は、シリコン窒化膜、シリコン酸化膜又はシリコン酸化窒化膜をコンフォーマルに塗布した後、その一部をエッチングして形成されることができる。

図８を参照して、前記第２電極１５０上に第３半導体層１５５が形成されることができる。前記第３半導体層１５５は、前記第１半導体層１１５と同一の方法に形成されることができる。前記第３半導体層１５５は、Ｐ型であることができる。前記第３半導体層１５５上に第２金属層１６０が形成されることができる。前記第２金属層１６０は、前記第１金属層１２０と同一の方法に形成されることができる。前記第２金属層１６０上に第４半導体層１７０が形成されることができる。前記第４半導体層１７０は、前記第３半導体層１５５と同一の物質であることができる。前記第４半導体層１７０は、Ｐ型であることができる。

図９を参照して、第２熱処理工程が実行されることができる。前記第２熱処理は、前記第２金属層１６０を所定の温度に加熱することを含むことができる。前記第２熱処理によって前記第２金属層１６０は、第２障壁層１６５になることができる。前記第２金属層１６０の少なくとも一部は、前記第３半導体層１５５及び前記第４半導体層１７０と反応して、Ｓｉ-金属化合物、Ｇｅ-金属化合物、及びＳｉ-Ｇｅ金属化合物の中、少なくとも一つになることができる。前記第２障壁層１６５は、前記第３半導体層１５５及び前記第４半導体層１７０とオームコンタクトを形成することができる。

図１０及び図１１を参照して、前記第３半導体層１５５、前記第２障壁層１６５及び前記第４半導体層１７０がパターニングされることができる。前記パターニングは、第２マスクパターン１７５によって行われることができる。前記パターニングによって第２レッグ１５１を形成することができる。前記第２レッグ１５１は、第３半導体パターン１５６と、第２障壁パターン１６６と、第４半導体パターン１７１と、を含むことができる。前記パターニング工程の際、前記第１レッグ１１１の上部面及び側面は、前記キャッピングパターン１４６によって保護されることができる。前記第１レッグ１１１及び前記第２レッグ１５１上に絶縁層１８０が形成されることができる。

図１２を参照して、前記絶縁層１８０が平坦化されることができる。前記平坦化は、化学的機械的平坦化ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）であることができる。前記平坦化工程で前記キャッピングパターン１４６の一部が除去されることができる。前記平坦化工程によって前記第２半導体パターン１３１の上部面及び前記第４半導体パターン１７１の上部面が露出されることができる。

図１３を参照して、前記第１レッグ１１１及び前記第２レッグ１５１上に共通電極１９０が形成されることができる。前記共通電極１９０は、ドーピングされた半導体層であることができる。前記共通電極１９０は、シリコン層又はゲルマニウム層であることができる。前記共通電極１９０は、エピタキシャル成長又はＣＶＤによって形成されることができる。前記共通電極１９０は、金属層又は金属化合物層であることができる。前記共通電極１９０は、アルミニウムＡｌ、銅Ｃｕ、タングステンＷ、チタンＴｉ、銀Ａｇ、金Ａｕ、白金Ｐｔ、ニッケルＮｉ、炭素Ｃ、モリブデンＭｏ、タンタルＴａ、イリジウムＩｒ、ルテニウムＲｕ、亜鉛Ｚｎ、錫Ｓｎ、クロムＣｒ及びインジウムＩｎの中、一つ以上を含むことができる。前記共通電極１９０は、蒸発法又はスパッタリングなどのＰＶＤによって形成されることができる。

本発明の第１実施形態による熱電素子は、半導体ＣＭＯＳ工程によって実行されることができる。又、前記第１障壁パターン１２６及び前記第２障壁パターン１６６によって熱電素子の効率を上げることができる。

（第２実施形態）
図１４乃至図２０は、本発明の第２実施形態による熱電素子及びその製造方法を説明するための断面図である。熱電素子の形成順序及び電極の分離形態を除外すると、この実施形態は上述された第１実施形態と類似である。従って、説明の簡潔さのために重複する技術的な特徴に対する説明は後述で省略される。

図１４を参照して、本発明の第２実施形態による熱電素子が提供される。基板１００上に共通電極１９０が形成されることができる。前記基板１００は、シリコンＳｉ又はゲルマニウムＧｅ基板であることができる。前記共通電極１９０は、ドーピングされた半導体層であることができる。前記共通電極１９０は、シリコン層又はゲルマニウム層であることができる。前記共通電極１９０は、金属層又は金属化合物層であることができる。前記共通電極１９０は、アルミニウムＡｌ、銅Ｃｕ、タングステンＷ、チタンＴｉ、銀Ａｇ、金Ａｕ、白金Ｐｔ、ニッケルＮｉ、炭素Ｃ、モリブデンＭｏ、タンタルＴａ、イリジウムＩｒ、ルテニウムＲｕ、亜鉛Ｚｎ、錫Ｓｎ、クロムＣｒ及びインジウムＩｎの中、一つ以上を含むことができる。

前記共通電極１９０上に第１レッグ１１１が提供されることができる。前記第１レッグ１１１は、第１半導体パターン１１６と、第１障壁パターン１２６と、第２半導体パターン１３１と、を含むことができる。前記第１半導体パターン１１６及び第２半導体パターン１３１は、Ｎ型半導体であることができる。前記第１半導体パターン１１６及び前記第２半導体パターン１３１の間に前記第１障壁パターン１２６が提供されることができる。前記第１障壁パターン１２６は、前記第１レッグ１１１内に複数個が形成されることができる。前記第１障壁パターン１２６は、前記第１半導体パターン１１６及び前記第２半導体パターン１３１とオームコンタクトを形成することができる。前記第１障壁パターン１２６は、Ｓｉ-金属化合物、Ｇｅ-金属化合物、及びＳｉ-Ｇｅ金属化合物の中、少なくとも一つであることができる。前記金属化合物は、エルビウムＥｒ、ユウロピウムＥｕ、サマリウムＳｍ、マグネシウムＭｇ、白金Ｐｔ、コバルトＣｏ、ニッケルＮｉ又はイッテルビウムＹｂを含むことができる。前記第１障壁パターン１２６の熱伝導度は、前記第１半導体パターン１１６及び前記第２半導体パターン１３１の熱伝導度より小さいことでありうる。前記第１障壁パターン１２６の電気伝導度は、前記第１半導体パターン１１６及び前記第２半導体パターン１３１の以上でありうる。前記第１レッグ１１１の側壁上にキャッピングパターン１４６が提供されることができる。前記キャッピングパターン１４６は、シリコン酸化膜、シリコン窒化膜又はシリコン酸化窒化膜であることができる。

前記共通電極１９０上に第２レッグ１５１が提供されることができる。前記第２レッグ１５１は、第３半導体パターン１５６と、第２障壁パターン１６６と、第４半導体パターン１７１と、を含むことができる。前記第３半導体パターン１５６及び第４半導体パターン１７１は、Ｐ型半導体であることができる。前記第３半導体パターン１５６及び前記第４半導体パターン１７１の間に前記第２障壁パターン１６６が提供されることができる。前記第２障壁パターン１６６は、前記第２レッグ１５１内に複数個が形成されることができる。前記第２障壁パターン１６６は、前記第３半導体パターン１５６及び前記第４半導体パターン１７１とオームコンタクトを形成することができる。前記第２障壁パターン１６６は、Ｓｉ-金属化合物、Ｇｅ-金属化合物、及びＳｉ-Ｇｅ金属化合物の中、少なくとも一つであることができる。前記金属化合物は、エルビウムＥｒ、ユウロピウムＥｕ、サマリウムＳｍ、マグネシウムＭｇ、白金Ｐｔ、コバルトＣｏ、ニッケルＮｉ又はイッテルビウムＹｂを含むことができる。前記第２障壁パターン１６６の熱伝導度は、前記第３半導体パターン１５６及び前記第４半導体パターン１７１の熱伝導度より小さいことでありうる。前記第２障壁パターン１６６の電気伝導度は、前記第３半導体パターン１５６及び前記第４半導体パターン１７１以上であることができる。前記第１レッグ１１１及び前記第２レッグ１５１は、第１絶縁層１８０内に提供されることができる。

前記第１レッグ１１１上に第１電極１１０が提供されることができる。前記第１電極１１０は、半導体電極であることができる。前記第２レッグ１５１上に第２電極１５０が提供されることができる。前記第２電極１５０は、半導体電極であることができる。前記第１及び第２電極１１０、１５０は、金属層又は金属化合物層であることができる。前記第１及び第２電極１１０、１５０は、アルミニウムＡｌ、銅Ｃｕ、タングステンＷ、チタンＴｉ、銀Ａｇ、金Ａｕ、白金Ｐｔ、ニッケルＮｉ、炭素Ｃ、モリブデンＭｏ、タンタルＴａ、イリジウムＩｒ、ルテニウムＲｕ、亜鉛Ｚｎ、錫Ｓｎ、クロムＣｒ及びインジウムＩｎの中、一つ以上を含むことができる。前記第１電極１１０は、前記第２電極１５０と第２絶縁層１８５によって電気的に分離されることができる。

本発明の第２実施形態による熱電素子は、前記共通電極１９０が前記第１絶縁層１８０によって、前記第１及び第２電極１１０、１５０と分離されることができる。前記共通電極１９０は、熱吸収部に作用することができる。前記第１及び第２電極１１０、１５０は、熱放出部に作用するできる。又、前記第１障壁パターン１２６及び前記第２障壁パターン１６６によって熱電素子の効率を上げることができる。

図１５乃至図２０を参照して、本発明の第２実施形態による熱電素子の製造方法が説明される。

図１５を参照して、基板１００上に共通電極１９０が形成されることができる。前記共通電極１９０は、半導体層であることができる。前記共通電極１９０は、シリコン層又はゲルマニウム層であることができる。前記共通電極１９０は、エピタキシャル成長又はＣＶＤによって形成されることができる。前記共通電極１９０は、金属層又は金属化合物層であることができる。前記共通電極１９０は、アルミニウムＡｌ、銅Ｃｕ、タングステンＷ、チタンＴｉ、銀Ａｇ、金Ａｕ、白金Ｐｔ、ニッケルＮｉ、炭素Ｃ、モリブデンＭｏ、タンタルＴａ、イリジウムＩｒ、ルテニウムＲｕ、亜鉛Ｚｎ、錫Ｓｎ、クロムＣｒ及びインジウムＩｎの中、一つ以上を含むことができる。前記共通電極１９０は、蒸発法又はスパッタリングなどのＰＶＤによって形成されることができる。

前記共通電極１９０上に第１半導体層１１５が形成されることができる。前記第１半導体層１１５は、第１導電型不純物にドーピングされたシリコン又はゲルマニウム層であることができる。前記第１半導体層１１５は、前記基板１００からエピタキシ工程によって形成されることができる。前記第１半導体層１１５は、前記共通電極１９０上に化学的気相蒸着ＣＶＤによって形成されることができる。前記第１半導体層１１５上に第１金属層１２０が形成されることができる。前記第１金属層１２０は、エルビウムＥｒ、ユウロピウムＥｕ、サマリウムＳｍ、マグネシウムＭｇ、白金Ｐｔ、コバルトＣｏ、ニッケルＮｉ及びイッテルビウムＹｂの中、一つ以上を含むことができる。前記第１金属層１２０は、蒸発法又はスパッタリングなどのＰＶＤによって形成されることができる。前記第１金属層１２０上に第２半導体層１３０が形成されることができる。前記第２半導体層１３０は、前記第１半導体層１１５と同一の物質であることができる。前記第２半導体層１３０は、Ｎ型であることができる。

図１６を参照して、前記第２半導体層１３０上にマスクパターン（図示せず）を形成した後、パターニング工程が実行されることができる。前記パターニング工程は、乾燥式エッチングであることができる。前記パターニング工程によって第１レッグ１１１が形成されることができる。前記第１レッグ１１１は、第１半導体パターン１１６と、第１金属パターン１２１と、第２半導体パターン１３１と、を含むことができる。前記第１レッグ１１１の上部面及び側壁上にキャッピングパターン１４６が形成されることができる。前記キャッピングパターン１４６は、シリコン窒化膜、シリコン酸化膜又はシリコン酸化窒化膜であることができる。前記キャッピングパターン１４６は、シリコン窒化膜、シリコン酸化膜又はシリコン酸化窒化膜をコンフォーマルに塗布した後、その一部をエッチングして形成されることができる。

図１７を参照して、前記共通電極１９０上に第３半導体層１５５が形成されることができる。前記第３半導体層１５５は、前記第１半導体層１１５と同一の方法に形成されることができる。前記第３半導体層１５５は、Ｐ型であることができる。前記第３半導体層１５５上に第２金属層１６０が形成されることができる。前記第２金属層１６０は、前記第１金属層１２０と同一の方法に形成されることができる。前記第２金属層１６０上に第４半導体層１７０が形成されることができる。前記第４半導体層１７０は、前記第３半導体層１５５と同一の物質であることができる。前記第４半導体層１７０は、Ｐ型であることができる。

図１８を参照して、熱処理工程が実行されることができる。前記熱処理工程は、前記第１金属パターン１２１及び前記第２金属層１６０を所定の温度に加熱することを含むことができる。前記熱処理工程によって前記第１金属パターン１２１は、第１障壁パターン１２６になることができる。前記第１金属パターン１２１の少なくとも一部は、前記第１半導体パターン１１６及び前記第２半導体パターン１３１と反応して、Ｓｉ-金属化合物、Ｇｅ-金属化合物、及びＳｉ-Ｇｅ金属化合物の中、少なくとも一つになることができる。前記第１障壁パターン１２６は、前記第１半導体パターン１１６及び前記第２半導体パターン１３１とオームコンタクトを形成することができる。前記熱処理工程によって前記第２金属層１６０は、第２障壁層１６５になることができる。前記第２金属層１６０の少なくとも一部は、前記第３半導体層１５５及び前記第４半導体層１７０と反応して、Ｓｉ-金属化合物、Ｇｅ-金属化合物、及びＳｉ-Ｇｅ金属化合物の中、少なくとも一つになることができる。前記第２障壁層１６５は、前記第３半導体層１５５及び前記第４半導体層１７０とオームコンタクトを形成することができる。

図１９を参照して、前記第３半導体層１５５、前記第２障壁層１６５及び前記第４半導体層１７０がパターニングされることができる。前記パターニングは、マスクパターンによって行われることができる。前記パターニングによって第２レッグ１５１が形成されることができる。前記第２レッグ１５１は、第３半導体パターン１５６と、第２障壁パターン１６６と、第４半導体パターン１７１と、を含むことができる。前記パターニング工程の際、前記第１レッグ１１１の上部面及び側壁は、前記キャッピングパターン１４６によって保護されることができる。前記第１レッグ１１１及び前記第２レッグ１５１上に第１絶縁層１８０が形成されることができる。前記第１絶縁層１８０が平坦化されることができる。前記平坦化は、化学的機械的平坦化ＣＭＰであることができる。前記平坦化工程で前記キャッピングパターン１４６の一部が除去されることができる。前記平坦化工程によって、前記第２半導体パターン１３１の上部面及び前記第４半導体パターン１７１の上部面が露出されることができる。

図２０を参照して、前記第１レッグ１１１上に第１電極１１０が形成されることができる。前記第１電極１１０は、前記第１レッグ１１１上に第２絶縁層１８５を形成した後、パターニングして形成されたリセス領域に形成されることができる。前記第１電極１１０は、ＣＶＤ工程によって、前記リセス領域内に形成されることができる。又は、前記第１電極１１０は、前記第１レッグ１１１上に半導体層又は金属層を形成したした後、パターニングして形成されることができる。前記第１電極１１０は、前記第１レッグ１１１からエピタキシ工程によって形成されることができる。前記第１電極１１０は、半導体電極であることができる。前記第２電極１５０は、前記第１電極１１０と同一の方法に形成されることができる。前記第１及び第２電極１１０、１５０は、金属層又は金属化合物層であることができる。前記第１及び第２電極１１０、１５０は、アルミニウムＡｌ、銅Ｃｕ、タングステンＷ、チタンＴｉ、銀Ａｇ、金Ａｕ、白金Ｐｔ、ニッケルＮｉ、炭素Ｃ、モリブデンＭｏ、タンタルＴａ、イリジウムＩｒ、ルテニウムＲｕ、亜鉛Ｚｎ、錫Ｓｎ、クロムＣｒ及びインジウムＩｎの中、一つ以上を含むことができる。前記第１及び第２電極１１０、１５０は、蒸発法又はスパッタリングなどのＰＶＤによって形成されることができる。前記第１電極１１０と前記第２電極１５０は、前記第２絶縁層１８５によって電気的に分離されることができる。

本発明の第２実施形態による熱電素子は、半導体ＣＭＯＳ工程によって実行されることができる。又、前記第１障壁パターン１２６及び前記第２障壁パターン１６６によって、熱電素子の効率を上げることができる。

（第３実施形態）
図２１は、本発明の第３実施形態による熱電素子及びその製造方法を説明するための断面図である。レッグの個数、障壁パターンの個数の差を除外すると、この実施形態は上述された第１実施形態と類似である。従って、説明の簡潔さのために重複する技術的な特徴に対する説明は後述で省略される。

図２１を参照して、基板１００に準備層１０５が提供されることができる。前記準備層１０５上に第１電極１１０及び第２電極１５０が提供される。前記基板１００は、シリコンＳｉ又はゲルマニウムＧｅ基板であることができる。前記第１電極１１０は、半導体電極であることができる。前記第２電極１５０は、半導体電極であることができる。前記第１及び第２電極１１０、１５０は、金属層又は金属化合物層であることができる。前記第１電極１１０は、前記第２電極１５０と接触して電気的に連結されることができる。

前記第１電極１１０上に第１レッグ１１１が提供されることができる。前記第１レッグ１１１は、第１半導体パターン１１６、１３１、１３２と、第１障壁パターン１２６と、を含むことができる。前記第１半導体パターン１１６、１３１、１３２は、Ｎ型半導体であることができる。前記第１半導体パターン１１６、１３１、１３２の間に前記第１障壁パターン１２６が提供されることができる。前記第１障壁パターン１２６の個数は制限されない。

前記第１障壁パターン１２６は、前記第１半導体パターン１１６、１３１、１３２とオームコンタクトを形成することができる。前記第１障壁パターン１２６は、Ｓｉ-金属化合物、Ｇｅ-金属化合物、及びＳｉ-Ｇｅ金属化合物の中、少なくとも一つであることができる。前記第１障壁パターン１２６の熱伝導度は、前記第１半導体パターン１１６、１３１、１３２の熱伝導度より小さいことでありうる。前記第１障壁パターン１２６の電気伝導度は、前記第１半導体パターン１１６、１３１、１３２の以上でありうる。前記第１レッグ１１１の側壁上にキャッピングパターン１４６が提供されることができる。前記第１レッグ１１１は、図示されたように複数個が提供されることができる。

前記第２電極１５０上に第２レッグ１５１が提供されることができる。前記第２レッグ１５１は、第２半導体パターン１５６、１７１、１７２と、第２障壁パターン１６６と、を含むことができる。前記第２半導体パターン１５６、１７１、１７２は、Ｐ型半導体であることができる。前記第２半導体パターン１５６、１７１、１７２の間に前記第２障壁パターン１６６が提供されることができる。前記第２障壁パターン１６６は、前記第２半導体パターン１５６、１７１、１７２とオームコンタクトを形成することができる。前記第２障壁パターン１６６は、Ｓｉ-金属化合物、Ｇｅ-金属化合物、及びＳｉ-Ｇｅ金属化合物の中、少なくとも一つであることができる。前記第２障壁パターン１６６の熱伝導度は、前記第２半導体パターン１５６、１７１、１７２の熱伝導度より小さいことでありうる。前記第２障壁パターン１６６の電気伝導度は、前記第２半導体パターン１５６、１７１、１７２の以上でありうる。前記第２レッグ１５１の個数は制限されない。前記第１レッグ１１１及び前記第２レッグ１５１は、絶縁層１８０内に提供されることができる。

本発明の第３実施形態による熱電素子は、前記第１障壁パターン１２６及び前記第２障壁パターン１６６によって、熱伝導度を下げることができる。又、前記第１障壁パターン１２６は、前記第１半導体パターン１１６、１３１、１３２の電気伝導度の以上でありうる。前記第２障壁パターン１６６は、前記第２半導体パターン１５６、１７１、１７２の電気伝導度の以上でありうる。従って、熱電素子のＺＴ値を向上させることができる。

本発明の第３実施形態による熱電素子は、前記共通電極１９０が前記絶縁層１８０によって前記第１及び第２電極１１０、１５０と分離されることができる。又、前記第１障壁パターン１２６及び前記第２障壁パターン１６６によって、熱電素子の効率を上げることができる。

図２２は、本発明の実施形態による熱電素子の連結を示す。第１熱電素子Ｉの第２電極１５０は、第２熱電素子IIの第１電極１１０と電気的に連結されることができる。前記第２熱電素子IIの第２電極１５０は、第３熱電素子IIIの第１電極１１０と電気的に連結されることができる。前記第１乃至第３熱電素子Ｉ、II、IIIの第１電極１１０は、Ｎ型半導体であることができる。前記第１乃至第３熱電素子Ｉ、II、IIIの第２電極１５０は、Ｐ型半導体であることができる。前記第１及び第２電極１１０、１５０は、金属層又は金属化合物層であることができる。

前記第１乃至第３熱電素子I、II、IIIの共通電極１９０に熱が供給されると、前記第１熱電素子Iの第１電極１１０から前記第３熱電素子IIIの第２電極１５０へ電流が流れることができる。

前記実施形態の説明は、本発明のより徹底な理解を提供するために図面を参照に例えたことに過ぎないので、本発明を限定する意味に解析してはいけない。そして、本発明の技術分野で通常の知識を有した者に本発明の基本的な原理を抜け出さない範囲内で多様な変化と変更が可能であることは当然である。

１００基板
１１０第１電極
１５０第２電極
１１１第１レッグ
１５１第２レッグ
１２６第１障壁パターン
１６６第２障壁パターン
１８０絶縁層
１９０共通電極

Claims

第１電極及び第２電極と、
前記第１電極上に提供され、少なくとも一つ以上の第１半導体パターン及び少なくとも一つ以上の第１障壁パターンを含む第１レッグと、
前記第２電極上に提供され、少なくとも一つ以上の第２半導体パターン及び少なくとも一つ以上の第２障壁パターンを含む第２レッグと、
前記第１レッグ及び前記第２レッグ上に提供される共通電極と、を含み、
前記第１障壁パターンの熱伝導度は、前記第１半導体パターンの熱伝導度より小さく、前記第２障壁パターンの熱伝導度は、前記第２半導体パターンの熱伝導度より小さいことを特徴とする熱電素子。
前記第１障壁パターンは、前記複数個の第１半導体パターンの間に提供されることを特徴とする請求項１に記載の熱電素子。
前記第２障壁パターンは、前記複数個の第２半導体パターンの間に提供されることを特徴とする請求項１に記載の熱電素子。
前記複数個の第１半導体パターンは、互いに異なる物質である、或いは互いに異なる電気的な特性を有することを特徴とする請求項２に記載の熱電素子。
前記複数個の第２半導体パターンは、互いに異なる物質である、或いは互いに異なる電気的な特性を有することを特徴とする請求項３に記載の熱電素子。
前記第１半導体パターンは、第１導電型の半導体パターンであり、前記第２半導体パターンは、第２導電型の半導体パターンであることを特徴とする請求項１に記載の熱電素子。
前記第１半導体パターン及び前記第２半導体パターンは、シリコンＳｉ又はゲルマニウムＧｅを含むことを特徴とする請求項１に記載の熱電素子。
前記第１障壁パターン及び前記第２障壁パターンは、Ｓｉ-金属化合物、Ｇｅ-金属化合物及びＳｉ-Ｇｅ金属化合物の中、少なくとも一つ以上を含むことを特徴とする請求項７に記載の熱電素子。
前記金属化合物は、エルビウムＥｒ、ユウロピウムＥｕ、サマリウムＳｍ、マグネシウムＭｇ、白金Ｐｔ、コバルトＣｏ、ニッケルＮｉ及びイッテルビウムＹｂの中、少なくとも一つ以上を含むことを特徴とする請求項８に記載の熱電素子。
前記共通電極、前記第１電極及び前記第２電極は、シリコンＳｉ又はゲルマニウムＧｅであることを特徴とする請求項１に記載の熱電素子。
前記共通電極、前記第１電極及び前記第２電極は、炭素Ｃ、アルミニウムＡｌ、銅Ｃｕ、タングステンＷ、チタンＴｉ、銀Ａｇ、金Ａｕ、白金Ｐｔ、ニッケルＮｉ、モリブデンＭｏ、タンタルＴａ、イリジウムＩｒ、ルテニウムＲｕ、亜鉛Ｚｎ、錫Ｓｎ、クロムＣｒ及びインジウムＩｎを含むグループで選択される少なくとも一つ以上を含むことを特徴とする請求項１に記載の熱電素子。
前記第１レッグと前記第２レッグが複数個が提供されることを特徴とする請求項１に記載の熱電素子。
前記第１障壁パターンの電気伝導度は、前記第１半導体パターンの電気伝導度の以上であり、前記第２障壁パターンの電気伝導度は、前記第２半導体パターンの電気伝導度の以上であることを特徴とする請求項１に記載の熱電素子。
前記第１障壁パターンは、前記第１半導体パターンとオームコンタクトを形成し、前記第２障壁パターンは、前記第２半導体パターンとオームコンタクトを形成することを特徴とする請求項１に記載の熱電素子。
前記第１レッグ及び前記第２レッグの中、一つの側壁上にキャッピングパターンが提供されることを特徴とする請求項１に記載の熱電素子。
第１電極及び第２電極と、前記第１電極上に提供され、少なくとも一つ以上の第１半導体パターン及び少なくとも一つ以上の第１障壁パターンを含む第１レッグと、前記第２電極上に提供され、少なくとも一つ以上の第２半導体パターン及び少なくとも一つ以上の第２障壁パターンを含む第２レッグと、前記第１レッグ及び前記第２レッグ上に提供される共通電極を含む複数の熱電素子と、を含み、
一つの熱電素子の前記第１電極は、隣接した異なる熱電素子の前記第２電極と電気的に連結され、
前記複数の熱電素子の共通電極は、相互電気的に絶縁されたことを特徴とする熱電素子アレイ。
基板上に第１電極及び第２電極を形成することと、
前記第１電極上に少なくとも一つ以上の第１半導体パターン及び少なくとも一つ以上の第１予備障壁パターンを含む第１レッグを形成することと、
前記第１予備障壁パターンを熱処理して、第１障壁パターンを形成することと、
前記第２電極上に少なくとも一つ以上の第２半導体パターン及び少なくとも一つ以上の第２予備障壁パターンを含む第２レッグを形成することと、
前記第２予備障壁パターンを熱処理して、第２障壁パターンを形成することと、
前記第１レッグ及び前記第２レッグ上に共通電極を形成することと、を含むことを特徴とする熱電素子製造方法。
前記第１予備障壁パターンを熱処理すること及び前記第２予備障壁パターンを熱処理することは、同時に行われることを特徴とする請求項１７に記載の熱電素子製造方法。
前記第２レッグを形成する前に、前記第１レッグ上にキャッピングパターンを形成することをさらに含むことを特徴とする請求項１７に記載の熱電素子製造方法。
基板上に共通電極を形成することと、
前記共通電極上に少なくとも一つ以上の第１半導体パターン及び少なくとも一つ以上の第１予備障壁パターンを含む第１レッグを形成することと、
前記第１予備障壁パターンを熱処理して、第１障壁パターンを形成することと、
前記共通電極上に少なくとも一つ以上の第２半導体パターン及び少なくとも一つ以上の第２予備障壁パターンを含む第２レッグを形成することと、
前記第２予備障壁パターンを熱処理して、第２障壁パターンを形成することと、
前記第１レッグ上に第１電極を形成することと、
前記第２レッグ上に第２電極を形成することと、を含むことを特徴とする熱電素子製造方法。