JP2010539722A - 電気的多層構成要素 - Google Patents

電気的多層構成要素 Download PDF

Info

Publication number
JP2010539722A
JP2010539722A JP2010525364A JP2010525364A JP2010539722A JP 2010539722 A JP2010539722 A JP 2010539722A JP 2010525364 A JP2010525364 A JP 2010525364A JP 2010525364 A JP2010525364 A JP 2010525364A JP 2010539722 A JP2010539722 A JP 2010539722A
Authority
JP
Japan
Prior art keywords
layer
multilayer component
electrical
laminate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010525364A
Other languages
English (en)
Inventor
ファイティンガー、トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2010539722A publication Critical patent/JP2010539722A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)
  • Ceramic Capacitors (AREA)

Abstract

並んで配置された誘電層(2)および電極層(3)の積層体(1)と、異なる極性を有する外部接点(4a、4b)と、を有し、前記外部接点(4a、4b)が、前記積層体(1)の外面(5a)に配置され、フリップチップ接点接続可能であり、前記電極層が、それぞれ1つの端部によって、同じ極性を有する外部接続部に接続される、電気的多層構成要素が示される。
【選択図】図1a

Description

電気的多層構成要素、特にフリップチップ接点接続可能な電気的多層構成要素が示される。
特許文献1は、1つの側面に2つの外部接点を有し、前記外部接点が電極層に直接接続される、多層キャパシタを開示している。
特開平05−055084号公報
1つの達成すべき目的は、可能な最小の製造コストでフリップチップ接点接続可能な電気的多層構成要素を示すことである。
誘電層および電極層が並んで配置された積層体を有する、電気的多層構成要素が示される。加えて、異なる極性を有する外部接点が提供され、該接点が積層の同一の外面に配置される。外部接点はフリップチップ接点接続可能なものであり、そのことは、多層構成要素の1つの側がプリント回路基板上に向けられている場合、該外部接点がプリント回路基板に電気的に接続されうることを意味する。電極層はそれぞれ1つの端部によって、同じ極性を有する外部接続部に接続される。
電気的多層構成要素は、単一の外面によってプリント回路基板に電気的に接点接続されうるという利点をもつ構成を有するが、電極層と互いに接続しうるめっきされたスルーホールまたはビアはここでは必要ない。これは、本願の電極層がすでに、それぞれ1つの端部によって外部接続部に直接接続された形態を有するということが原因である。該外部接続部は、多層構成要素の、電極層に直接接続された逆の極性のもう一つの外部接続部と同じ側面に配置される。電極との接触を行うビアを有する多層構成要素の入り組んだ構成や製造の複雑さはこのようにして回避されうる。
電気的多層構成要素の1つの実施形態によれば、積層体の積層方向は、多層構成要素が取り付けられうるプリント回路板または取り付け面に実質的に平行に向いている。それゆえ、取り付け領域に対して、積層体の層は上下にではなく横方向に並んで配置される。
そのような構成は、比較的簡単な構成をもつ電極が多層構成要素の外部接点に直接接触しうるという利点を有する。積層体が異なった積層方向、例えば取り付け表面に垂直な方向をとることは明らかに可能だが、空間に関して最適化されていない方法で、かつそれぞれ、積層体の単一の外面に配置されたフリップチップ接点接続可能な外部接点に接続するように何度も曲がった形で、多層構成要素の電極が具体化されなければならなくなるという結論となる。
さらに、フリップチップ接点接続可能な電気的多層構成要素の取り付け装置が記される。そこでは、多層構成要素の構造は本願明細書に記載された実施形態の1つに対応し、多層構成要素の外面に配置された外部接点によってプリント回路基板に電気的に接点接続される。外部接点は好ましくは銀および/またはパラジウムを含む。この場合、外部接点はプリント回路基板上の対応する接点と接触する。プリント回路基板の1つの実施形態によれば、多層構成要素に接点接続可能なプリント回路基板の接点が、プリント回路基板に一体化された導電体トラックに、めっきされたスルーホールを介して、またはめっきされたスルーホールによって接続される。取り付け装置の1つの発展形態に対応して、プリント回路基板は、互いに上下に積層されて導電体トラックが間に延びる複数の基板層を有する。
電気的多層構成要素の1つの実施形態によれば、電極層の面は直角に突き出た部分において重なり合う。それぞれ間にある誘電層と相互作用する異なる極性を有する電極層は、この場合、キャパシタンスを生成しうる。該キャパシタンスは付随して、多層構成要素の電気的特性または多層構成要素の多層構造体の電気的特性を決定する。多層構成要素に含まれる多層構造体の例は多層バリスタまたは多層キャパシタである。
積層体の積層方向が上記実施形態による取り付け面に平行に向いている場合、電極層面の直角に突き出た部分の重なり合いも同様に、多層構成要素の取り付け面に平行に向いている。
電気的多層構成要素の1つの実施形態は、直角に突き出た部分において重なり合わないように異なる極性を有する電極層を提供する。その場合、代わりに、電極層は共通の誘電層に互いから隔てて配置される。電極層はそれぞれ、互いに向かい合い、互いから離れている端部を有する。結果として、これらの電極層の間に比較的小さいキャパシタンスが生成されうる。これらの電極層は、例えばマイクロエレクトロニクスにおける多層キャパシタまたは多層バリスタなど、多層構成要素の特定の用途において有利でありうる。
好ましくは、電極層は、外部接点にそれぞれ一端で接続され、積層体の内部に方向を転換するような向きになるような形に形成される。この場合、特に、異なる極性を有して近接する電極層は、積層体の内側に向かう、実質的に互いに反対の方向をはじめは向くような形に形成される。このことは、これらの電極層が、外部接点に接続された端部から見て、横方向、すなわち取り付け基板に平行な方向に収束することを意味する。好ましくは、電極層はこの場合L字型であり、L字型電極層の第1のリム(独語でSchenkel)が外部接点に接続され、電極層の第2のリムが取り付け面に実質的に平行に向く。
近接するL字型電極層が異なる極性を有する場合、それぞれの第2のリムは直角に突き出た部分において重なり合いうる。例として、キャパシタンスがこの重なり合う領域に形成されうる。
電気的多層構成要素の1つの実施形態によれば、L字型電極層の第2のリムの端部は、同一の誘電層に配置され逆の極性を有する電極層の第2のリムの端部と互いに反対にあり、それぞれの電極層の2つの第2のリムの端部同士は互いから隔てられている。したがって、比較的小さなキャパシタンスが、同一の誘電層の2つのL字型電極層の間に発生しうる。
1つの実施形態によれば、多層構成要素の電極層はそれぞれ複数の側で積層体の外面までつながっている。電極層が積層体の外面までつながっている場所では、例えば、「埋め込まれる」実施形態に従って多層構成要素がプリント回路基板に埋め込まれるか埋められるなどした場合、該電極層は外部で接点接続されることもできる。例として、多層構成要素の少なくとも1つの電極層の短いほうのリムの端部は、第1の外面までつながることができ、同じ電極層または異なる電極層の長いほうのリムの長手側は、多層構成要素のもう1つの外面までつながることができる。第1の、そしてもう1つの外面はそれぞれ、多層構成要素の頂部外面または底部外面でありえる。こうして、有利なことに、多層構成要素は「上方」からおよび「下方」から接点接続されうる。
加えて、または代替例として、多層構成要素の場合、該もう1つの外面はプリント回路基板に垂直に向く外面であるものとすることができる。よって、多層構成要素はプリント回路基板の多層構成要素の方向に対して「上方」からまたは「下方」から接点接続されることができ、「側方」から接点接続されることもできる。
1つの実施形態によれば、多層構成要素はプリント回路基板からなる積層板に埋め込まれ、取り付け装置および電気的構成要素装置の部分を形成する。この場合には、多層構成要素は積層板のプリント回路基板層によって頂部側を覆われる。底部側には、もう1つのプリント回路基板層が存在し、その上を多層構成要素が覆う。この場合には、積層板の個々のプリント回路基板層はめっきされたスルーホールを有し、該スルーホールは、プリント回路基板層上にプリントされた導電体トラックに接続されうる。好ましくは、積層板のプリント回路基板層はめっきされたスルーホールを有し、該スルーホールは多層構成要素の外部接点に接点接続されることができる。プリント回路基板層は好ましくはポリマーを含む。
電気的多層構成要素の1つの発展形態は、積層体の誘電層に配置される接地電極であって、積層体の外面に配置された接地接点に一端で接点接続する接地電極を備える。この場合には、接地接点は、電極層と接触する外部接点の間の多層構成要素の同じ外面に配置されうる。複数の接地電極が、それぞれ並んで配置された誘電層間または電極層間に提供されうる。接地電極は、有利なことに、多層構成要素に好ましいフィルタ効果を与えるために使用されうる。その場合には、接地電極は過電圧またはそれに伴う高周波干渉を放散することができ、それによって過負荷から多層構成要素を保護する。
好ましくは、電極層に接続された外部接点は、積層体の同一の外面に、できる限り互いから離れて配置される。この場合、外部接点は積層体の同一の外面の異なる縁部領域に配置されうる。積層体の同一の外面の異なる極性を有する外部接点の間の距離が大きくなるほど、それらの間に短絡が生じる可能性は小さくなる。
1つの実施形態によれば、積層体の外面は少なくとも一部で不動態化される。積層体の不動態化は積層体の材料、例えば積層体の誘電層、電極層または機能性セラミックスを、外部の化学的または機械的な影響から保護する利点を有する。多層構成要素の電気特性値の一層の安定が結果として達成される。
1つの実施形態によれば、積層体の不動態化または多層構成要素の不動態化は、積層体の少なくとも1つの外面に添付されたガラス含有層またはポリマー含有層によって達成される。しかしながら、不動態化は積層体の外面のセラミック含有層によっても達成されうる。セラミック含有層は好ましくは以下の材料:ZrO、MgO、AlOのうち1つを含む。ここでxは1以上の数であり、酸素と結合する元素1つあたりの酸素の個数を示す。
電気的多層構成要素の電極層および接地電極は、好ましくは以下の材料:銀、パラジウム、ニッケル、銅のうち1つまたはそれらの合金を含む。好ましくは、電極層に接点接続された外部接点は電極層と共通する材料からなり、それらの材料は両者が互いに接点接続することを促進する。
1つの実施形態によれば、電気的多層構成要素は互いに逆の極性の外部接点を接点接続する抵抗器を有する。抵抗器は積層体の表面に抵抗トラックまたは層として印刷することで得られる。代替例として、抵抗器は、積層体の表面に不動態化された物質を添付する、および/または積層体の表面を不動態化された物質によって覆うことによって得られる。
電気的多層構成要素の1つの実施形態によれば、電極層の積層体が複数並んで配置され、異なった積層体の電極層が共通の誘電層に配置される。この場合には、電極層の積層体は長手方向または横方向に並んで配置されうる。この構成によれば、多層構成要素は、同一の多層構成要素に配置されうる多層構造体の配列を有する。多層構成要素は好ましくはモノリシックで構成されるため、複数の多層構造が単一の積層体または基本体(独Grundkorper)内に配列としてモノリシックに含まれうる。
多層構成要素の1つの実施形態によれば、誘電層はバリスタセラミックを含む。このようにして生成された誘電層の積層体は電極層と共に多層バリスタを形成する。バリスタセラミックは好ましくは酸化亜鉛(ZnO)を有する。
代替例として、または加えて、多層構成要素の誘電層はクラスX7R、COG、Z5Uのキャパシタセラミックを含みうる。このようにして具体化され、電極層と交互に並んで配置された誘電層は多層キャパシタを形成することができ、多層キャパシタは同一の電気的多層構成要素内の多層バリスタと共に多層構造体として一体化されうる。
誘電層は非線形抵抗材料、例えばNTC材料またはPTC材料もまた含みうる。複数のそのような誘電層が電極層と交互に並んで配置される場合、多層NTC構造体または多層PTC構造体がそれぞれ形成されることができ、多層構造体は同一の多層構成要素内の上記の他の多層構造体と一体化されうる。
誘電層の共通積層体と一体化された上記多層構造体、および、その誘電層がバリスタセラミック、キャパシタセラミックまたはNTC材料またはPTC材料を含む上記多層構造体は電気的多層構成要素を形成することができ、電気的多層構造体は、適切な場合、多数の電気的機能、特に電気的フィルタ機能を有する。それにもかかわらず、これらは有利なことに構造上の寸法が小さいか、またはフラットな設計で生産されうる。
本願発明は以下の図面および例となる実施形態に基づいてより詳しく説明される。
電気的多層構成要素の側面断面図である。 断面が外部接点と多層構成要素の積層体との間を通る、図1Aに示した構成要素の平面断面図である。 断面が多層構成要素の外部接点を貫いて通る、図1Aに示した構成要素の平面断面図である。 図1Aに基づくが、追加の不動態層を有する、構成要素の側面断面図である。 断面が上方不動態層と積層体との間を通る、図2Aに示した構成要素の平面断面図である。 断面が外部接点と上方不動態層との間を通る、図2Aに示した構成要素の平面断面図である。 断面が多層構成要素の外部接点を貫いて通る、図3Aに示した構成要素の平面断面図である。 図2Aに基づくが、拡大された電極層面を有する、構成要素の側面断面図である。 断面が上方不動態層と誘電層の積層体との間を通る、図3Aに示した構成要素の平面断面図である。 断面が外部接点と上方不動態層との間を通る、図3Aに示した構成要素の平面断面図である。 断面が多層構成要素の外部接点を貫いて通る、図3Aに示した構成要素の平面断面図である。 直角に突き出た部分において互いに重なり合わない電極層を有する電気的多層構成要素の側面断面図である。 断面が上方不動態層と誘電層の積層体との間を通る、図4Aに示した構成要素の平面断面図である。 断面が多層構成要素の外部接点を貫いて通る、図4Aに示した構成要素の平面断面図である。 複数の多層構造を有する、電気的多層構成要素の側面断面図である。 断面が外部接点と誘電層の積層体との間を通る、図5Aに示した構成要素の平面断面図である。 断面が外部接点を貫いて通る、図5Aに示した構成要素の平面断面図である。 追加の接地電極および接地接点を含む複数の多層構造体を有する、電気的多層構成要素の側面断面図である。 断面が外部接点と誘電層の積層体との間を通る、図6Aに示した構成要素の平面断面図である。 断面が外部接点と接地接点とを貫いて通る、図6Aに示した構成要素の平面断面図である。 プリント回路基板に取り付けられた、フリップチップ設計の電気的多層構成要素のための取り付け装置の側面断面図である。 プリント回路基板の積層板内または連続層内に配置された、フリップチップ設計の電気的多層構成要素のための取り付け装置の側面断面図である。 直立して延びる接地電極および電極層を有し、抵抗器を有する、表面取り付け可能な電気的多層構成要素の側面断面図である。 図9による多層構成要素の、抵抗器を有する側から見た平面図である。 図10による多層構成要素の、接地接点を有する側から見た平面図である。
取り付け面に対して横方向に並んで配置された誘電層2および電極層3の積層体1を有する電気的多層構成要素の側面断面図が図1Aに図示される。積層体1の接点側5aには外部接点4aおよび4bが配置され、該外部接点4aおよび4bはそれぞれ、積層体1の中央からずれるように、積層体の接点側5aの縁部領域に位置する。電極層3はそれぞれ接点接続端部によってそれぞれ外部接点に接続されており、層の積層体1の内側に向けてL字型に延びる。各L字型電極層3の長いほうのリム3b、すなわち直角に突き出た部分は、隣接するL字型電極層3の長いほうのリム3bと重なり合う。
図1Bは断面図、すなわち、電極層3の短いほうのリム3aの接点側の縁部を実線で、層の積層体のさらに内側に位置する、電極層3の長いほうのリム3bの接点側の縁部を破線で表した図である。この図における断面領域は、図1Aに示された外部接点4aおよび4bと、L字型電極層3の長いほうのリム3bの延在領域との間に位置する。加えて、誘電層2の上方の縁部2がこの断面図に示されている。
図1Cは外部接点4aおよび4bを通って平面状に通る断面図である。電極層3の短いほうのリム3aの断面はこの図の外部接点4aおよび4bの表面によって覆い隠され、電極層3の長いほうのリム3bの断面は破線で示される。
図1Aとは対照的に、図2Aは並んで配置された誘電層および電極層3の積層体1を有する電気的多層構成要素を示し、積層体1は頂部側および底部側にそれぞれ不動態層8を有している。この場合には、多層構成要素の底部側とは、後に取り付け面に面することになる側を意味する。
さらなる不動態層が層の積層体1の横方向外面に添付されるが、多層構成要素の内部構造を側部から見えるようにするために、前記さらなる不動態層はこの断面図では示されていない。
図示された不動態層8は、多層構成要素の、それぞれ頂部層と底部層とを形成する。この実施形態によれば、L字型電極層3の短いほうのリム3aは、底部層を形成する不動態層8を貫いてその表面5aまでつながり、不動態層8に配置された外部接点4aおよび4bに直接接続される。
図2Bは、図2Aに示された多層構成要素の底部領域の平面断面図を示す。底部層を形成する不動態層8の表面5aまでつながる、電極層3の短いほうのリム3aの端部が実線で示され、積層体1の内部のより深いところに位置する、電極層3の長いほうのリム3bが破線で示される。層の積層体1を横方向で区切る不動態層8もまた示される。
図2Cは、図2Aに示された多層構成要素の底部領域のさらなる平面断面図を示す。断面は、底部層をなす不動態層8を貫いて通る。しかしながら、図示の意図により、多層構成要素の底部側の外面5aまでつながる電極層3それぞれの短いほうのリム3aの端部が見えるようにするために、前記不動態層8は、多層構成要素の横方向範囲に関しての中央領域のみを示す。加えて、層の積層体に横方向に添付されたさらなる不動態層8が示され、この図によって前記さらなる不動態層の底縁部が示される。
図2Dは、図2Aに示された外部接点4aおよび4bを貫いて通る断面の図である。前記外部接点の長方形の表面および、前記外部接点の間に配置された不動態層8の領域の長方形の表面が示される。外部接点4aおよび4bと、接点側の不動態層8とが共に、多層構成要素の接点側を好ましくは完全に覆う。
図2Aとは対照的に、図3Aは全体的に拡大された面を有する電極層3を示す。特に、電極層3の長いほうのリム3bの鉛直方向範囲が拡大され、リム3bの頂縁部(図の多層構成要素の下の領域)が上の不動態層すなわち底部層8までつながる。
図3Bは、図3Aに示された多層構成要素の平面断面図である。断面は電極層3を貫いて通り、したがって、電極層3の短いほうのリム3aの平面視は太い左右方向の実線で描かれ、電極層3の長いほうのリム3bの平面視は細い左右方向の実線で描かれる。加えて、層の積層体1に横方向に添付された不動態層8が示される。
図3Bとは対照的に、図3Cは図3Aに示した多層構成要素の平面断面図を示す。断面は接点側の底部層すなわち不動態層8と、前記底部層に配置された外部接点4aおよび4bとの間の境界を通る。したがって、底部層の外面5aまでつながる電極層3の短いほうのリム3aの端部は、この平面図で見える。短い方のリム3aは左右方向の実線で示される。さらに、層の積層体1に横方向に添付された不動態層8すなわち前記不動態層の上の縁部が示される。
図3Dは、図3Aに示された多層構成要素の平面断面図である。断面は接点側の底部層に配置された外部接点4aおよび4bを貫いて通り、前記外部接点の間に存在する不動態層8の領域が見える。
図4Aは、誘電層および電極層3からなる層の積層体1を有する電気的多層構成要素の側面断面図である。電極層はこれまでの例となる実施形態と比較してより小さいまたは短いL字型をしている。この場合には、L字型電極層3は外部接点4aおよび4bから層の積層体1の内部へと、上記した例となる実施形態と比べてより浅く延びる。特に、異なる極性を有する電極層3aは直角に突き出た部分において重なり合わず、異なる極性を有する電極層の間の電気的相互作用が、層の積層体1の、取り付け面に平行に通る平面において発生する。特に、異なる極性を有する2つの電極層が共通の誘電層2上に配置され、共通の誘電層2上の同じ平面における電極層3の長いほうのリム3bの相互に面する端部間にキャパシタンスが形成される。この実施形態は、いくつかの電気的用途において用いられる比較的低いキャパシタンスを生成することを可能にする。また、この実施形態では、好ましくは上部または下部の不動態層8、すなわち不動態底部層8および不動態頂部層8が存在し、それらは底部側および頂部側においてそれぞれ層の積層体1を区切っている。外部接点4aおよび4bは頂部層8に配置され、電極層の短い方のリブが接点側の不動態層を貫いてつながり、それぞれの外部接点4aおよび4bに直接接続される。
図4Bは、図4Aに示された多層構成要素の平面断面図である。断面は、図4Aにある接点側の不動態層8と層の積層体1との間にある。したがって、電極層の短いほうのリム3aの断面または縁部は左右方向の太い線で示され、電極層3の長いほうのリムの縁部は左右方向の細い線で示される。さらに、層の積層体1の横側に配置された不動態層8が示される。
図4Cは、図4Aに示された多層構成要素の平面断面図である。断面は、接点側の不動態層8に配置された外部接点4aおよび4bの平面を貫いて通る。電極層3の長いほうのリム3bの上側の縁部の一部が示され、該長いほうのリム3bは突き出た部分の一部において長方形の外部接点4aおよび4bの下に位置する。図示の意図により、電極層3の内部領域が見えるようにするために、外部接点4aおよび4bと層の積層体1との間に原則として存在する不動態層Aは図示されない。
図5Aは、多層構造体の配列としての電気的多層構成要素を示す。この多層構造体の横方向断面図は、外部接点4aおよび4bで始まり積層体1の内部にL字型で続く電極層3を示す。
図5Bは、外部接点4aおよび4bと層の積層体1との間の平面における、図5Aに示された多層構成要素の断面を示す。この平面図によって、複数の多層構造体AおよびBまたはその底縁部が見えており、各多層構造体は並んで配置された誘電層2および電極層3の連続層を有する。多層構造体は、例えば多層キャパシタ、多層バリスタ、多層PTCサーミスタ、多層NTCサーミスタなどの特定の電気的機能を有する。多層構成体AおよびBは多層構成要素においてモノリシックにつくられうる。電気的減結合層は異なる電気的機能を有する多層構造体の間に存在することができ、前記減結合層は前記多層構成体の間の電磁クロストークを回避する。この図によると、L字型電極層の短いほうのリム3aの接点側の縁部およびL字型電極層の長いほうのリム3bの接点側の縁部が各多層構成体A、Bに関して示される。
図5Cは、図5Aに示す多層構成要素の、フリップチップ外部接点4aおよび4bを貫いて通る平面における断面を示す。この図は、各多層構成体に関して、接点側に向けてつながるそれぞれの多層構造体のL字型電極層の短い方のリム3aの端部に接続される外部接点が、どのように提供されるかを示す。したがって、接点側の層の積層体1の外面は、それぞれ縁部領域に配置された複数の外部接点を備えうる。
図6Aは、配列として具体化された電気的多層構成要素の側面断面図である。図5Aから図5Cに示された多層構成要素と比較すると、追加の接地接点4cが接点側の層の積層体1の外面5aに配置され、これは誘電層2と電極層3との間に配置された接地電極7と接触する。好ましくは、接地電極4cは、層の積層体1の、電極層3と接触する外部接点4aおよび4bが配置されるのと同一の上方外面5aに配置される。したがって、フィルタとして使用されうるフリップチップ接点接続可能な電気的多層構成要素が提供される。該多層構成要素は、プリント回路基板の対応する接点に接点接続されうるすべての電気的外部接点を、単一の側の面に有する。
図6Bは、図6Aに示された多層構成要素の断面を示す。この断面は接点側の外面5aに配置された外部接点4a、4bおよび4cと、層の積層体1との間にある。この断面図は接地電極7の接点側の縁部を示し、該接地電極7は接点側の層の積層体1の外面5aまで延びており、前記外面に配置された接地接点4cへの接点接続を可能にする。さらに、複数の多層構造体AおよびBが示され、それらは異なる電気的機能、例えば、多層キャパシタまたは多層バリスタなどとしての電気的機能を有しうる。接地接点4cと共に接地電極7は、高周波干渉信号または過電圧に由来する高周波を消散させることができ、それによって、好ましいフィルタ動作を多層構成要素に与え、多層構成要素をそのような過電圧から保護する。
図6Cは、図6Aに示された多層構成要素の断面を水平面で示す。断面はそれぞれ多層構成要素AおよびBのための外部接点4aおよび4bを貫いて通り、前記外部接点は層の積層体1の外面5aの接点側に配置される。この場合、接地接点7の長方形の平面の領域と、多層構成要素AおよびBの電極層と接触する外部接点4aおよび4bの平面の領域が示される。接地接点の下に、電極層3の長いほうのリム3bの底縁部が破線で示される。
図7は本明細書に記載された構造体を有する電気的多層構成要素を示す。該構成要素はプリント回路基板9にフリップチップ接点4aおよび4bによって取り付けられており、フリップチップ接点4aおよび4bは、特に、電気的伝導材料、例えば銅で満たされた、めっきされたスルーホールまたはビア12に接点接続される。ビア12は、プリント回路基板に一体化された導電体トラック11に接点接続されうる。プリント回路基板は、好ましくは、導電体トラックおよびさらなる電子構造体がそれぞれ添付されうる複数の層10を有する。プリント回路基板の層は好ましくは電気的に絶縁性であり、好ましくはポリマーを含む。
図8は、上記例示の実施形態による鉛直方向に向いた内部電極を有する多層構成要素を含むプリント回路基板積層板を有する装置を示す。内部電極は、積層板のプリント回路基板層10に関して直立して延びる。プリント回路基板積層板は、上下に積み重ねられるプリント回路基板層10であって、電気的伝導構造体または電気的絶縁構造体が添付されうるプリント回路基板層10を含む。
誘電層と電極層とからなる積層体1は、プリント回路基板層10に直立して添付される。積層体1の頂部側および底部側はそれぞれ外部接点4aおよび4bを有している。この場合、底部側の外部接点4aおよび4bは、積層体1が配置されるプリント回路基板層10に組み込まれた、めっきされたスルーホール12に接触する。前記めっきされたスルーホール12は導電体トラック11にそれぞれ接点接続され、導電体トラック11は積層板のさらなるプリント回路基板層10に添付される。多層構成要素の積層体1は、頂部側においても同様に電気的に接点接続される。
上記例示の実施形態と比較すると、積層体1の電極層3はT字型をしており、T字型の内部電極の短いほうのリム3aが、鉛直方向に延びるように、積層体の頂部側および底部側に添付された同じ極性の外部接点4aに接続される。この場合、T字型の内部電極の長いほうのリム3bは、内部電極の短い方のリムと垂直に延び、反対側の接点から電気的に絶縁される。
装置を生産するために、多層構成要素がプリント回路基板層10に取り付けられる。この場合、底部側に外部接点を有する積層体1はプリント回路基板層のめっきされたスルーホール12に目標を定めて配置され、このようにして底部側の電気的接点接続を行う。このようにして、さらなるプリント回路基板層が多層構成要素に配置され、前記さらなるプリント回路基板層は、底部側に、すなわち多層構成要素に面する側に、例えば樹脂または軟性ポリマーなどの変形可能な材料を含む。このプリント回路基板層は、好ましくは、真空積層法によって添付される。多層構成要素と、周囲の、添付されたプリント回路基板層の材料との間に自由空間が発生することが、この場合回避される。このことは、例えば、プリント回路基板層の添付の間に設定された適切な温度および圧力によって達成されうる。多層構成要素に位置するプリント回路基板層のめっきされたスルーホール12のために、切り欠きが例えばフライス加工、好ましくはレーザー加工によって作成され、前記切り欠きは電気伝導性材料、例えば銅などで満たされる。好ましくは、紫外線/COデュアルレーザービームが切り欠きを作成するのに使用される。めっきされたスルーホールを有するプリント回路基板層の頂部側に、めっきされたスルーホールに接続される、好ましくは銅を含む導電体トラック11が、したがって印刷されうる。さらなるプリント回路基板層10は、以前に多層構成要素に配置されたプリント回路基板層を覆うことができる。
プリント回路基板層が多層構成要素に配置されるのではなく、代替法として、多層構成要素が密に嵌まるように挿入される切り欠きを、プリント回路基板層に生成することが可能である。好ましくは、多層構成要素の頂部側は、この場合、多層構成要素が埋め込まれているプリント回路基板層の頂部側に関して平らに延びる。プリント回路基板層の切り欠きまたは穴の深さは、したがって、直立して置かれる多層構成要素の高さに好ましくは対応する。切り欠きは、好ましくはフライス加工によって、特にレーザーフライス加工によって生成される。
装置の1つの実施形態によれば、例えばはんだバンプまたははんだボールの形態の、底部側に外部接点を有する表面取り付け可能な構成要素(SMDチップ)が、プリント回路基板積層板、またはめっきされたスルーホール、またはめっきされたスルーホールに接続された導電体トラックに取り付けられる。フラットな設計の高い集積密度をもつ電気的構成要素およびプリント回路基板構造体の装置が、こうして達成される。
図9は、取り付け面またはプリント回路基板層10に対し垂直に延びる電極層3を有する、面取り付け可能な電気的多層構成要素を示す。追加の外部接点4cは積層体に配置された接地電極7のための電気的外部接点を形成する。頂部側の外部接点4aと4bとの間に、前記外部接点に接続されて、積層体の表面に、すなわち、例えば、積層体に属する誘電層2の縁部に沿って、抵抗器14が延びる。前記抵抗器は抵抗トラックまたは層として印刷され、好ましくはルテニウム酸化物(RuO)を含み、ここでxは1以上の数であり、酸素の個数を示す。場合によっては、不動態層が抵抗器と積層体1の表面との間に存在しうる。この図は、抵抗器を覆う不動態層8を示す。Π型フィルタが抵抗器につくられ、キャパシタンスが互いに反対の極性の電極層3とその間にある誘電層2との間に形成され、それらは抵抗器および接地によって互いに接続される。ここでは例としてΠ型フィルタに言及しているが、この面取り付け可能な設計と、取り付け面に垂直に延びる内部電極とを有する他のフィルタ、例えばローパスフィルタまたはノイズフィルタなどもまた提供されうる。多層構成要素は、内部電極とそれに割り当てられた外部接点とからなる複数の組を有するフィルタ列としてまたはフィルタモジュールとして具体化されうる。この場合には、しかしながら、それぞれのフィルタまたは内部電極の組が、同一のまたは共通の誘電層の積層体を共有する。
図10は、図9によるフィルタ列または多層構成要素モジュールの頂部側の平面図を示す。図10は、抵抗器14がフィルタの外部接点4aおよび4bとそれぞれどのように接触するかを示す。外部接点4aおよび4bに接続される短いほうのリム3aの縁部が左右方向の線で示される。
図11は、図9によるフィルタ列または多層構成要素モジュールの底部側の平面図を示す。図11は、各フィルタの接地電極7が接地接点4cとどのように接触するかを示す。この場合には、好ましくは、接地接点4cが積層体1の底部側の細長いストリップとして具体化される。破線は内部電極3の長いほうのリム3bの縁部を示し、前記長いほうのリムは多層構成要素に埋め込まれている。
1 誘電層および電極層の積層体
2 誘電層
3 電極層
3a L字型電極層の短いほうのリム
3b L字型電極層の長いほうのリム
4a 第1の外部接点
4b 第2の外部接点
4c 接地接点
5a 接点側の多層構成要素の外面
5b 多層構成要素の他方の外面
6 障壁層
7 接地電極
8 不動態層
9 プリント回路基板
10 プリント回路基板の基板層
11 プリント回路基板の導電体トラック
12 プリント回路基板のめっきされたスルーホール
13 はんだバンプまたははんだボール
14 抵抗器

Claims (28)

  1. 並んで配置された誘電層(2)および電極層(3)の積層体(1)と、
    互いに反対の極性の外部接点(4a、4b)と、を有し、前記外部接点(4a、4b)が、前記積層体(1)の同一の外面(5a)に配置され、フリップチップ接点接続可能であり、
    前記電極層が、それぞれ1つの端部によって、同じ極性を有する外部接続部に接続される、電気的多層構成要素。
  2. 前記積層体(1)の積層方向が、多層構成要素が取り付け可能である取り付け面(6)と実質的に平行に向いている、請求項1に記載の電気的多層構成要素。
  3. 前記電極層(3)が少なくとも一部で、直角に突き出た部分において重なり合う、請求項1または2に記載の電気的多層構成要素。
  4. 前記電極層(3)が直角に突き出た部分において重なり合わず、共通の誘電層(2)に互いから隔てて配置される、請求項1または2に記載の電気的多層構成要素。
  5. 前記外部接点(4a、4b)にそれぞれ一端で接続され、前記積層体(1)の内部に方向を転換するような向きになるように、前記電極層(3)が形成される、請求項1から4のいずれか一項に記載の電気的多層構成要素。
  6. 前記電極層(3)がL字型であり、電極層の第1のリム(3a)が外部接点(4a、4b)に接続され、第2のリム(3b)が、多層構成要素が取り付け可能である取り付け面(6)に平行に向く、請求項1から5のいずれか一項に記載の電気的多層構成要素。
  7. 異なる極性を有する電極層(3)の第2のリム(3b)が、直角に突き出た部分において少なくとも一部で重なり合う、請求項6に記載の電気的多層構成要素。
  8. 電極層(3)の第2のリム(3b)の端部が、同一の誘電層(2)に配置され逆の極性を有する電極層(3)の第2のリムの端部に面し、前記端部同士が互いから隔てられている、請求項6に記載の電気的多層構成要素。
  9. 前記電極層(3)が、それぞれ複数の側の積層体(1)の外面(5a、5b)までつながっている、請求項1から8のいずれか一項に記載の電気的多層構成要素。
  10. 少なくとも1つの接地電極(7)をさらに有し、前記接地電極(7)が積層体の誘電層(2)に配置され、前記接地電極(7)が、前記電極層(3)と接触する外部接点(4a、4b)と同じ外面(5a)に配置された接地接点(4c)に一端で接点接続される、請求項1から9のいずれか一項に記載の電気的多層構成要素。
  11. 前記外部接点(4a、4b)が、前記積層体(1)の同一の外面(5a)に、互いから最大に隔てられて配置される、請求項1から10のいずれか一項に記載の電気的多層構成要素。
  12. 前記外部接点(4a、4b)が、前記積層体(1)の同一の外面(5a)の異なる縁部領域に配置される、請求項1から11のいずれか一項に記載の電気的多層構成要素。
  13. 前記積層体(1)の少なくとも1つの外面(5a、5b)が少なくとも部分的に不動態化される、請求項1から12のいずれか一項に記載の電気的多層構成要素。
  14. 前記積層体(1)の前記少なくとも1つの外面(5a、5b)が、ガラス含有層(8)によって少なくとも部分的に不動態化される、請求項13に記載の電気的多層構成要素。
  15. 前記積層体(1)の前記少なくとも1つの外面(5a、5b)が、セラミック含有不動態層(8)によって少なくとも部分的に不動態化される、請求項13に記載の電気的多層構成要素。
  16. 前記セラミック含有不導体層(8)が以下の材料:ZrO、MgO、AlOのうち1つを含み、xは1以上の数である、請求項15に記載の電気的多層構成要素。
  17. 前記電極層(3)が以下の材料:Ag、Pd、Ni、Cuのうち少なくとも1つを含む、請求項1から16までのいずれか一項に記載の電気的多層構成要素。
  18. 並んで配置された電極層の積層体を複数有し、異なる積層体に属する電極層が共通の誘電層(2)に配置される、請求項1から17のいずれか一項に記載の電気的多層構成要素。
  19. 前記誘電層(2)がバリスタセラミックを含む、請求項1から18のいずれか一項に記載の電気的多層構成要素。
  20. 前記誘電層(2)がキャパシタセラミックを含む、請求項1から19のいずれか一項に記載の電気的多層構成要素。
  21. 前記誘電層(2)が非線形抵抗材料を含む、請求項1から20のいずれか一項に記載の電気的多層構成要素。
  22. 前記電極層(3)が、多層バリスタ、多層キャパシタ、多層NTCサーミスタまたは多層PTCサーミスタのうち少なくとも1つを形成する誘電層(2)と相互作用する、請求項18から21のいずれか一項に記載の電気的多層構成要素。
  23. 多層バリスタと多層キャパシタとが前記積層体(1)に並んで配置される、請求項22に記載の電気的多層構成要素。
  24. 前記外部接点(4a、4b)に接続された抵抗器を有する、請求項1から23のいずれか一項に記載に記載の電気的多層構成要素。
  25. 請求項1から24のいずれか一項に記載の電気的多層構成要素を有し、前記電気的多層構成要素がプリント回路基板(9)に取り付けられ、前記電気的多層構成要素と前記プリント回路基板との間の電気的接触が、プリント回路基板の接点と外部接点(4a、4b、4c)との間に生じる、電気的多層構成要素のための取り付け装置。
  26. 前記プリント回路基板(9)の接点が、前記プリント回路基板を貫いてつながるめっきされたスルーホール(12)に接続される、請求項24に記載の取り付け装置。
  27. 前記プリント回路基板(9)が、間に導電体トラック(11)が配置された複数の基板層(10)を有する、請求項24または25に記載の取り付け装置。
  28. 前記多層構成要素が、連続するプリント回路基板層に埋め込まれる、請求項24から26のいずれか一項に記載の取り付け装置。
JP2010525364A 2007-09-19 2008-09-19 電気的多層構成要素 Withdrawn JP2010539722A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007044604A DE102007044604A1 (de) 2007-09-19 2007-09-19 Elektrisches Vielschichtbauelement
PCT/EP2008/062555 WO2009037346A2 (de) 2007-09-19 2008-09-19 Elektrisches vielschichtbauelement

Publications (1)

Publication Number Publication Date
JP2010539722A true JP2010539722A (ja) 2010-12-16

Family

ID=40202196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010525364A Withdrawn JP2010539722A (ja) 2007-09-19 2008-09-19 電気的多層構成要素

Country Status (7)

Country Link
US (1) US20100206624A1 (ja)
EP (1) EP2201585B1 (ja)
JP (1) JP2010539722A (ja)
KR (1) KR20100076972A (ja)
DE (1) DE102007044604A1 (ja)
TW (1) TW200921712A (ja)
WO (1) WO2009037346A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162673A (ja) * 2014-02-27 2015-09-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその実装基板
JP2015186226A (ja) * 2014-03-26 2015-10-22 Tdk株式会社 圧電デバイス

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510323B2 (en) * 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
TWI409918B (zh) * 2010-03-10 2013-09-21 Wei Kuang Feng 具有防突波功能之多層式半導體元件封裝結構及其製作方法
TWI417994B (zh) * 2010-04-06 2013-12-01 Zowie Technology Corp 具有保護功能之半導體元件封裝結構
KR101412950B1 (ko) * 2012-11-07 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터
KR101452058B1 (ko) * 2012-12-06 2014-10-22 삼성전기주식회사 적층 세라믹 전자부품
KR101376925B1 (ko) * 2012-12-10 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101422946B1 (ko) * 2012-12-11 2014-07-23 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101412842B1 (ko) * 2012-12-12 2014-06-27 삼성전기주식회사 적층 세라믹 전자부품
KR101422949B1 (ko) * 2012-12-12 2014-07-23 삼성전기주식회사 적층 세라믹 전자부품
KR101452070B1 (ko) * 2012-12-20 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101388690B1 (ko) * 2012-12-20 2014-04-24 삼성전기주식회사 적층 세라믹 전자부품
KR20140081360A (ko) * 2012-12-21 2014-07-01 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판
KR101499721B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9396879B2 (en) 2013-10-29 2016-07-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
DE102014107450A1 (de) * 2014-05-27 2015-12-03 Epcos Ag Elektronisches Bauelement
KR101659208B1 (ko) * 2015-02-06 2016-09-30 삼성전기주식회사 적층 세라믹 전자 제품 및 그 제조 방법
KR20160098780A (ko) * 2015-02-11 2016-08-19 삼성전기주식회사 전자부품 및 전자부품의 실장 기판
WO2016143619A1 (ja) * 2015-03-12 2016-09-15 株式会社村田製作所 積層セラミック電子部品及びその製造方法
US10079097B2 (en) 2015-06-10 2018-09-18 Qualcomm Incorporated Capacitor structure for power delivery applications
WO2017036511A1 (en) 2015-08-31 2017-03-09 Epcos Ag Electric multilayer component for surface-mount technology and method of producing an electric multilayer component
DE102015121982A1 (de) * 2015-12-16 2017-06-22 Epcos Ag NTC-Keramik, elektronisches Bauelement zur Einschaltstrombegrenzung und Verfahren zur Herstellung eines elektronischen Bauelements
DE102016105910A1 (de) 2016-03-31 2017-10-05 Epcos Ag Kondensatoranordnung
US10373767B2 (en) * 2017-11-21 2019-08-06 Vactronix Scientific, Llc Structural supercapacitor composite and method of making same
DE102018115085B4 (de) * 2018-06-22 2021-03-25 Tdk Electronics Ag Keramisches Vielschichtbauelement und Verfahren zur Herstellung eines keramischen Vielschichtbauelements
DE112019003625T5 (de) 2018-07-18 2021-04-22 Avx Corporation Varistor-Passivierungsschicht und Verfahren zu ihrer Herstellung

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444436A (en) * 1967-04-26 1969-05-13 Erie Technological Prod Inc Mounted capacitor with spaced terminal feet
US4661884A (en) * 1986-03-10 1987-04-28 American Technical Ceramics Corp. Miniature, multiple layer, side mounting high frequency blocking capacitor
JPH0555084A (ja) 1991-08-22 1993-03-05 Murata Mfg Co Ltd 積層チツプコンデンサ
US5583738A (en) * 1993-03-29 1996-12-10 Murata Manufacturing Co., Ltd. Capacitor array
JPH11204309A (ja) * 1998-01-09 1999-07-30 Tdk Corp 積層型バリスタ
WO2001080256A1 (fr) * 2000-04-14 2001-10-25 Matsushita Electric Industrial Co., Ltd. Corps stratifie, condensateur, composant electronique, procede et dispositif de fabrication dudit corps stratifie, dudit condensateur et dudit composant electronique
DE10120517B4 (de) * 2001-04-26 2013-06-06 Epcos Ag Elektrischer Vielschicht-Kaltleiter und Verfahren zu dessen Herstellung
DE10147898A1 (de) * 2001-09-28 2003-04-30 Epcos Ag Elektrochemisches Bauelement mit mehreren Kontaktflächen
US6661644B2 (en) * 2001-10-05 2003-12-09 Matsushita Electric Industrial Co., Ltd. Capacitor
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
JP3833145B2 (ja) * 2002-06-11 2006-10-11 Tdk株式会社 積層貫通型コンデンサ
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
JP2004253425A (ja) * 2003-02-18 2004-09-09 Tdk Corp 積層コンデンサ
DE10313891A1 (de) * 2003-03-27 2004-10-14 Epcos Ag Elektrisches Vielschichtbauelement
JP2006012889A (ja) * 2004-06-22 2006-01-12 Canon Inc 半導体チップの製造方法および半導体装置の製造方法
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
KR100568306B1 (ko) * 2004-07-23 2006-04-05 삼성전기주식회사 박막형 다층 세라믹 캐패시터 및 그 제조방법
DE102004037588A1 (de) * 2004-08-03 2006-02-23 Epcos Ag Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
CN1993783B (zh) * 2004-12-24 2010-09-01 株式会社村田制作所 多层电容器及其安装结构
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP2007220751A (ja) * 2006-02-14 2007-08-30 Tdk Corp セラミックコンデンサの実装構造及びセラミックコンデンサ
JP2007317786A (ja) * 2006-05-24 2007-12-06 Tdk Corp 積層コンデンサ
TWI327361B (en) * 2006-07-28 2010-07-11 Unimicron Technology Corp Circuit board structure having passive component and stack structure thereof
US20080192452A1 (en) * 2007-02-12 2008-08-14 Randall Michael S Passive electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162673A (ja) * 2014-02-27 2015-09-07 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその実装基板
US9685272B2 (en) 2014-02-27 2017-06-20 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor having multilayer external electrodes and board having the same
JP2015186226A (ja) * 2014-03-26 2015-10-22 Tdk株式会社 圧電デバイス

Also Published As

Publication number Publication date
TW200921712A (en) 2009-05-16
US20100206624A1 (en) 2010-08-19
KR20100076972A (ko) 2010-07-06
WO2009037346A3 (de) 2009-08-06
EP2201585B1 (de) 2015-04-22
WO2009037346A2 (de) 2009-03-26
DE102007044604A1 (de) 2009-04-09
EP2201585A2 (de) 2010-06-30

Similar Documents

Publication Publication Date Title
JP2010539722A (ja) 電気的多層構成要素
JP5275338B2 (ja) 電気的に接続しない保護構造体を有する電気的な積層素子
JP6547569B2 (ja) 電子部品
JP2011066439A (ja) 電気的多層構成素子
KR101020528B1 (ko) 적층 콘덴서
JP2014103327A (ja) 積層コンデンサ
KR101504002B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
JP6891388B2 (ja) 積層型キャパシタ及びその実装基板
KR20180057105A (ko) 커패시터 및 그 제조 방법
JP2017174911A (ja) 複合電子部品および抵抗素子
CN112530700B (zh) 电子组件和其上安装有该电子组件的板
JP5223148B2 (ja) 電気コンポーネント、ならびに電気コンポーネントの外側接触部
JP2011529278A (ja) 多層構成要素
JP5120426B2 (ja) 積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造
US20110299220A1 (en) Electrical Multi-Layered Component and Circuit Arrangement Comprising the Same
JP6136507B2 (ja) 積層コンデンサアレイ
JP2019145767A (ja) 電子部品
US9832877B2 (en) Collective substrate for resistor devices
KR102620522B1 (ko) 전자 부품 및 그 실장 기판
KR101051621B1 (ko) 관통 콘덴서 및 관통 콘덴서의 실장 구조
JP6232836B2 (ja) コンデンサ素子
JP6167872B2 (ja) 電子部品
JP5223910B2 (ja) 貫通コンデンサ
JP5929524B2 (ja) 積層コンデンサ
CN106501546A (zh) 加速度传感器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111206