JP2010534937A5

JP2010534937A5 -

Info

Publication number: JP2010534937A5
Application number: JP2010518317A
Authority: JP
Filing date: 2008-07-21
Publication date: 2011-12-15

Claims

部分的に包埋されたパッケージ半導体デバイスであって、
露出した上面と前記露出した上面に対して実質的に垂直な複数の屈曲部とを備える上部クリップと、
複数の分離領域を有し、前記複数の屈曲部の全てが前記分離領域のうちの１つのみに接続されているリードフレーム構造と、
前記上部クリップと前記リードフレーム構造とに取り付けられた半導体デバイスと、を含むことを特徴とするパッケージ半導体デバイス。
前記上部クリップは、包埋材により充填された１つ以上の上側端上に１つ以上の切り取り領域を有することを特徴とする請求項１に記載のパッケージ半導体デバイス。
前記半導体デバイスは、前記上部クリップに取り付けられていることを特徴とする請求項１に記載のパッケージ半導体デバイス。
前記リードフレーム構造は、ソース領域とゲート領域とドレイン領域とに分かれていることを特徴とする請求項１に記載のパッケージ半導体デバイス。
前記半導体デバイスは、前記上部クリップに取り付けられたドレイン端子と、前記リードフレーム構造のソース領域に取り付けられたソース端子と、前記リードフレーム構造のゲート領域に取り付けられたゲート端子と、を有するＭＯＳＦＥＴであることを特徴とする請求項４に記載のパッケージ半導体デバイス。
前記ソース端子及び前記ゲート端子は半田バンプを有し、前記リードフレーム構造の前記ゲート領域及び前記ソース領域にそれぞれフリップチップ取り付けされていることを特徴とする請求項５に記載のパッケージ半導体デバイス。
部分的に包埋された半導体パッケージの製造方法であって、制御領域と、第１高電流領域と、第２高電流領域との３つの分離された領域を有する共面リードフレーム構造を提供するステップと、
前記制御領域と第１高電流領域とに半導体デバイスを取り付けるステップと、
前記共面リードフレーム構造の反対側にある前記半導体デバイスの側面に、前記第２高電流領域に取り付けられた複数の屈曲部を有するクリップを取り付けるステップと、
前記共面リードフレーム構造と、前記半導体デバイスと、前記クリップとをパッケージ形成のためにモールド材で部分的に包埋するステップと、を含むことを特徴とする半導体パッケージの製造方法。
前記３つの領域の各々は、厚い部分と薄い部分とから成ることを特徴とする請求項７に記載の半導体パッケージの製造方法。
前記クリップの前記屈曲部の各々は分岐端を有することを特徴とする請求項７に記載の半導体パッケージの製造方法。
前記分岐端の各々は丸み部で終端することを特徴とする請求項９に記載の半導体パッケージの製造方法。
前記クリップは、ハーフエッチングされていることを特徴とする請求項７に記載の半導体パッケージの製造方法。
前記クリップは、切り取り領域を有するように形成されていることを特徴とする請求項７に記載の半導体パッケージの製造方法。
前記モールド材は、前記切り取り領域を充填していることを特徴とする請求項１２に記載の半導体パッケージの製造方法。
前記モールド材は、前記クリップの上面を覆っていないことを特徴とする請求項７に記載の半導体パッケージの製造方法。
前記モールド材は、前記３つの領域の前記厚い部分の底面を覆っていないことを特徴とする請求項８に記載の半導体パッケージの製造方法。
部分的に包埋された半導体パッケージであって、
制御領域と第１高電流領域と第２高電流領域とを含む共面領域を有するリードフレーム構造と、
前記制御領域と前記第１高電流領域とに取り付けられた半導体デバイスと、
前記リードフレーム構造の反対側にある前記半導体デバイスの側面に取り付けられ、前記第２高電流領域に取り付けられた複数の屈曲部を有するハーフエッチングクリップと、
前記リードフレーム構造と、前記半導体デバイスと、前記クリップとをパッケージ形成のためにモールド材で部分的に包埋する包埋材と、を含むことを特徴とするパッケージ半導体デバイス。
前記制御領域と第１高電流領域と第２高電流領域とは、厚い部分と薄い部分とから成ることを特徴とする請求項１６に記載のパッケージ半導体デバイス。
前記ハーフエッチングクリップの前記屈曲部の各々は、分岐端を有することを特徴とする請求項１６に記載のパッケージ半導体デバイス。
前記分岐端の各々は、丸み部で終端することを特徴とする請求項１８に記載のパッケージ半導体デバイス。
前記ハーフエッチングクリップは、切り取り領域を有するように形成されていることを特徴とする請求項１６に記載のパッケージ半導体デバイス。
前記包埋材は、前記切り取り領域を充填していることを特徴とする請求項２０に記載のパッケージ半導体デバイス。
前記包埋材は、前記ハーフエッチングクリップの上面を覆っていないことを特徴とする請求項１６に記載のパッケージ半導体デバイス。
前記包埋材は、前記３つの領域の前記厚い部分の底面を覆っていないことを特徴とする請求項１６に記載のパッケージ半導体デバイス。