JP2010532618A - 増幅回路およびこれを使用した表示装置の駆動装置 - Google Patents

増幅回路およびこれを使用した表示装置の駆動装置 Download PDF

Info

Publication number
JP2010532618A
JP2010532618A JP2010514612A JP2010514612A JP2010532618A JP 2010532618 A JP2010532618 A JP 2010532618A JP 2010514612 A JP2010514612 A JP 2010514612A JP 2010514612 A JP2010514612 A JP 2010514612A JP 2010532618 A JP2010532618 A JP 2010532618A
Authority
JP
Japan
Prior art keywords
transistor
voltage
input
output
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010514612A
Other languages
English (en)
Inventor
キム、ビョンドゥー
パーク、ヒージョン
ノ、ジュヨン
リー、サンフン
Original Assignee
エムシー テクノロジー カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エムシー テクノロジー カンパニー リミテッド filed Critical エムシー テクノロジー カンパニー リミテッド
Publication of JP2010532618A publication Critical patent/JP2010532618A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30021—A capacitor being coupled in a feedback circuit of a SEPP amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45632—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors coupled to the LC by feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Amplifiers (AREA)

Abstract

複数の画素を含む表示装置の増幅回路は、入力部、バイアス部、そして出力部を含む。入力部は、第１電圧を供給する第１電源および第２電圧を供給する第２電源の間に連結され、第１入力信号および第２入力信号を受信して、第１および第２入力信号によって制御される。バイアス部は、入力部を動作させるためのバイアス電圧が印加されて、入力部によって制御される第１ノードおよび第２ノードを含む。そして、出力部は、第１ノードに印加される信号によってオン／オフされる第１出力トランジスタおよび第１出力トランジスタと異なるタイプであって第２ノードに印加される信号によってオン／オフされる第２出力トランジスタを使用して出力電圧を画素に印加する。この時、入力部は、第１電源に第１端が連結されて、第１入力信号によってオン／オフされる第１入力トランジスタ、および第１入力トランジスタと同一なタイプであり、第１電源に第１端が連結されて、第２入力信号によってオン／オフされる第２入力トランジスタを含む。そして、バイアス部は、第１入力トランジスタのオン／オフによって制御される第１トランジスタおよび第２入力トランジスタのオン／オフによって制御される第２トランジスタを含む。

Description

本発明は、増幅回路およびこれを使用した表示装置の駆動装置に関し、特に、電力消耗が小さく、面積を減少させることができて、従来の回路と同一な特性を有する増幅回路に関する。
近来、パーソナルコンピュータやテレビなどの軽量化および薄型化によりディスプレイ装置も軽量化および薄型化が要求されており、このような要求に応じて陰極線管（Ｃａｔｈｏｄｅ−Ｒａｙ−Ｔｕｂｅ；ＣＲＴ）の代わりに液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）などのフラット型ディスプレイが開発されている。
液晶表示装置は、両基板の間に注入されている異方性誘電率を有する液晶物質に電界（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ）を印加し、この電界の強さを調節して外部の光源（バックライト）から基板に透過される光の量を調節することによって所望の画像信号を得る表示装置である。
このような液晶表示装置は、携帯が簡便なフラットパネル型ディスプレイの中でも代表的なものであり、この中でも薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）をスイッチング素子として使用したＴＦＴ−ＬＣＤが主に利用されている。
このような液晶表示装置は、二つの電極に電圧を印加して液晶層に電界を生成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって、所望の画像を表示する。液晶表示装置は、液晶層に一方向の電界が長時間印加されることによって発生する劣化現象を防止するために、フレーム別、行別、または画素別に共通電圧Ｖｃｏｍに対するデータ信号の電圧極性を反転させる。
この時、データ信号の電圧は、データ駆動部を通じて液晶層に伝達されるが、このようなデータ駆動部は、データ信号の電圧を増幅する増幅回路を含む。
このような増幅回路は、下記特許文献１に提示されており、提示された従来の増幅回路は、反転入力端が互いに異なるタイプで構成される一対の入力トランジスタと連結され、非反転入力端が互いに異なるタイプで構成される一対の入力トランジスタと連結されるレールツーレール（ｒａｉｌ ｔｏ ｒａｉｌ）構造を有する。
以下、従来の増幅回路について図１および図２を参照して説明する。
図１は従来の増幅回路を簡略に示した図面である。
図１に示したように、従来の増幅回路１は、増幅器４０および互いに異なるタイプの出力トランジスタ３１、３２を使用して出力電圧を生成した後、生成した出力電圧を画素（図１では画素を直接的に示さずに画素のキャパシタをＣｐで示している）に伝達する。また、画素に伝達された出力電圧と同一な電圧が再び増幅回路の反転入力端（−）に入力される。この時、増幅回路の非反転入力端（＋）に入力電圧が印加されると、非反転入力端（＋）に印加された入力電圧および反転入力端（−）に入力された直前の出力電圧によって画素キャパシタＣｐの電圧は充電または放電される。
図２は従来の増幅回路を具体的に示した図面である。
図２に示したように、従来の増幅回路１は、入力部１０、バイアス部２０、および出力部３０を含む。図２では、トランジスタ１１、１２、１７、１８、１９_２、２３、２４、３２をＮ−チャンネル電界効果トランジスタ（Ｎ−ｃｈａｎｎｅｌ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で示し、トランジスタ１３、１４、１５、１６、１９_１、２１、２２、３１をＰ−チャンネル電界効果トランジスタ（Ｐ−ｃｈａｎｎｅｌ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で示した。
入力部１０は、トランジスタ１１、１２、１３、１４、１５、１６、１７、１８、１９_１、１９_２を含み、トランジスタ１９_１、１９_２にはバイアス電圧ＢＶ１、ＢＶ６がそれぞれ印加される。この時、増幅回路は、レールツーレール構造を有し、反転入力端（−）はトランジスタ１１、１３のゲート電極に連結され、非反転入力端（＋）はトランジスタ１２、１４のゲート電極に連結される。
バイアス部２０は、バイアス電圧ＢＶ２、ＢＶ３、ＢＶ４、ＢＶ５がそれぞれ印加されるトランジスタ２１、２２、２３、２４を含む。
出力部３０は、トランジスタ３１、３２およびキャパシタ３３、３４を含む。トランジスタ３１のゲート電極はノードＡに連結され、トランジスタ３２のゲート電極はノードＢに連結されて、出力電圧を伝達する。
このように、従来の増幅回路は、レールツーレール構造を採択することによって、増幅回路の面積全体のうちで入力トランジスタが占める面積が大きくなる問題が発生し、互いに異なるタイプの入力トランジスタそれぞれに対する定電流源を使用しなければならないので、消費電力が増加する問題が発生する。
韓国登録特許１０−２００５−００３０５７０
本発明が目的とする技術的課題は、入力トランジスタの個数を減少させることができる増幅回路およびこれを使用した表示装置の駆動装置を提供することにある。
本発明の特徴による複数の画素を含む液晶表示装置の増幅回路は、第１電圧を供給する第１電源および第２電圧を供給する第２電源の間に連結されて、第１入力信号および第２入力信号を受信し、前記第１および第２入力信号によって制御される入力部と、前記入力部を動作させるためのバイアス電圧が印加されて、前記入力部によって制御される第１ノードおよび第２ノードを含むバイアス部と、前記第１ノードに印加される信号によってオン／オフされる第１出力トランジスタおよび前記第１出力トランジスタと異なるタイプであって前記第２ノードに印加される信号によってオン／オフされる第２出力トランジスタを使用して出力電圧を前記画素に印加する出力部とを含み、前記入力部は、前記第１電源に第１端が連結されて、前記第１入力信号によってオン／オフされる第１入力トランジスタと、前記第１入力トランジスタと同一なタイプであり、前記第１電源に第１端が連結されて、前記第２入力信号によってオン／オフされる第２入力トランジスタとを含み、前記バイアス部は、前記第１入力トランジスタのオン／オフによって制御される第１トランジスタと、前記第２入力トランジスタのオン／オフによって制御される第２トランジスタとを含む。
本発明の特徴による表示装置の駆動装置は、複数の走査信号が印加される複数の走査ラインおよび複数のデータ信号が印加される複数のデータラインによって定義される複数の画素と、第１入力信号によってオン／オフされる第１入力トランジスタおよび前記第１入力トランジスタと同一なタイプであって第２入力信号によってオン／オフされる第２入力トランジスタを使用して、前記画素に第１出力電圧が充電される時間と前記画素に充電された第１出力電圧が放電される時間とを対称的に制御するポジティブ増幅回路と、第３入力信号によってオン／オフされる第３入力トランジスタおよび前記第３入力トランジスタと同一なタイプであって第４入力信号によってオン／オフされる第４入力トランジスタを使用して、前記画素に前記第２出力電圧が充電される時間と前記画素に充電された第２出力電圧が放電される時間とを対称的に制御するネガティブ増幅回路とを含む。
本発明の特徴による複数の画素を含む液晶表示装置の増幅回路は、第１入力信号によってオン／オフされる第１入力トランジスタおよび第２入力信号によってオン／オフされる第２入力トランジスタを含んで、前記第１および第２入力信号によって制御される入力部と、前記入力部を動作させるためのバイアス電圧が印加されて、前記入力部によって制御される第１トランジスタを含むバイアス部と、前記第１トランジスタのゲート電極に位置する第１ノードの信号によってオン／オフされる第１出力トランジスタおよび前記第１出力トランジスタと同一なタイプであって前記第１トランジスタの第１端に位置する第２ノードの信号によってオン／オフされる第２出力トランジスタを含む出力部とを含む。
従来の増幅回路を簡略に示した図面である。 従来の増幅回路を具体的に示した図面である。 本発明の実施例による液晶表示装置を示した図面である。 本発明の実施例による液晶表示装置の各画素の等価回路を示した図面である。 本発明の実施例によるデータ駆動部のブロック図である。 本発明の第１実施例によるポジティブ増幅回路を簡略に示した図面である。 図６に示したポジティブ増幅回路を具体的に示した図面である。 および 本発明の第１実施例によるポジティブ増幅回路の動作を示した図面である。 本発明の第１実施例によるネガティブ増幅回路を簡略に示した図面である。 図１０に示したネガティブ増幅回路を具体的に示した図面である。 および 本発明の第１実施例によるネガティブ増幅回路の動作を示した図面である。 本発明の第２実施例によるポジティブ増幅回路を簡略に示した図面である。 図１４に示したポジティブ増幅回路を具体的に示した図面である。 および 本発明の第２実施例によるポジティブ増幅回路の動作を示した図面である。 本発明の第２実施例によるネガティブ増幅回路を簡略に示した図面である。 図１８に示したネガティブ増幅回路を具体的に示した図面である。 および 本発明の第２実施例によるネガティブ増幅回路の動作を示した図面である。
以下、添付した図面を参考にして、本発明の実施例について、本発明が属する技術分野で通常の知識を有する者が容易に実施することができるように詳しく説明する。しかし、本発明は多様な相異する形態で具現されることができ、ここで説明する実施例に限定されない。そして、図面では、本発明を明確に説明するために、説明に関係ない部分は省略し、明細書全体にわたって類似する部分については、類似する図面符号を付けた。
明細書全体で、ある部分が他の部分と「連結」されているとする場合、これは「直接的に連結」されている場合だけでなく、その中間に他の素子を置いて「電気的に連結」されている場合も含む。また、ある部分がある構成要素を「含む」とする場合、これは特に反対の記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
図３は、本発明の実施例による液晶表示装置を示した図面である。
図３に示したように、本発明の実施例による液晶表示装置は、液晶表示パネル１００、走査駆動部２００、データ駆動部３００、基準階調電圧生成部４００、および信号制御部５００を含む。
液晶表示パネル１００には、走査駆動部２００から印加される走査信号を伝達するための複数の走査ラインＧ１−Ｇｎが形成されており、複数の走査ラインと絶縁されて交差して、階調データに対応するデータ電圧（「データ信号」ともいう）を伝達するためのデータラインＤ１−Ｄｍが形成されている。行列形態に配列された複数の画素１１０は、それぞれ走査ラインおよびデータラインによって囲まれており、走査ラインおよびデータラインを通じて入力される信号によってバックライト（図示せず）から走査される光の透過率を変更させるが、これを図４を参照して説明する。
図４は、本発明の実施例による液晶表示装置の各画素の等価回路を示した図面である。
図４に示したように、液晶表示装置の各画素１１０は、ＴＦＴ１１２、液晶キャパシタＣ１、およびストレージキャパシタＣｓｔを含む。参考までに、図４で、データラインＤｍはデータラインＤ１−Ｄｍのうちの任意の一つのデータラインを示し、走査ラインＧｎは走査ラインＧ１−Ｇｎのうちの任意の一つの走査ラインを示す。
ＴＦＴ１１２は、ソース電極がデータラインＤｍと連結され、ゲート電極が走査ラインＧｎと連結される。液晶キャパシタＣ１は、ＴＦＴ１１２のドレイン電極および共通電圧Ｖｃｏｍの間に連結される。そして、ストレージキャパシタＣｓｔは、液晶キャパシタＣ１およびＴＦＴ１１２のドレイン電極の接点に連結される。
図４で、走査ラインＧｎに走査信号が印加されてＴＦＴ１１２がターンオンされると、データラインＤｍに供給されたデータ電圧ＶｄがＴＦＴ１１２を通じて各画素電極（図示せず）に印加される。そうすると、画素電極に印加される画素電圧Ｖｐおよび共通電圧Ｖｃｏｍの差に該当する電界が液晶（図４では等価的に液晶キャパシタＣ１で示した）に印加され、この電界の強さに対応する透過率で光が透過するようにする。この時、画素電圧Ｖｐは１フレームまたは１フィールドの間維持されなければならず、ストレージキャパシタＣｓｔは画素電極に印加される画素電圧Ｖｐを維持するために補助的に使用される。
図３を参照すれば、走査駆動部２００は、液晶表示パネル１００の走査ラインＧ１−Ｇｎに連結されて、ゲートオン電圧Ｖｏｎおよびゲートオフ電圧Ｖｏｆｆの組み合わせからなる走査信号を走査ラインＧ１−Ｇｎに印加する。具体的に、走査駆動部２００は、信号制御部５００から伝達されたゲート制御信号ＳＧによってゲートオン電圧Ｖｏｎを走査ラインＧ１−Ｇｎに印加して、走査ラインＧ１−Ｇｎに連結されたスイッチング素子をターンオンさせる。そうすると、データラインＤ１−Ｄｍに印加されたデータ電圧はターンオンされたスイッチング素子を通じて当該画素１１０に印加される。
データ駆動部３００は、液晶表示パネル１００のデータ線Ｄ１−Ｄｍに連結されており、基準階調電圧生成部４００から伝達された基準階調電圧に基づいて複数の階調電圧を生成する。具体的に、データ駆動部３００は、信号制御部５００からデジタル映像信号ＤＡＴＡを受信し、基準階調電圧生成部４００から伝達された複数の階調電圧のうちの受信されるデジタル映像信号ＤＡＴＡに対応する階調電圧、つまりデータ電圧を選択して、データラインＤ１−Ｄｍに印加する。
基準階調電圧生成部４００は、信号制御部５００に入力される映像データ信号Ｒ、Ｇ、Ｂによって画素１１０の透過率に関連した２セットの基準階調電圧の集合を生成する。２セットのうちの１セットは共通電圧Ｖｃｏｍより高いレベルを有する電圧ＶＤＤ−Ｖｃｏｍを有し、他の１セットは共通電圧Ｖｃｏｍより低いレベルを有する電圧Ｖｃｏｍ−Ｖｓｓを有する。
信号制御部５００は、外部またはグラフィック制御器（図示せず）から映像データ信号Ｒ、Ｇ、Ｂおよびその表示を制御する入力制御信号を受信する。入力制御信号の例としては、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、データ印加領域信号ＤＥ、およびメインクロックＭＣＬＫなどがある。ここで、データ印加領域信号ＤＥは、データが出力される領域を表示する信号であり、メインクロックＭＣＬＫは、マイクロプロセッサ（Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）（図示せず）から入力されて、基準信号になるクロック信号である。
信号制御部５００は、映像データ信号Ｒ、Ｇ、Ｂを液晶表示パネル１００の動作条件に合うように適切に処理して、ゲート制御信号ＳＧ、データ制御信号ＳＤ、およびデジタル映像信号ＤＡＴＡを生成する。信号制御部５００は、ゲート制御信号ＳＧを走査駆動部２００に伝達し、データ制御信号ＳＤおよびデジタル映像信号ＤＡＴＡをデータ駆動部３００に供給して、走査駆動部２００およびデータ駆動部３００を制御する。
本発明の実施例によるゲート制御信号ＳＧは、走査開始を指示する走査開始信号ＳＴＶと、ゲートオン電圧Ｖｏｎの出力周期を制御する少なくとも一つのクロック信号とを含むことができる。そして、データ制御信号ＳＤは、一行の画素に対する映像信号の伝送開始を知らせる水平同期開始信号ＳＴＨ、データラインＤ１−Ｄｍにデータ電圧の印加を指示するロード信号ＬＯＡＤ、およびデータクロック信号ＨＣＬＫを含む。また、データ制御信号ＳＤは、共通電圧Ｖｃｏｍに対するデータ電圧の極性を反転させる反転信号ＲＶＳをさらに含むことができる。そして、データ制御信号ＳＤは、データ駆動部３００の動作を制御する複数の信号ＳＥＬ０、ＳＥＬ１、ＳＨＬをさらに含むことができる。
図５は、本発明の実施例によるデータ駆動部のブロック図である。
図５に示したように、本発明の実施例によるデータ駆動部３００は、シフトレジスター３１０、ラッチ３２０、デジタルアナログ変換部３３０、出力電圧増幅部３４０、および出力バッファー３５０を含む。
シフトレジスター３１０は、信号制御部５００から受信されるデータクロック信号ＨＣＬＫに同期してイネーブル信号が出力される出力端子の位置を一つずつシフトさせる。そうすると、選択されるラッチ３２０の領域も順次にシフトされて、全てのラッチ３２０の領域にシフトレジスター３１０から伝達されるデジタル映像信号ＤＡＴＡが順次に記憶される。
ラッチ３２０は、シフトレジスター３１０に連結されており、シフトレジスター３１０から伝達されるイネーブル信号に応じて伝達されるデジタル映像信号ＤＡＴＡを保存する。この時、一行分のデジタル映像信号ＤＡＴＡがラッチ３２０に保存されると、信号制御部５００は、ラッチ３２０に印加されるロード信号ＬＯＡＤのレベルを変更し、これによってラッチ３２０の領域に保存されたデジタル映像信号ＤＡＴＡが一度にデジタルアナログ変換部３３０に伝達される。
デジタルアナログ変換部３３０は、基準階調電圧生成部４００から伝達される複数のアナログ階調電圧のうちの伝達されたデジタル映像信号ＤＡＴＡに対応する階調電圧を選択した後、出力電圧増幅部３４０に伝達する。
出力電圧増幅部３４０は、複数のポジティブ増幅回路Ｐ１−Ｐｎおよびネガティブ増幅回路Ｎ１−Ｎｍを含む。本発明の実施例によるポジティブ増幅回路は、複数の基準階調電圧に基づいて生成された複数の階調電圧のうちの共通電圧Ｖｃｏｍより所定のレベルだけ高い階調電圧を画素のキャパシタＣｐに印加し、ネガティブ増幅回路は、複数の階調電圧のうちの共通電圧Ｖｃｏｍより所定のレベルだけ低い階調電圧を画素のキャパシタＣｐに印加する。複数のポジティブおよびネガティブ増幅回路Ｐ１−Ｐｎ、Ｎ１−Ｎｍは、デジタルアナログ変換部３３０に連結されている非反転端子（＋）（図示せず）を通じてデジタルアナログ変換部３３０からのデータ電圧を受信する。この時、複数のポジティブおよびネガティブ増幅回路Ｐ１−Ｐｎ、Ｎ１−Ｎｍは、電圧フォロアー（ｖｏｌｔａｇｅ ｆｏｌｌｏｗｅｒ）として機能する。出力バッファー３５０は、出力電圧増幅部３４０から伝達された電圧を出力する。
以下、本発明の第１実施例による増幅回路について具体的に説明する。
図６は、本発明の第１実施例によるポジティブ増幅回路を簡略に示した図面であり、図７は、図６に示したポジティブ増幅回路を具体的に示した図面である。本発明の第１実施例では、説明の便宜のために、複数のポジティブ増幅回路Ｐ１−Ｐｎのうちのポジティブ増幅回路Ｐ１を参照してポジティブ増幅回路について具体的に説明する。
図６に示したように、本発明の第１実施例によるポジティブ増幅回路Ｐ１は、ポジティブ増幅器６０１および同一なタイプのトランジスタ６３１、６３２を使用して出力電圧を生成する。ポジティブ増幅回路Ｐ１は、生成された出力電圧を画素キャパシタＣｐに伝達し、画素キャパシタＣｐに伝達された電圧と同一な電圧は再びポジティブ増幅回路Ｐ１の反転入力端（−）に入力される。この時、ポジティブ増幅回路Ｐ１の非反転入力端（＋）に入力電圧が印加されると、非反転入力端（＋）に印加された入力電圧および反転入力端（−）に入力された直前の出力電圧によって画素キャパシタＣｐの電圧は充電または放電される。つまり、反転入力端（−）に印加された電圧より所定のレベルだけ高い電圧が非反転入力端（＋）に印加されると、ポジティブ増幅回路Ｐ１は、非反転入力端（＋）および反転入力端（−）に印加された電圧によって共通電圧Ｖｃｏｍより所定のレベルだけ高い電圧（以下、第１出力電圧）を画素キャパシタＣｐに充電する。この時、反転入力端（−）に印加された電圧より所定のレベルだけ低い電圧が非反転入力端（＋）に印加されると、ポジティブ増幅回路Ｐ１は、非反転入力端（＋）および反転入力端（−）に印加された電圧によって画素キャパシタＣｐに充電された第１出力電圧を放電する。
図７に示したように、本発明の第１実施例によるポジティブ増幅回路Ｐ１は、入力部６１０、バイアス部６２０、および出力部６３０を含む。この時、図７の入力部６１０およびバイアス部６２０は、図６のポジティブ増幅器６０１を構成する。図７では、トランジスタ６１１、６１２、６１５、６２２をＮ−チャンネル電界効果トランジスタで示し、トランジスタ６１３、６１４、６２１、６３１、６３２をＰ−チャンネル電界効果トランジスタで示した。
入力部６１０は、トランジスタ６１１、６１２、６１３、６１４、６１５を含み、トランジスタ６１５にはバイアス電圧ＢＶ１が印加される。トランジスタ６１１のゲート電極は非反転入力端（＋）に連結され、トランジスタ６１２のゲート電極は反転入力端（−）に連結される。トランジスタ６１１のドレイン電極はトランジスタ６１３のドレイン電極に連結され、トランジスタ６１２のドレイン電極はトランジスタ６１４のドレイン電極と連結される。そして、トランジスタ６１３のゲート電極はトランジスタ６１４のゲート電極に連結され、トランジスタ６１３、６１４のソース電極は電源電圧ＶＤＤに連結される。そして、トランジスタ６１５のドレイン電極はトランジスタ６１１、６１２のソース電極に連結され、トランジスタ６１５のソース電極は接地電圧ＶＳＳに連結される。
バイアス部６２０は、トランジスタ６２１、６２２およびキャパシタＣ１を含み、トランジスタ６２２にはバイアス電圧ＢＶ１が印加される。この時、トランジスタ６２１のゲート電極はノードＡに連結され、トランジスタ６２１のゲート電極およびドレイン電極の間にはキャパシタＣ１が連結される。トランジスタ６２２のドレイン電極はトランジスタ６２１のドレイン電極に連結され、トランジスタ６２２のソース電極は接地電圧ＶＳＳに連結される。
出力部６３０は、トランジスタ６３１、６３２およびキャパシタＣ２を含む。トランジスタ６３１のゲート電極はノードＢに連結され、トランジスタ６３１のゲート電極およびドレイン電極の間にはキャパシタＣ２が連結される。トランジスタ６３２のゲート電極はノードＣに連結され、トランジスタ６３２のソース電極はトランジスタ６３１のドレイン電極に連結される。この時、液晶表示パネル１００の画素キャパシタＣｐはトランジスタ６３１、６３２の間に連結される。
図８および図９は、本発明の第１実施例によるポジティブ増幅回路の動作を示した図面である。
図８は、本発明の第１実施例によるポジティブ増幅回路Ｐ１で画素キャパシタＣｐに第１出力電圧を印加して充電する過程を示し、図９は、本発明の第１実施例によるポジティブ増幅回路Ｐ１で画素キャパシタＣｐに充電された第１出力電圧を放電させる過程を示した図面である。
図８および図９に示したように、入力部６１０は、バイアス電圧ＢＶ１に応答して動作する。つまり、トランジスタ６１５、６２２のそれぞれにバイアス電圧ＢＶ１が印加されると、トランジスタ６１５、６２２がターンオンされて入力部６１０は動作する。
図８に示されているように、入力部６１０でトランジスタ６１１のゲート電極に入力される電圧レベルがトランジスタ６１２のゲート電極に入力される電圧レベルより高い場合には、トランジスタ６１１がトランジスタ６１２より大きな電流Ｉ１を接地電圧ＶＳＳに伝送するため、ノードＡ、Ｂの電圧レベルはノードＤの電圧レベルより低くなる。この時、ノードＢの電圧レベルが減少するのに伴ってトランジスタ６２１がターンオンされて、ノードＣの電圧レベルは次第に増加し、それによってトランジスタ６３２はターンオフされる。そして、ノードＢの電圧レベルが減少するのに伴ってトランジスタ６３１がターンオンされて、画素キャパシタＣｐは第１出力電圧で充電される。
図９に示されているように、入力部６１０でトランジスタ６１１のゲート電極に入力される電圧レベルがトランジスタ６１２のゲート電極に入力される電圧レベルより低い場合には、トランジスタ６１２がトランジスタ６１１より大きな電流Ｉ２を接地電圧ＶＳＳに伝送するため、ノードＡ、Ｂの電圧レベルはノードＤの電圧レベルより高くなる。そうすると、トランジスタ６３１は増加したノードＢの電圧レベルによってターンオフされる。そして、ノードＢの電圧レベルが増加するのに伴ってトランジスタ６２１がターンオフされて、ノードＣの電圧レベルはノードＢより低くなる。そうすると、トランジスタ６３２は減少したノードＣの電圧レベルによってターンオンされて、画素キャパシタＣｐに充電された第１出力電圧は放電される。
図１０は、本発明の第１実施例によるネガティブ増幅回路を簡略に示した図面であり、図１１は、図１０に示したネガティブ増幅回路を具体的に示した図面である。本発明の第１実施例では、説明の便宜のために、複数のネガティブ増幅回路Ｎ１−Ｎｍのうちのネガティブ増幅回路Ｎ１を参照してネガティブ増幅回路について具体的に説明する。
図１０に示したように、本発明の第１実施例によるネガティブ増幅回路Ｎ１は、ネガティブ増幅器７０１および同一なタイプのトランジスタ７３１、７３２を使用して出力電圧を生成する。ネガティブ増幅回路Ｎ１は、生成された出力電圧を画素キャパシタＣｐに伝達し、画素キャパシタＣｐに伝達された電圧と同一な電圧は再びネガティブ増幅回路Ｎ１の反転入力端（−）に入力される。この時、ネガティブ増幅回路Ｎ１の非反転入力端（＋）に入力電圧が印加されると、非反転入力端（＋）に印加された入力電圧および反転入力端（−）に入力された直前の出力電圧によって画素キャパシタＣｐの電圧は充電または放電される。つまり、反転入力端（−）に印加された電圧より所定のレベルだけ高い電圧が非反転入力端（＋）に印加されると、ネガティブ増幅回路Ｎ１は、非反転入力端（＋）および反転入力端（−）に印加された電圧によって共通電圧Ｖｃｏｍより所定のレベルだけ低い電圧（以下、第２出力電圧）を画素キャパシタＣｐに充電する。この時、反転入力端（−）に印加された電圧より所定のレベルだけ低い電圧が非反転入力端（＋）に印加されると、ネガティブ増幅回路Ｎ１は、非反転入力端（＋）および反転入力端（−）に印加された電圧によって画素キャパシタＣｐに充電された第２出力電圧を放電する。
図１１に示したように、本発明の第１実施例によるネガティブ増幅回路Ｎ１の構成要素は、ポジティブ増幅回路Ｐ１の構成要素と単に異なるタイプのトランジスタおよびそれによる構成要素を使用するものに過ぎないので、図１１に示されたネガティブ増幅回路に対する具体的な説明は省略する。そして、ネガティブ増幅回路Ｎ１の連結関係は、ポジティブ増幅回路Ｐ１の連結関係と異なるが、これは単にトランジスタのタイプの差による構成要素および構成要素の位置が調整されたものに過ぎないので、図１２および図１３に示されたネガティブ増幅回路の動作に対する具体的な説明は省略する。
このように、本発明の第１実施例によるポジティブおよびネガティブ増幅回路は、レールツーレール構造を採択せずに単一の入力トランジスタを使用することによって、入力トランジスタが占める面積を従来の増幅回路より小さく減少させることができ、それによって増幅回路の全体的なサイズを減少させることができる。また、本発明の第１実施例によるポジティブおよびネガティブ増幅回路は、印加される定電流源の個数が従来の増幅回路より減少することによって、全体的な消費電力が減少する。
しかし、本発明の第１実施例によるポジティブおよびネガティブ増幅回路が画素キャパシタＣｐに電圧を充電または放電させる時、同一なタイプの出力トランジスタを使用するため、画素キャパシタＣｐに出力電圧が充電される時間と出力電圧が放電される時間とが互いに非対称的に維持されて、液晶表示パネル１００に表示される映像に問題が発生することがある。つまり、ポジティブ増幅回路のトランジスタ６３１、６３２で、トランジスタ６３１はドライバー（ｄｒｉｖｅｒ）として動作し、トランジスタ６３２はスイッチ（ｓｗｉｔｃｈ）として動作し、ネガティブ増幅回路のトランジスタ７３１、７３２で、トランジスタ７３２はドライバーとして動作し、トランジスタ７３１はスイッチとして動作することによって、非対称現象による問題が発生することがある。
以下、このような問題を解決するための本発明の第２実施例による増幅回路について具体的に説明する。
図１４は、本発明の第２実施例によるポジティブ増幅回路を簡略に示した図面であり、図１５は、図１４に示したポジティブ増幅回路を具体的に示した図面である。
図１４に示したように、本発明の第２実施例によるポジティブ増幅回路Ｐ１´は、ポジティブ増幅器８０１および互いに異なるタイプのトランジスタ８３１、８３２を使用して出力電圧を生成する。ポジティブ増幅回路Ｐ１´は、生成された出力電圧を画素キャパシタＣｐに伝達し、画素キャパシタＣｐに伝達された電圧と同一な電圧は再びポジティブ増幅回路Ｐ１´の反転入力端（−）に入力される。この時、ポジティブ増幅回路Ｐ１´の非反転入力端（＋）に入力電圧が印加されると、非反転入力端（＋）に印加された入力電圧および反転入力端（−）に入力された直前の出力電圧によって各画素キャパシタＣｐの電圧は充電または放電される。つまり、反転入力端（−）に印加された電圧より所定のレベルだけ高い電圧が非反転入力端（＋）に印加されると、ポジティブ増幅回路Ｐ１´は、非反転入力端（＋）および反転入力端（−）に印加された電圧によって共通電圧Ｖｃｏｍより所定のレベルだけ高い電圧（以下、第１出力電圧）を画素キャパシタＣｐに充電する。この時、反転入力端（−）に印加された電圧より所定のレベルだけ低い電圧が非反転入力端（＋）に印加されると、ポジティブ増幅回路Ｐ１´は、非反転入力端（＋）および反転入力端（−）に印加された電圧によって画素キャパシタＣｐに充電された第１出力電圧を放電する。
図１５に示したように、本発明の第２実施例によるポジティブ増幅回路Ｐ１´は、入力部８１０、バイアス部８２０、および出力部８３０を含む。この時、図１５の入力部８１０およびバイアス部８２０は、図１４のポジティブ増幅器８０１を構成する。図１５では、トランジスタ８１１、８１２、８１５、８２３、８２４、８２７、８２８、８３２をＮ−チャンネル電界効果トランジスタで示し、トランジスタ８１３、８１４、８２１、８２２、８２５、８２６、８３１をＰ−チャンネル電界効果トランジスタで示した。
入力部８１０は、トランジスタ８１１、８１２、８１３、８１４、８１５を含み、トランジスタ８１５にはバイアス電圧ＢＶ１が印加される。トランジスタ８１１のゲート電極は非反転入力端（＋）に連結され、トランジスタ８１２のゲート電極は反転入力端（−）に連結される。トランジスタ８１１のドレイン電極はトランジスタ８１３のドレイン電極に連結され、トランジスタ８１２のドレイン電極はトランジスタ８１４のドレイン電極に連結され、トランジスタ８１３、８１４のソース電極は電源電圧ＶＤＤに連結される。トランジスタ８１５のドレイン電極はトランジスタ８１１、８１２のソース電極に連結され、トランジスタ８１５のソース電極は接地電圧ＶＳＳに連結される。
バイアス部８２０は、トランジスタ８２１、８２２、８２３、８２４、８２５、８２６、８２７、８２８を含み、トランジスタ８２３、８２４、８２５、８２６にはバイアス電圧ＢＶ２、ＢＶ３がそれぞれ印加される。トランジスタ８２１のゲート電極はトランジスタ８１３のゲート電極に連結され、トランジスタ８２２のゲート電極はトランジスタ８１４のゲート電極に連結され、トランジスタ８２１、８２２のソース電極は電源電圧ＶＤＤに連結される。トランジスタ８２４のドレイン電極およびトランジスタ８２５のソース電極はトランジスタ８２１のドレイン電極に連結され、トランジスタ８２４のソース電極およびトランジスタ８２５のドレイン電極はトランジスタ８２８のドレイン電極に連結される。トランジスタ８２３のドレイン電極およびトランジスタ８２６のソース電極はトランジスタ８２２のドレイン電極に連結され、トランジスタ８２３のソース電極およびトランジスタ８２６のドレイン電極はトランジスタ８２７のドレイン電極に連結される。そして、トランジスタ８２７、８２８のゲート電極は互いに連結され、トランジスタ８２７、８２８のソース電極は接地電圧ＶＳＳに連結される。
出力部８３０は、トランジスタ８３１、８３２およびキャパシタＣ１、Ｃ２を含む。トランジスタ８３１のゲート電極はノードＣに連結され、トランジスタ８３１のゲート電極およびドレイン電極の間にキャパシタＣ１が連結される。トランジスタ８３２のゲート電極はノードＤに連結され、トランジスタ８３２のゲート電極およびドレイン電極の間にキャパシタＣ２が連結される。この時、液晶表示パネル１００の画素キャパシタＣｐはトランジスタ８３１、８３２の間に連結される。
図１６および図１７は、本発明の第２実施例によるポジティブ増幅回路の動作を示した図面である。
図１６は、本発明の第２実施例によるポジティブ増幅回路８００で画素キャパシタＣｐに第１出力電圧を印加して充電する過程を示し、図１７は、本発明の第２実施例によるポジティブ増幅回路８００で画素キャパシタＣｐに充電された第１出力電圧を放電させる過程を示した図面である。
図１６および図１７に示したように、入力部８１０は、バイアス電圧ＢＶ１、ＢＶ２、ＢＶ３に応答して動作する。つまり、トランジスタ８１５、８２３、８２４、８２５、８２６のそれぞれにバイアス電圧ＢＶ１、ＢＶ２、ＢＶ３が印加されると、トランジスタ８１５、８２３、８２４、８２５、８２６がターンオンされて入力部８１０は動作する。
図１６に示されているように、入力部８１０でトランジスタ８１１のゲート電極に入力される電圧レベルがトランジスタ８１２のゲート電極に入力される電圧レベルより高い場合には、トランジスタ８１１がトランジスタ８１２より大きな電流Ｉ１を接地電圧ＶＳＳに伝送するため、ノードＡの電圧レベルはノードＢの電圧レベルより低くなる。この時、ノードＡの電圧レベルが減少するのに伴ってトランジスタ８２１はターンオンされて、ノードＥの電圧レベルは増加する。そして、ノードＢの電圧レベルが増加するのに伴ってトランジスタ８２２がターンオフされ、ノードＥの電圧レベルが増加するのに伴ってトランジスタ８２７がターンオンされて、ノードＣ、Ｄの電圧レベルは減少する。そうすると、トランジスタ８３２は減少したノードＤの電圧レベルによってターンオフされ、トランジスタ８３１は減少したノードＣの電圧レベルによってターンオンされて、画素キャパシタＣｐは第１出力電圧で充電される。
図１７に示されているように、入力部８１０でトランジスタ８１１のゲート電極に入力される電圧レベルがトランジスタ８１２のゲート電極に入力される電圧レベルより低い場合には、トランジスタ８１２がトランジスタ８１１より大きな電流Ｉ２を接地電圧ＶＳＳに伝送するため、ノードＡの電圧レベルはノードＢの電圧レベルより高くなる。この時、ノードＡの電圧レベルが増加するのに伴ってトランジスタ８２１がターンオフされて、ノードＥの電圧レベルは減少する。そして、ノードＢの電圧レベルが減少するのに伴ってトランジスタ８２２がターンオンされ、ノードＥの電圧レベルが減少するのに伴ってトランジスタ８２７がターンオフされて、ノードＣ、Ｄの電圧レベルは増加する。そうすると、トランジスタ８３１は増加したノードＣの電圧レベルによってターンオフされ、トランジスタ８３２は増加したノードＤの電圧レベルによってターンオンされて、画素キャパシタＣｐに充電された第１出力電圧は放電される。
図１８は、本発明の第２実施例によるネガティブ増幅回路を簡略に示した図面であり、図１９は、図１８に示したネガティブ増幅回路を具体的に示した図面である。
図１８に示したように、本発明の第２実施例によるネガティブ増幅回路Ｎ１´は、ネガティブ増幅器９０１および互いに異なるタイプのトランジスタ９３１、９３２を使用して出力電圧を生成する。ネガティブ増幅回路Ｎ１´は、生成された出力電圧を画素キャパシタＣｐに伝達し、画素キャパシタＣｐに伝達された電圧と同一な電圧は再びネガティブ増幅回路Ｎ１´の反転入力端（−）に入力される。この時、ネガティブ増幅回路Ｎ１´の非反転入力端（＋）に入力電圧が印加されると、非反転入力端（＋）に印加された入力電圧および反転入力端（−）に入力された直前の出力電圧によって画素キャパシタＣｐの電圧は充電または放電される。つまり、反転入力端（−）に印加された電圧より所定のレベルだけ高い電圧が非反転入力端（＋）に印加されると、ネガティブ増幅回路Ｎ１´は、非反転入力端（＋）および反転入力端（−）に印加された電圧によって共通電圧Ｖｃｏｍより所定のレベルだけ低い電圧（以下、第２出力電圧）を画素キャパシタＣｐに充電する。この時、反転入力端（−）に印加された電圧より所定のレベルだけ低い電圧が非反転入力端（＋）に印加されると、ネガティブ増幅回路Ｎ１´は、非反転入力端（＋）および反転入力端（−）に印加された電圧によって画素キャパシタＣｐに充電された第２出力電圧を放電する。
図１９に示したように、本発明の第２実施例によるネガティブ増幅回路Ｎ１´の構成要素は、ポジティブ増幅回路Ｐ１´の構成要素と単に異なるタイプのトランジスタおよびそれによる構成要素を使用するものに過ぎないので、図１９に示されたネガティブ増幅回路に対する具体的な説明は省略する。そして、互いに異なるタイプのトランジスタ９３１、９３２で形成されるネガティブ増幅回路Ｎ１´の連結関係は、ポジティブ増幅回路Ｐ１´の連結関係と異なるが、これは単にトランジスタのタイプの差による構成要素および構成要素の位置が調整されたものに過ぎないので、図２０および図２１に示されたネガティブ増幅回路の動作に対する具体的な説明は省略する。
このように、本発明の第２実施例によるポジティブおよびネガティブ増幅回路は、レールツーレール構造を採択せずに単一の入力トランジスタを使用することによって、入力トランジスタが占める面積を従来の増幅回路より小さく減少させることができ、それによって増幅回路の全体的なサイズを減少させることができる。つまり、レールツーレール構造を採択する従来の増幅回路では、工程で発生する増幅回路のオフセット（ｏｆｆｓｅｔ）を減少させるために増幅回路で入力トランジスタが占める面積が増加したが、本発明の実施例による単一の入力トランジスタを採択する増幅回路では、従来より減少した入力トランジスタの面積の分だけ増幅回路全体の面積が減少することによって、増幅回路の全体的なサイズを減少させることができる。また、本発明の第２実施例によるポジティブおよびネガティブ増幅回路は、印加される定電流源の個数が減少することによって、全体的な消費電力が減少する。そして、本発明の第２実施例によるポジティブおよびネガティブ増幅回路は、互いに異なるタイプの出力トランジスタを使用することによって、出力電圧が充電される時間と放電される時間とを互いに対称的に維持して、表示される映像で発生した問題を解決することができる。
以上で、本発明の好適な実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形および改良形態も本発明の権利範囲に属する。
本発明の実施例による増幅回路およびこれを使用した表示装置の駆動装置は、レールツーレール構造を採択せずに単一の入力トランジスタの構造を採択して、入力トランジスタの個数を減少させることができ、それによって増幅回路で入力トランジスタが占める面積が減少して、増幅回路の全体的なサイズを減少させることができる。
また、定電流源の個数が減少することによって、全体的な消費電力を減少させることができる。そして、互いに異なるタイプの出力トランジスタを使用することによって、出力電圧が充電される時間と放電される時間とを互いに対称的に維持することができる。

Claims (24)

  1. 複数の画素を含む液晶表示装置の増幅回路において、
    第１電圧を供給する第１電源および第２電圧を供給する第２電源の間に連結されて、第１入力信号および第２入力信号を受信し、前記第１および第２入力信号によって制御される入力部と、
    前記入力部を動作させるためのバイアス電圧が印加されて、前記入力部によって制御される第１ノードおよび第２ノードを含むバイアス部と、
    前記第１ノードに印加される信号によってオン／オフされる第１出力トランジスタおよび前記第１出力トランジスタと異なるタイプであって前記第２ノードに印加される信号によってオン／オフされる第２出力トランジスタを使用して出力電圧を前記画素に印加する出力部とを含み、
    前記入力部は、
    前記第１電源に第１端が連結されて、前記第１入力信号によってオン／オフされる第１入力トランジスタと、
    前記第１入力トランジスタと同一なタイプであり、前記第１電源に第１端が連結されて、前記第２入力信号によってオン／オフされる第２入力トランジスタとを含み、
    前記バイアス部は、
    前記第１入力トランジスタのオン／オフによって制御される第１トランジスタと、
    前記第２入力トランジスタのオン／オフによって制御される第２トランジスタとを含むことを特徴とする、増幅回路。
  2. 前記第１および第２入力トランジスタは単一のトランジスタからなることを特徴とする、請求項１に記載の増幅回路。
  3. 前記互いに異なるタイプの第１および第２出力トランジスタを使用して、前記出力電圧が前記画素に充電される時間と前記画素に充電された前記出力電圧が放電される時間とを対称的に制御することを特徴とする、請求項１に記載の増幅回路。
  4. 前記第１電源は、第１電圧である電源電圧を供給し、前記第２電源は、第２電圧である接地電圧を供給し、前記出力電圧は共通電圧より所定のレベルだけ高い第１出力電圧であることを特徴とする、請求項１に記載の増幅回路。
  5. 前記第１入力信号の電圧レベルが前記第２入力信号の電圧レベルより高い場合には、
    前記第１ノードに印加される信号の電圧レベルが減少して前記第１出力トランジスタがターンオンされ、前記ターンオンされた第１出力トランジスタを通じて前記画素に前記第１出力電圧が充電されることを特徴とする、請求項４に記載の増幅回路。
  6. 前記第１入力信号の電圧レベルが前記第２入力信号の電圧レベルより低い場合には、
    前記第２ノードに印加される信号の電圧レベルが増加して前記第２出力トランジスタがターンオンされ、前記ターンオンされた第２出力トランジスタを通じて前記画素に充電された前記第１出力電圧が放電されることを特徴とする、請求項５に記載の増幅回路。
  7. 前記第１電源は、前記第１電圧である接地電圧を供給し、前記第２電源は、第２電圧である電源電圧を供給し、前記出力電圧は共通電圧より所定のレベルだけ低い第２出力電圧であることを特徴とする、請求項１に記載の増幅回路。
  8. 前記第１入力信号の電圧レベルが前記第２入力信号の電圧レベルより低い場合には、
    前記第１ノードに印加される信号の電圧レベルが増加して前記第１出力トランジスタがターンオンされ、前記ターンオンされた第１出力トランジスタを通じて前記画素に充電された前記第２出力電圧が放電されることを特徴とする、請求項７に記載の増幅回路。
  9. 前記第１入力信号の電圧レベルが前記第２入力信号の電圧レベルより高い場合には、
    前記第２ノードに印加される信号の電圧レベルが減少して前記第２出力トランジスタがターンオンされ、前記ターンオンされた第２出力トランジスタを通じて前記画素に前記第２出力電圧が充電されることを特徴とする、請求項８に記載の増幅回路。
  10. 前記バイアス部は、
    前記第１トランジスタの第１端に第１端が連結されて、バイアス電圧によってオン／オフされる第３および第４トランジスタと、
    前記第２トランジスタの第１端に第１端が連結されて、前記バイアス電圧によってオン／オフされる第５および第６トランジスタと、
    前記第３および第４トランジスタの第２端に第１端が連結されて、前記第２電源に第２端が連結される第７トランジスタと、
    前記第７トランジスタのゲート電極にゲート電極が連結されて、前記第５および第６トランジスタの第２端に第１端が連結される第８トランジスタとを含むことを特徴とする、請求項１ないし請求項９のいずれか１項に記載の増幅回路。
  11. 前記第１出力トランジスタのゲート電極は、前記第２トランジスタの第１端および前記第５および第６トランジスタの第１端の間に位置する前記第１ノードに連結され、
    前記第２出力トランジスタのゲート電極は、前記第５および第６トランジスタの第２端および前記第８トランジスタの第１端の間に位置する前記第２ノードに連結されることを特徴とする、請求項１ないし請求項９のいずれか１項に記載の増幅回路。
  12. 複数の走査信号が印加される複数の走査ラインおよび複数のデータ信号が印加される複数のデータラインによって定義される複数の画素と、
    第１入力信号によってオン／オフされる第１入力トランジスタおよび前記第１入力トランジスタと同一なタイプであって第２入力信号によってオン／オフされる第２入力トランジスタを使用して、前記画素に第１出力電圧が充電される時間と前記画素に充電された第１出力電圧が放電される時間とを対称的に制御するポジティブ増幅回路と、
    第３入力信号によってオン／オフされる第３入力トランジスタおよび前記第３入力トランジスタと同一なタイプであって第４入力信号によってオン／オフされる第４入力トランジスタを使用して、前記画素に前記第２出力電圧が充電される時間と前記画素に充電された第２出力電圧が放電される時間とを対称的に制御するネガティブ増幅回路とを含むことを特徴とする、表示装置の駆動装置。
  13. 前記第１ないし第４入力トランジスタは単一のトランジスタからなることを特徴とする、請求項１２に記載の表示装置の駆動装置。
  14. 前記第１入力信号の電圧レベルが前記第２入力信号の電圧レベルより高い場合には、
    前記第１ノードに印加される信号の電圧レベルが減少して前記第１出力トランジスタがターンオンされ、前記ターンオンされた第１出力トランジスタを通じて前記画素に前記第１出力電圧が充電されることを特徴とする、請求項１２に記載の表示装置の駆動装置。
  15. 前記第１入力信号の電圧レベルが前記第２入力信号の電圧レベルより低い場合には、
    前記第２ノードに印加される信号の電圧レベルが増加して前記第２出力トランジスタがターンオンされ、前記ターンオンされた第２出力トランジスタを通じて前記画素に充電された前記第１出力電圧が放電されることを特徴とする、請求項１４に記載の表示装置の駆動装置。
  16. 前記第３入力信号の電圧レベルが前記第４入力信号の電圧レベルより低い場合には、
    前記第３ノードに印加される信号の電圧レベルが増加して前記第３出力トランジスタがターンオンされ、前記ターンオンされた第３出力トランジスタを通じて前記画素に充電された前記第２出力電圧が放電されることを特徴とする、請求項１２に記載の表示装置の駆動装置。
  17. 前記第３入力信号の電圧レベルが前記第４入力信号の電圧レベルより高い場合には、
    前記第４ノードに印加される信号の電圧レベルが減少して前記第４出力トランジスタがターンオンされ、前記ターンオンされた第４出力トランジスタを通じて前記画素に前記第２出力電圧が充電されることを特徴とする、請求項１６に記載の表示装置の駆動装置。
  18. 前記第１および第２入力トランジスタは前記第３および第４入力トランジスタと互いに異なるタイプであることを特徴とする、請求項１２に記載の表示装置の駆動装置。
  19. 前記第１出力電圧は共通電圧より所定のレベルだけ高く、前記第２出力電圧は前記共通電圧より所定のレベルだけ低いことを特徴とする、請求項１２に記載の表示装置の駆動装置。
  20. 前記ポジティブ増幅回路は、
    前記第１および第２入力トランジスタを含んで、前記第１および第２入力信号によって制御される入力部と、
    前記第１入力トランジスタのオン／オフによって制御される第１トランジスタおよび前記第２入力トランジスタのオン／オフによって制御される第２トランジスタを含んで、前記第１および第２トランジスタのオン／オフによって信号が印加される第１ノードおよび第２ノードを含むバイアス部と、
    前記第１ノードに印加される信号によってオン／オフされる第１出力トランジスタおよび前記第１出力トランジスタと互いに異なるタイプであって前記第２ノードに印加される信号によってオン／オフされる第２出力トランジスタを含む出力部とをさらに含むことを特徴とする、請求項１２ないし請求項１９のいずれか１項に記載の表示装置の駆動装置。
  21. 前記ネガティブ増幅回路は、
    前記第３および第４入力トランジスタを含んで、前記第３および第４入力信号によって制御される入力部と、
    前記第３入力トランジスタのオン／オフによって制御される第３トランジスタおよび前記第４入力トランジスタのオン／オフによって制御される第４トランジスタを含んで、前記第３および第４トランジスタのオン／オフによって信号が印加される第３ノードおよび第４ノードを含むバイアス部と、
    前記第３ノードに印加される信号によってオン／オフされる第３出力トランジスタおよび前記第３出力トランジスタと互いに異なるタイプであって前記第４ノードに印加される信号によってオン／オフされる第４出力トランジスタを含む出力部とをさらに含むことを特徴とする、請求項１２ないし請求項１９のいずれか１項に記載の表示装置の駆動装置。
  22. 複数の画素を含む液晶表示装置の増幅回路において、
    第１入力信号によってオン／オフされる第１入力トランジスタおよび第２入力信号によってオン／オフされる第２入力トランジスタを含んで、前記第１および第２入力信号によって制御される入力部と、
    前記入力部を動作させるためのバイアス電圧が印加されて、前記入力部によって制御される第１トランジスタを含むバイアス部と、
    前記第１トランジスタのゲート電極に位置する第１ノードの信号によってオン／オフされる第１出力トランジスタおよび前記第１出力トランジスタと同一なタイプであって前記第１トランジスタの第１端に位置する第２ノードの信号によってオン／オフされる第２出力トランジスタを含む出力部とを含むことを特徴とする、増幅回路。
  23. 前記第１および第２入力トランジスタは単一のトランジスタからなることを特徴とする、請求項２２に記載の増幅回路。
  24. 前記第１および第２入力トランジスタは同一なタイプであることを特徴とする、請求項２３に記載の増幅回路。
JP2010514612A 2007-06-29 2008-06-24 増幅回路およびこれを使用した表示装置の駆動装置 Pending JP2010532618A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070065140A KR100869859B1 (ko) 2007-06-29 2007-06-29 증폭 회로 및 이를 이용하는 표시 장치의 구동 장치
PCT/KR2008/003595 WO2009005239A2 (en) 2007-06-29 2008-06-24 Voltage amplifier and driving device of display device using the voltage amplifier

Publications (1)

Publication Number Publication Date
JP2010532618A true JP2010532618A (ja) 2010-10-07

Family

ID=40226640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010514612A Pending JP2010532618A (ja) 2007-06-29 2008-06-24 増幅回路およびこれを使用した表示装置の駆動装置

Country Status (5)

Country Link
US (1) US8314764B2 (ja)
JP (1) JP2010532618A (ja)
KR (1) KR100869859B1 (ja)
TW (1) TW200923898A (ja)
WO (1) WO2009005239A2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11026768B2 (en) 1998-10-08 2021-06-08 Align Technology, Inc. Dental appliance reinforcement
US8738394B2 (en) 2007-11-08 2014-05-27 Eric E. Kuo Clinical data file
US8108189B2 (en) 2008-03-25 2012-01-31 Align Technologies, Inc. Reconstruction of non-visible part of tooth
US9492243B2 (en) 2008-05-23 2016-11-15 Align Technology, Inc. Dental implant positioning
US8092215B2 (en) 2008-05-23 2012-01-10 Align Technology, Inc. Smile designer
US8172569B2 (en) 2008-06-12 2012-05-08 Align Technology, Inc. Dental appliance
US8152518B2 (en) 2008-10-08 2012-04-10 Align Technology, Inc. Dental positioning appliance having metallic portion
US8292617B2 (en) 2009-03-19 2012-10-23 Align Technology, Inc. Dental wire attachment
US8765031B2 (en) 2009-08-13 2014-07-01 Align Technology, Inc. Method of forming a dental appliance
KR101698570B1 (ko) * 2010-03-25 2017-01-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9211166B2 (en) 2010-04-30 2015-12-15 Align Technology, Inc. Individualized orthodontic treatment index
US9241774B2 (en) 2010-04-30 2016-01-26 Align Technology, Inc. Patterned dental positioning appliance
KR101181480B1 (ko) 2010-09-29 2012-09-13 (주)엠씨테크놀로지 표시 장치의 증폭 회로 및 구동 장치
KR101171749B1 (ko) 2010-10-29 2012-08-07 주식회사 티엘아이 레이아웃 면적을 저감하는 디스플레이 소스 드라이버
US9403238B2 (en) 2011-09-21 2016-08-02 Align Technology, Inc. Laser cutting
US9375300B2 (en) 2012-02-02 2016-06-28 Align Technology, Inc. Identifying forces on a tooth
US9220580B2 (en) 2012-03-01 2015-12-29 Align Technology, Inc. Determining a dental treatment difficulty
US9414897B2 (en) 2012-05-22 2016-08-16 Align Technology, Inc. Adjustment of tooth position in a virtual dental model
TWI521496B (zh) * 2014-02-11 2016-02-11 聯詠科技股份有限公司 緩衝電路、面板模組及顯示驅動方法
US10772506B2 (en) 2014-07-07 2020-09-15 Align Technology, Inc. Apparatus for dental confocal imaging
US9675430B2 (en) 2014-08-15 2017-06-13 Align Technology, Inc. Confocal imaging apparatus with curved focal surface
US9610141B2 (en) 2014-09-19 2017-04-04 Align Technology, Inc. Arch expanding appliance
US10449016B2 (en) 2014-09-19 2019-10-22 Align Technology, Inc. Arch adjustment appliance
US9786234B2 (en) 2014-09-23 2017-10-10 Novatek Microelectronics Corp. Driving module having low charging/discharging power consumption and driving device thereof
KR20160055368A (ko) 2014-11-07 2016-05-18 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US9744001B2 (en) 2014-11-13 2017-08-29 Align Technology, Inc. Dental appliance with cavity for an unerupted or erupting tooth
US10504386B2 (en) 2015-01-27 2019-12-10 Align Technology, Inc. Training method and system for oral-cavity-imaging-and-modeling equipment
KR102294633B1 (ko) * 2015-04-06 2021-08-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
US10248883B2 (en) 2015-08-20 2019-04-02 Align Technology, Inc. Photograph-based assessment of dental treatments and procedures
US11931222B2 (en) 2015-11-12 2024-03-19 Align Technology, Inc. Dental attachment formation structures
US11554000B2 (en) 2015-11-12 2023-01-17 Align Technology, Inc. Dental attachment formation structure
US11596502B2 (en) 2015-12-09 2023-03-07 Align Technology, Inc. Dental attachment placement structure
US11103330B2 (en) 2015-12-09 2021-08-31 Align Technology, Inc. Dental attachment placement structure
EP3471599A4 (en) 2016-06-17 2020-01-08 Align Technology, Inc. INTRAORAL DEVICES WITH SENSOR
EP3471653B1 (en) 2016-06-17 2021-12-22 Align Technology, Inc. Orthodontic appliance performance monitor
US10507087B2 (en) 2016-07-27 2019-12-17 Align Technology, Inc. Methods and apparatuses for forming a three-dimensional volumetric model of a subject's teeth
EP3578131B1 (en) 2016-07-27 2020-12-09 Align Technology, Inc. Intraoral scanner with dental diagnostics capabilities
WO2018085718A2 (en) 2016-11-04 2018-05-11 Align Technology, Inc. Methods and apparatuses for dental images
US11376101B2 (en) 2016-12-02 2022-07-05 Align Technology, Inc. Force control, stop mechanism, regulating structure of removable arch adjustment appliance
US11026831B2 (en) 2016-12-02 2021-06-08 Align Technology, Inc. Dental appliance features for speech enhancement
EP3547952B1 (en) 2016-12-02 2020-11-04 Align Technology, Inc. Palatal expander
EP3547950A1 (en) 2016-12-02 2019-10-09 Align Technology, Inc. Methods and apparatuses for customizing rapid palatal expanders using digital models
US10548700B2 (en) 2016-12-16 2020-02-04 Align Technology, Inc. Dental appliance etch template
US10456043B2 (en) 2017-01-12 2019-10-29 Align Technology, Inc. Compact confocal dental scanning apparatus
US10779718B2 (en) 2017-02-13 2020-09-22 Align Technology, Inc. Cheek retractor and mobile device holder
US10613515B2 (en) 2017-03-31 2020-04-07 Align Technology, Inc. Orthodontic appliances including at least partially un-erupted teeth and method of forming them
US11045283B2 (en) 2017-06-09 2021-06-29 Align Technology, Inc. Palatal expander with skeletal anchorage devices
CN110769777B (zh) 2017-06-16 2023-08-11 阿莱恩技术有限公司 牙齿类型和萌出状态的自动检测
US10639134B2 (en) 2017-06-26 2020-05-05 Align Technology, Inc. Biosensor performance indicator for intraoral appliances
US10885521B2 (en) 2017-07-17 2021-01-05 Align Technology, Inc. Method and apparatuses for interactive ordering of dental aligners
WO2019018784A1 (en) 2017-07-21 2019-01-24 Align Technology, Inc. ANCHOR OF CONTOUR PALATIN
EP3658067B1 (en) 2017-07-27 2023-10-25 Align Technology, Inc. System and methods for processing an orthodontic aligner by means of an optical coherence tomography
WO2019023461A1 (en) 2017-07-27 2019-01-31 Align Technology, Inc. TINT, TRANSPARENCY AND DENTAL ENAMEL
US11116605B2 (en) 2017-08-15 2021-09-14 Align Technology, Inc. Buccal corridor assessment and computation
US11123156B2 (en) 2017-08-17 2021-09-21 Align Technology, Inc. Dental appliance compliance monitoring
US10813720B2 (en) 2017-10-05 2020-10-27 Align Technology, Inc. Interproximal reduction templates
CN111565668B (zh) 2017-10-27 2022-06-07 阿莱恩技术有限公司 替代咬合调整结构
CN116602778A (zh) 2017-10-31 2023-08-18 阿莱恩技术有限公司 具有选择性牙合负荷和受控牙尖交错的牙科器具
CN111315315B (zh) 2017-11-01 2022-08-23 阿莱恩技术有限公司 自动治疗规划
WO2019100022A1 (en) 2017-11-17 2019-05-23 Align Technology, Inc. Orthodontic retainers
CN114948315A (zh) 2017-11-30 2022-08-30 阿莱恩技术有限公司 用于监测口腔矫治器的传感器
US11432908B2 (en) 2017-12-15 2022-09-06 Align Technology, Inc. Closed loop adaptive orthodontic treatment methods and apparatuses
US10980613B2 (en) 2017-12-29 2021-04-20 Align Technology, Inc. Augmented reality enhancements for dental practitioners
JP7427595B2 (ja) 2018-01-26 2024-02-05 アライン テクノロジー， インコーポレイテッド 診断の為の口腔内のスキャン及び追跡
US11937991B2 (en) 2018-03-27 2024-03-26 Align Technology, Inc. Dental attachment placement structure
CN116211501A (zh) 2018-04-11 2023-06-06 阿莱恩技术有限公司 腭扩张器、腭扩张器设备及系统、腭扩张器的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321731A (ja) * 1995-05-26 1996-12-03 Matsushita Electric Works Ltd バイアス電流源回路及び差動増幅器
JP2001244761A (ja) * 2000-02-25 2001-09-07 New Japan Radio Co Ltd 駆動回路
JP2006337961A (ja) * 2005-06-06 2006-12-14 Nec Electronics Corp 液晶パネルの駆動回路、表示装置及び液晶パネルの駆動方法
JP2007116497A (ja) * 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd オペアンプ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280895A (ja) 2001-03-22 2002-09-27 Matsushita Electric Ind Co Ltd レベルシフタ回路、および画像表示応用機器
JP3998465B2 (ja) * 2001-11-30 2007-10-24 富士通株式会社 ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ
JP4564285B2 (ja) 2003-06-20 2010-10-20 株式会社東芝 半導体集積回路
KR100620662B1 (ko) * 2003-09-26 2006-09-19 엔이씨 일렉트로닉스 가부시키가이샤 차동 에이비 클래스 증폭 회로 및 이를 이용한 구동 회로
US7420552B2 (en) 2004-03-16 2008-09-02 Matsushita Electric Industrial Co., Ltd. Driving voltage control device
JP2005338131A (ja) * 2004-05-24 2005-12-08 Mitsubishi Electric Corp 駆動回路およびそれを備える表示装置
KR100667184B1 (ko) * 2004-12-09 2007-01-12 손상희 액정표시장치의 소스 구동장치
KR20070007669A (ko) * 2005-07-11 2007-01-16 하나 마이크론(주) 디스플레이 구동장치용 고전압 출력회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321731A (ja) * 1995-05-26 1996-12-03 Matsushita Electric Works Ltd バイアス電流源回路及び差動増幅器
JP2001244761A (ja) * 2000-02-25 2001-09-07 New Japan Radio Co Ltd 駆動回路
JP2006337961A (ja) * 2005-06-06 2006-12-14 Nec Electronics Corp 液晶パネルの駆動回路、表示装置及び液晶パネルの駆動方法
JP2007116497A (ja) * 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd オペアンプ

Also Published As

Publication number Publication date
TW200923898A (en) 2009-06-01
US8314764B2 (en) 2012-11-20
US20100134462A1 (en) 2010-06-03
WO2009005239A2 (en) 2009-01-08
WO2009005239A3 (en) 2009-02-26
KR100869859B1 (ko) 2008-11-24

Similar Documents

Publication Publication Date Title
KR100869859B1 (ko) 증폭 회로 및 이를 이용하는 표시 장치의 구동 장치
KR100893392B1 (ko) 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치
KR100759974B1 (ko) 액정 표시 장치 및 그의 구동 방법.
US7973782B2 (en) Display apparatus, driving method of the same and electronic equipment using the same
JP5072489B2 (ja) 表示装置およびその駆動方法、電子機器
US7986288B2 (en) Liquid crystal display device
US7605790B2 (en) Liquid crystal display device capable of reducing power consumption by charge sharing
JP2010532013A (ja) 液晶表示装置、その駆動装置、デジタル／アナログ変換器、および出力電圧増幅回路
US20080303771A1 (en) Display and two step driving method thereof
KR20080053599A (ko) 액정 표시 장치
WO2018030226A1 (ja) 表示装置
TWI474308B (zh) 畫素元件及其顯示面板與控制方法
JP2008003546A (ja) 液晶パネル、液晶表示装置及びその駆動方法
JP2008292837A (ja) 表示装置
JP3906665B2 (ja) 液晶駆動装置
WO2012137756A1 (ja) 表示装置およびその駆動方法
JP4492491B2 (ja) 表示装置
KR101308188B1 (ko) 액정표시장치 및 그 구동방법
JP2006174420A (ja) レベルシフタ及びこれを含む表示装置
KR101258644B1 (ko) 시분할 구동 방식을 이용한 소스 드라이버, 이를 포함하는 디스플레이 장치, 및 이의 구동 방법
WO2012161022A1 (ja) 表示装置、液晶表示装置、および駆動方法
US11211027B2 (en) Driving circuit of display panel, driving method thereof, and display panel
JP4639702B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP5098619B2 (ja) 表示駆動装置及びそれを備えた表示装置
TW548466B (en) Display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016