JP2010528491A - 絶縁された導電性接点を金属パッケージを貫通するように形成するプロセス - Google Patents

絶縁された導電性接点を金属パッケージを貫通するように形成するプロセス Download PDF

Info

Publication number
JP2010528491A
JP2010528491A JP2010510407A JP2010510407A JP2010528491A JP 2010528491 A JP2010528491 A JP 2010528491A JP 2010510407 A JP2010510407 A JP 2010510407A JP 2010510407 A JP2010510407 A JP 2010510407A JP 2010528491 A JP2010528491 A JP 2010528491A
Authority
JP
Japan
Prior art keywords
forming
substrate
conductive
sidewall
pocket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010510407A
Other languages
English (en)
Other versions
JP2010528491A5 (ja
Inventor
ナッシナー,マイケル
ハワートン,ジェフリィ
Original Assignee
エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド filed Critical エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド
Publication of JP2010528491A publication Critical patent/JP2010528491A/ja
Publication of JP2010528491A5 publication Critical patent/JP2010528491A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/02Details
    • H05K5/0247Electrical details of casings, e.g. terminals, passages for cables or wiring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0179Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09581Applying an insulating coating on the walls of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

絶縁された導電性接点を金属基板を貫通するように形成する方法であり、この方法は、少なくとも一つのビアを、基板を貫通して作成するステップを含む。各ビアの側壁(群)をクリーニングし、そして非導電層で被覆する。非導電層は、陽極酸化により、又は誘電体の薄膜堆積により形成される。非導電層で被覆した後に、導電性インク又はエポキシなどのような導電性フィラーをビア内に配置する。本方法に従って形成されるハウジング部品も教示される。

Description

本発明は概して、電気的に絶縁された接点を金属基板内に形成する方法、及び本明細書に開示する方法により形成された、電気的に絶縁された接点を含む装置に関する。
金属は、コンシューマ電子機器を含む非常に多くの種類の製品のハウジングとして頻繁に使用される。アルミニウムは、時々使用される一つの金属であり、この場合、アルミニウムは陽極酸化されることが多い。アルミニウムパッケージの場合、これらのパッケージは機械加工することができる、又は押し出し成形することができる。化学的安定性及び機械的堅牢性を高めるために、アルミニウムを陽極酸化して、堅い絶縁性酸化アルミニウム層を数ミクロンの厚さに形成することができる。陽極酸化によって、アルミニウムの酸化を防止する堅い表面が得られる。陽極酸化処理は、染料を注入して、パッケージに色を付けることができる。
電気的に絶縁された接点を形成する方法は、ビアを金属基板内に形成することにより始まる。ビアは側壁を含み、側壁には電気絶縁層が形成される。ビアには導電性フィラーが充填される。
電気絶縁層を形成する方法の一つの例が陽極酸化である。別の例が薄膜堆積法である。
一つの例では、ビアは、電気絶縁層を形成する前にクリーニングすることができる。
絶縁された複数の導電性接点を含むハウジング部分のようなパッケージも提供される。該ハウジング部分は、金属基板により形成される部分を含むことができる。絶縁された導電性接点は基板内に、ビアを基板内に形成することにより形成される。ビアの側壁は、電気絶縁材料により被覆される。
本発明のこれらの例、及び他の例は、以下に更に詳細に説明される。
本明細書における記述では、添付の図面が参照され、これらの図面では、同様の参照番号は同様の構成要素を、幾つかの図を通じて指す。
絶縁された電気接点を金属基板内に形成するための一連の操作の例を示すフローチャートである。 絶縁された電気接点を金属基板内に形成するための一連の操作の第2の例を示すフローチャートである。 ビアを基板内に形成する様子を模式的に示す。 基板内のビアをクリーニングする様子を模式的に示す。 基板内のビアの側壁を陽極酸化する様子を模式的に示す。 図3Cのビアに導電材料を充填する様子を模式的に示す。 複数のビアを基板のポケット領域に形成する様子を模式的に示す。 基板のポケット領域の複数のビアをクリーニングする様子を模式的に示す。 複数のビアの側壁を陽極酸化する様子を模式的に示す。 複数のビアに導電材料を充填する様子を模式的に示す。 複数のビアに導電材料を充填する様子を模式的に示す。 導電材料で充填されたポケットを、導電材料で充填されたビアとともに模式的に示す。 ビアがパッケージ内に形成されている状態の陽極酸化済みの金属パッケージの模式図である。
開示するのは、絶縁された一つ以上の電気接点を金属基板内に形成する方法である。ビアを金属基板内に、ドリルで穴を開けて形成する。ビアの側壁(群)はエッチングを使用してクリーニングすることができる。非導電性コーティングをビア側壁に形成する。一つの例では、ビア側壁を陽極酸化する。別の例では、ビア側壁を、膜堆積プロセスを使用して誘電体で被覆する。次に、導電材料をビアに充填する。一つの例では、導電材料は導電性インクである。別の例では、導電材料は導電性エポキシである。ビア側壁は非導電性であるので、電気信号及び/又は電流が導電材料を通過することができ、この場合、信号及び/又は電流によって基板の本体が接地されることがない、または信号及び/又は電流が漏れ出して基板の本体に流れ込むことがない。
図1を参照すると、絶縁された接点を形成する一つの例に関連する操作を表わす模式フローチャートが示される。操作2によれば、金属基板が提供される。この例では、金属は、陽極酸化が容易であることからアルミニウムであるが、チタン及びニオビウムのような他の金属も容易に陽極酸化することができる。操作3では、少なくとも一つのビアを基板内に形成する。ビア(群)はレーザ、パルスレーザ、ドリル、EDMなどを使用して形成することができる。ビアを形成した後、ビアの側壁(又は、例えば一つの連続壁が形成される場合の側壁)を操作4でクリーニングする。操作4では、基板全体をクリーニングすることもできる。クリーニング技術の例として、これらには制限されないが、高圧エアスプレー、超音波クリーニング、ファイングリット研磨、及び/又は化学エッチングを挙げることができる。化学エッチングの例が、水酸化ナトリウムアルカリエッチングである。操作5では、ビアの側壁を陽極酸化する。操作5では、基板が陽極酸化されていなかった場合に、当該基板を陽極酸化することもできる。タイプI又はタイプIIの陽極酸化を使用することができる。本明細書に示す例では、基板全体を、ビアが形成された後に陽極酸化する。しかしながら、基板は、いずれのビアをも形成する前に陽極酸化してもよい。操作6では、ビアに導電材料を充填する。導電材料の例として、商品名Anaproで販売されているインクのような導電性インク、又は商品名Masterbondで販売されているエポキシのような導電性エポキシを挙げることができる。商品名Anaproで販売されているエポキシは、比較的低い粘度を有する溶媒に分散させた銀ナノ粒子を含む。
図1に示す方法により形成され、かつ絶縁された電気接点は、非常に多くの種類の用途に使用することができ、これらの用途として、これらには制限されないが、アンテナ及びタッチセンサを挙げることができる。
図2を参照すると、絶縁された電気接点を形成する別の例に関連する操作を表わす模式フローチャートが示される。操作2及び3は、図1に関して説明した操作と同じである。ビアを操作3で形成した後、操作4では、ビアの側壁を、従来の薄膜堆積プロセスをビア側壁に対して実行することができるようにクリーニングする。操作7では、ビアを誘電体で被覆する。誘電体をビア側壁に堆積させるために、多くの薄膜堆積技術のいずれの薄膜堆積技術を使用してもよい。例えば、化学気相成長法(CVD)を使用して、二酸化シリコン層をビア側壁に堆積させてもよい。操作6では、ビアに、図1に関して既に説明した導電材料を充填する。
図3A〜3Dを参照すると、基板内に形成され、かつ絶縁された接点を有する金属基板14が示される。図示のように、基板14は陽極酸化されておらず、かつ誘電体材料で被覆されてもいない。本明細書に示さない別の例では、基板14は陽極酸化、又は誘電体で被覆されていてもよい。頻繁に、このような基板は、コンシューマ向け電子機器パッケージに使用され、そしてアルミニウムにより形成される場合がある。基板14は第1面16及び第2面18を含む。基板14は、この例では、0.3〜1.0mmの範囲とすることができる厚さを有する。図示のように、レーザ46を使用して、ビア30を形成することができる。レーザ46の一つのタイプが、円形パターン又は螺旋パターンを使用するダイオード励起固体パルスレーザである。30kHzのパルス繰り返しレート、及び約60ナノ秒のパルス幅を有するNd:YAGレーザ355nmのスポット22が円錐状ビアの機械加工に有用であることが判明している。他のレーザを使用してもよく、そして他の技術を使用してビア30を形成してもよい。ビア30を形成することができる他の方法の例については、上の記述を参照されたい。
ビア30は円錐状に形成することができる。ビア30は、側壁34と、第1開口40と、そして第2開口44と、を含む。開口40及び44の各開口は、20〜200マイクロメートル(μm)の範囲とすることができる。一つの例では、開口40は、約90〜100マイクロメートル(μm)の範囲の直径であり、そして開口44は、約30〜40マイクロメートル(μm)の範囲の直径である。記述した例では、多くのビアが、図5に示すアレイのようなパターニングされた離間アレイを形成することができ、この離間アレイは、例えば100ミクロンの間隔を有する。開口44は、目視検査時に検出することが困難となる可能性がある。開口44は、面18を、例えば種々の表面仕上げ法で処理することによって更に隠れてしまう可能性があり、これらの表面仕上げ法の一例がビーズブラスト法である。
ビア側壁34はクリーニングすることができる。上に述べたように、非常に多くの種類のクリーニング方法を使用することができる。側壁34が陽極酸化されることになる例では、側壁34をクリーニングすることにより、側壁34の陽極酸化性を向上させることができる。
図3Bを参照すると、側壁34が陽極酸化される、又は誘電体材料で被覆される。図3Bでは、要素49は、操作4に関して説明したクリーニングに用いられるアプリケータ、及び操作7による堆積が行なわれるときの操作7の誘電体材料のアプリケータの両方を模式的に表わしている。
ビア側壁34を陽極酸化する場合、図3Cの例に示すように、基板14全体を、側壁34を陽極酸化すると同時に陽極酸化するとより効率的である。この場合、ビア側壁34を含む基板14全体を一斉にクリーニングすることもできる。上に述べたように、タイプI又はタイプIIの陽極酸化を使用することができる。側壁34を陽極酸化することにより、絶縁層、この場合は絶縁スリーブ48が側壁34に形成される。図2の例では、ビア30を形成する工程の前に陽極酸化されている金属基板を提供し、次に薄膜をビア側壁34に堆積させるとより効率的である。
基板14がビア30を形成する工程の前に陽極酸化されていない場合、第1面16及び第2面18は、側壁34と同時に陽極酸化することができる。基板14がアルミニウムにより形成される例では、陽極酸化プロセスで5ミクロン〜75ミクロンの厚さの酸化アルミニウム表面60を形成することができる。絶縁スリーブ48を形成する陽極酸化層の厚さは、約5ミクロンの厚さとすることができ、そして開口44を完全に閉じてしまわないようにするべきである。
図3Dを参照すると、導電性フィラー材料50がビア30に充填されている。導電性フィラー材料50の一つの例が、商品名Anaproで販売されている銀ナノ粒子液体導電性インクであり、このインクはビア30内で乾燥する。ビア30に充填材料50を種々の形態の充填方法を使用して充填することができる。Anaproの場合、インクジェット法を使用することができる。使用することができる別の充填材料は商品名Masterbondで販売されており、このMasterbondは2成分導電性エポキシであり、このエポキシはビア30内に注入することができる。Masterbondは液体であり、そしてMasterbondを注入された後にビア30内で硬化する。充填材料50は導電性であり、そして処理済みの側壁34は非導電性であるので、絶縁された導電性接点が形成される。電気信号は充填材料50を、基板14と短絡することなく通過することができる。また、複数のビアを設ける場合、複数セットのビアは、他の複数のビアから絶縁された状態とすることができるので、異なる電気信号が異なる充填ビアを通過するようにすることができる。
図4A〜4Eは、電気的に絶縁された接点を形成する別の実施形態を示している。図示のように、基板14は、厚さ20の基板14内に延在するポケット24を含むので、ポケット24の位置の基板は厚さ22を有する。ポケット24は基板14内に、方法の一部として形成することができ、又は基板14は、ポケット24が基板内に予め形成された状態で提供することができる。図示の例では、ポケット24は基板14内に形成されて、ポケット24の側壁26及び基部28は導電性基板14を露出した状態のままになっている。図4A〜4Eに示す例では、ビア30は基板14内の、ポケット24の基部28に形成される。また、この例では、ビア30はアプリケータ48によって、図3A〜3Dの例と同様の方法でクリーニングされる。ポケット24の側壁26は、ビア側壁34と同時にクリーニングすることができる。
図4Cに示すように、側壁26、基部28、及びビア側壁34を陽極酸化することができる。この場合、基板14全体を、側壁26、基部28、及びビア側壁34を陽極酸化するときに陽極酸化するとより効率的である。代替案として、アルミニウムを使用する別の例では、基板は、ポケット24及び/又はビア30を形成する前に陽極酸化してもよい。この代替例では、側壁26、基部28、及びビア側壁34を誘電体材料で、例えばCVD法を使用して被覆することができる。
図4D及び4Eを参照すると、導電性フィラー50がビア30内に配置されている。導電性フィラーは、図4Dに示すように、複数のビア30内に離散して配置することができ、又は図4Eに示すように、複数のビア30内にまとめて配置することができる。図4Fに示すように、ポケット24に導電材料52を更に充填することができる。導電材料52は導電材料50と同じ、又は異なる材料とすることができる。
図5は、陽極酸化済みの金属パッケージを示しており、この金属パッケージは、絶縁された電気接点を含む領域64を有するハウジング部品62とすることができる。領域64は、絶縁された電気接点を記号化した一連の斑点を含むものとして示されるが、当該領域が実際に適用される場合には、絶縁された電気接点は、領域64内に示す斑点よりも視覚化することが更に困難となり得る。領域64は、携帯電話機のアンテナとして使用することができ、又は別の例では、領域64との物理的な接触が、電子機器をオン、もしくはオフにするように作用することができる。また、英数字記号群を絶縁された電気接点群に関連付けて、キーセンサとして機能するようにすることができる。これらのセンサは、パッケージ又はハウジング部品62の一部としての外観を呈し得るが、実際には、絶縁された一つ以上の電気接点と接触する構造になっている。
上に説明した実施形態について記述して、本発明に対する理解が容易になるようにしてきたが、これらの実施形態は本発明を制限するものではない。むしろ、本発明は、添付の請求項の範囲に包含される種々の変形物及び等価構造を含むものであり、これらの請求項の範囲は、最も広義に解釈され、法律によって許容される限りの全てのこのような種々の変形物及び等価構造を含む。

Claims (12)

  1. 電気的に絶縁された接点を金属基板内に形成する方法であって、
    ビアを前記金属基板内に形成するステップであって、前記ビアが少なくとも一つの側壁を含む、前記ビアを形成するステップと、
    誘電体スリーブを前記ビアの前記少なくとも一つの側壁に形成するステップと、
    前記誘電体スリーブを形成した後に、前記ビアに導電材料を充填するステップと、
    を含む、方法。
  2. 前記誘電体スリーブを形成する前に、前記ビアの前記少なくとも一つの側壁をエッチングプロセスでクリーニングするステップを更に含む、
    請求項1に記載の方法。
  3. 前記誘電体スリーブは、陽極酸化又は化学気相成長法により形成される、請求項1又は請求項2に記載の方法。
  4. 前記基板はアルミニウムにより構成され、そして前記アルミニウムは、前記ビアを形成して前記誘電体スリーブを形成する前に陽極酸化される、請求項1乃至3のいずれかに記載の方法。
  5. 前記基板は、前記基板内に形成されるポケットを含み、前記ポケットは、少なくとも一つの側壁及び基部を含み、そして前記ビアは、前記ポケットの前記基部に形成される、請求項1乃至4のいずれかに記載の方法。
  6. 前記ポケットは導電材料で充填される、請求項5に記載の方法。
  7. 前記導電材料は、導電性インク、又は銀ナノ粒子液体導電性エポキシである、請求項1乃至6のいずれかに記載の方法。
  8. 前記ビアは、90〜200マイクロメートルの範囲の第1の直径を有する第1端部と、20〜50マイクロメートルの範囲の第2の直径を有する第2端部と、を含む、請求項1乃至7のいずれかに記載の方法。
  9. 前記ビアは、レーザドリル法により形成される、請求項1乃至8のいずれかに記載の方法。
  10. 電気的に絶縁された接点を有するハウジング部品であって、前記電気的に絶縁された接点の各接点が、請求項1乃至9のいずれかに記載の方法を使用して形成される、ハウジング部品。
  11. 前記複数の絶縁された電気接点を使用するアンテナの一部を含む、請求項10に記載のハウジング部品。
  12. 前記複数の電気的に絶縁された接点のうちの少なくとも一つの接点がオン/オフスイッチとして動作する、請求項10に記載のハウジング部品。
JP2010510407A 2007-05-25 2008-05-14 絶縁された導電性接点を金属パッケージを貫通するように形成するプロセス Pending JP2010528491A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/753,996 US7886437B2 (en) 2007-05-25 2007-05-25 Process for forming an isolated electrically conductive contact through a metal package
PCT/US2008/063609 WO2008147695A1 (en) 2007-05-25 2008-05-14 Process for forming an isolated electrically conductive contact through a metal package

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014030950A Division JP2014143423A (ja) 2007-05-25 2014-02-20 コンシュマー電子機器パッケージ

Publications (2)

Publication Number Publication Date
JP2010528491A true JP2010528491A (ja) 2010-08-19
JP2010528491A5 JP2010528491A5 (ja) 2011-06-23

Family

ID=40071052

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010510407A Pending JP2010528491A (ja) 2007-05-25 2008-05-14 絶縁された導電性接点を金属パッケージを貫通するように形成するプロセス
JP2014030950A Pending JP2014143423A (ja) 2007-05-25 2014-02-20 コンシュマー電子機器パッケージ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014030950A Pending JP2014143423A (ja) 2007-05-25 2014-02-20 コンシュマー電子機器パッケージ

Country Status (6)

Country Link
US (2) US7886437B2 (ja)
JP (2) JP2010528491A (ja)
KR (1) KR20100023804A (ja)
CN (1) CN101681818B (ja)
TW (1) TWI435679B (ja)
WO (1) WO2008147695A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7886437B2 (en) * 2007-05-25 2011-02-15 Electro Scientific Industries, Inc. Process for forming an isolated electrically conductive contact through a metal package
US8220142B2 (en) * 2007-10-03 2012-07-17 Apple Inc. Method of forming a housing component
US8687359B2 (en) * 2008-10-13 2014-04-01 Apple Inc. Portable computer unified top case
KR20100045857A (ko) * 2008-10-24 2010-05-04 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
CH704884B1 (fr) * 2011-04-29 2015-04-30 Suisse Electronique Microtech Substrat destiné à recevoir des contacts électriques.
TWI454320B (zh) * 2011-08-19 2014-10-01 Jieng Tai Internat Electric Corp 填補穿孔的方法
JP2013045804A (ja) * 2011-08-22 2013-03-04 Shinko Electric Ind Co Ltd 基材
US8894868B2 (en) 2011-10-06 2014-11-25 Electro Scientific Industries, Inc. Substrate containing aperture and methods of forming the same
CN104685456A (zh) 2012-07-12 2015-06-03 伊雷克托科学工业股份有限公司 交互控制系统、其制造方法以及并入交互控制系统的装置
WO2015076802A1 (en) * 2013-11-21 2015-05-28 Hewlett Packard Development Company, L.P. Oxidized layer and light metal layer on substrate
KR102134296B1 (ko) 2014-09-23 2020-07-15 (주)포인트엔지니어링 안테나
US10989640B2 (en) 2015-03-24 2021-04-27 Bell Helicopter Textron Inc. Method for defining threshold stress curves utilized in fatigue and damage tolerance analysis
US10732085B2 (en) 2015-03-24 2020-08-04 Bell Helicopter Textron Inc. Notch treatment methods for flaw simulation
CN107872936B (zh) 2016-09-28 2020-10-23 华为机器有限公司 一种移动设备的金属壳及其制备方法、移动设备
EP3428955A1 (en) * 2017-07-10 2019-01-16 Murata Manufacturing Co., Ltd. Substrates employing surface-area amplification, for use in fabricating capacitive elements and other devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11503565A (ja) * 1995-03-29 1999-03-26 オリン コーポレイション 集積回路装置を収容するための部品
JP2003101177A (ja) * 2001-09-25 2003-04-04 Hitachi Aic Inc メタルコア配線板とその製造方法、及び、かかるメタルコア配線板を利用した回路部品

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3296099A (en) * 1966-05-16 1967-01-03 Western Electric Co Method of making printed circuits
US4155972A (en) 1977-09-06 1979-05-22 Keystone Consolidated Industries, Inc. Multiple-shot method of molding plastic products
JPS59159595A (ja) * 1983-03-03 1984-09-10 オ−ケ−プリント配線株式会社 金属プリント基板の製造方法
US5293025A (en) 1991-08-01 1994-03-08 E. I. Du Pont De Nemours And Company Method for forming vias in multilayer circuits
JPH07201260A (ja) 1993-12-29 1995-08-04 Yamatake Honeywell Co Ltd 電子スイッチの表示窓形成方法
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5614114A (en) 1994-07-18 1997-03-25 Electro Scientific Industries, Inc. Laser system and method for plating vias
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US5699613A (en) 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5757079A (en) 1995-12-21 1998-05-26 International Business Machines Corporation Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure
US6631558B2 (en) 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
WO1997046349A1 (en) 1996-06-05 1997-12-11 Burgess Larry W Blind via laser drilling system
US5787578A (en) 1996-07-09 1998-08-04 International Business Machines Corporation Method of selectively depositing a metallic layer on a ceramic substrate
US5718326A (en) 1996-07-22 1998-02-17 Delco Electronics Corporation Backlit button/switchpad assembly
US6541709B1 (en) 1996-11-01 2003-04-01 International Business Machines Corporation Inherently robust repair process for thin film circuitry using uv laser
WO1998020557A1 (en) 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
DE19717636A1 (de) 1997-04-25 1998-11-12 Trw Fahrzeugelektrik Verfahren zur Herstellung eines Blendenteils, Betätigungsteils oder dergleichen Teile mit Funktionssymbolen für die Beleuchtung mit Durchlicht
JPH11298104A (ja) * 1998-04-16 1999-10-29 Sumitomo Metal Electronics Devices Inc 半導体搭載用回路基板
GB9811328D0 (en) 1998-05-27 1998-07-22 Exitech Ltd The use of mid-infrared lasers for drilling microvia holes in printed circuit (wiring) boards and other electrical circuit interconnection packages
US6400018B2 (en) 1998-08-27 2002-06-04 3M Innovative Properties Company Via plug adapter
US6235544B1 (en) 1999-04-20 2001-05-22 International Business Machines Corporation Seed metal delete process for thin film repair solutions using direct UV laser
JP2003511240A (ja) 1999-09-30 2003-03-25 シーメンス アクチエンゲゼルシヤフト 積層体をレーザー穿孔する方法及び装置
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
JP3330925B2 (ja) 2000-04-05 2002-10-07 株式会社日鉱マテリアルズ レーザー穴開け用銅箔
DE10125397B4 (de) * 2001-05-23 2005-03-03 Siemens Ag Verfahren zum Bohren von Mikrolöchern mit einem Laserstrahl
US20030066679A1 (en) 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
US6627844B2 (en) 2001-11-30 2003-09-30 Matsushita Electric Industrial Co., Ltd. Method of laser milling
US6541712B1 (en) 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US6863926B2 (en) * 2002-01-15 2005-03-08 David Mark Lynn Corrosive-resistant coating over aluminum substrates for use in plasma deposition and etch environments
TW558823B (en) 2002-04-10 2003-10-21 Via Tech Inc Through-hole process of integrated circuit substrate
US20040112881A1 (en) 2002-04-11 2004-06-17 Bloemeke Stephen Roger Circle laser trepanning
TWI271131B (en) 2002-04-23 2007-01-11 Via Tech Inc Pattern fabrication process of circuit substrate
TW561803B (en) 2002-10-24 2003-11-11 Advanced Semiconductor Eng Circuit substrate and manufacturing method thereof
TW587322B (en) 2002-12-31 2004-05-11 Phoenix Prec Technology Corp Substrate with stacked via and fine circuit thereon, and method for fabricating the same
US6867121B2 (en) 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
US20050137942A1 (en) * 2003-09-17 2005-06-23 Lafleur Bernard B. Rapid depolyment portable interactive kiosk
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7402758B2 (en) 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7018219B2 (en) 2004-02-25 2006-03-28 Rosenau Steven A Interconnect structure and method for connecting buried signal lines to electrical devices
US20050189656A1 (en) 2004-02-26 2005-09-01 Chun Yee Tan Micro-vias for electronic packaging
US20060091023A1 (en) 2004-10-28 2006-05-04 Ahsan Bukhari Assessing micro-via formation PCB substrate manufacturing process
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
US7884315B2 (en) 2006-07-11 2011-02-08 Apple Inc. Invisible, light-transmissive display system
US7527872B2 (en) * 2005-10-25 2009-05-05 Goodrich Corporation Treated aluminum article and method for making same
US20070275540A1 (en) * 2006-05-24 2007-11-29 Hackitt Dale A Backside via formation prior to die attachment
US7968820B2 (en) * 2006-06-02 2011-06-28 Electro Scientific Industries, Inc. Method of producing a panel having an area with light transmissivity
US8394301B2 (en) * 2006-06-02 2013-03-12 Electro Scientific Industries, Inc. Process for forming panel with an optically transmissive portion and products related thereto
US7655292B2 (en) * 2007-04-11 2010-02-02 Kaylu Industrial Corporation Electrically conductive substrate with high heat conductivity
US8134235B2 (en) * 2007-04-23 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional semiconductor device
US7886437B2 (en) * 2007-05-25 2011-02-15 Electro Scientific Industries, Inc. Process for forming an isolated electrically conductive contact through a metal package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11503565A (ja) * 1995-03-29 1999-03-26 オリン コーポレイション 集積回路装置を収容するための部品
JP2003101177A (ja) * 2001-09-25 2003-04-04 Hitachi Aic Inc メタルコア配線板とその製造方法、及び、かかるメタルコア配線板を利用した回路部品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US10014263B2 (en) 2013-06-26 2018-07-03 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US10304785B2 (en) 2013-06-26 2019-05-28 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US10522483B2 (en) 2013-06-26 2019-12-31 Intel Corporation Package assembly for embedded die and associated techniques and configurations

Also Published As

Publication number Publication date
CN101681818B (zh) 2011-11-23
TW200913850A (en) 2009-03-16
KR20100023804A (ko) 2010-03-04
US20080289178A1 (en) 2008-11-27
CN101681818A (zh) 2010-03-24
US20110131807A1 (en) 2011-06-09
TWI435679B (zh) 2014-04-21
WO2008147695A1 (en) 2008-12-04
US8117744B2 (en) 2012-02-21
US7886437B2 (en) 2011-02-15
JP2014143423A (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
JP2010528491A (ja) 絶縁された導電性接点を金属パッケージを貫通するように形成するプロセス
JP4996096B2 (ja) 発光装置及びその製造方法
JP2010528491A5 (ja)
JP3779745B2 (ja) プリント回路基板とフィルム回路基板の製造方法
CN106538079A (zh) 印刷电路板的通孔
JP4199206B2 (ja) 半導体装置の製造方法
TWI291382B (en) Method of forming a metal thin film with micro holes by ink-jet printing
JP2011056906A (ja) 液体吐出ヘッドの製造方法
TWI292345B (en) Substrate before insulation, method of manufacturing substrate, method of manufacturing surface acoustic wave transducer, surface acoustic wave device, and electronic equipment
CN113784912B (zh) 用于在玻璃基底中制造微结构的方法
JP5219612B2 (ja) 半導体貫通電極形成方法
US20140014401A1 (en) Circuit device and method for making the same
JP2008265164A (ja) インクジェット記録ヘッド用の基板およびその製造方法
Anwar et al. Micropatterning polypyrrole conducting polymer by pulsed electrical discharge
JP2008016507A (ja) 電気配線の製造方法
KR20200033956A (ko) 마이크로기계 장치 및 상응하는 제조 방법
JP2019059163A (ja) 液体吐出ヘッド及びその製造方法
JP2012199404A (ja) パターン修正方法
WO2021192502A1 (ja) 基板処理方法および基板処理装置
US7033404B2 (en) Method for producing an anti-wetting barrier, and anode comprising one such anti-wetting barrier
JP2006229036A (ja) 回路基板及び回路基板製造方法
JP2013256001A (ja) マルチノズルプレート及びその製造方法並びに静電吐出型印刷装置
JP5773633B2 (ja) 配線基板の製造方法
JP2010061832A (ja) 誘電体シート、キャパシタおよび部品搭載基板
JP2004307924A (ja) 電子部品のめっき方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131022