JP2010525596A - ハフニウム酸化物に基づく薄膜部分を備えた集積電子回路 - Google Patents

ハフニウム酸化物に基づく薄膜部分を備えた集積電子回路 Download PDF

Info

Publication number
JP2010525596A
JP2010525596A JP2010504806A JP2010504806A JP2010525596A JP 2010525596 A JP2010525596 A JP 2010525596A JP 2010504806 A JP2010504806 A JP 2010504806A JP 2010504806 A JP2010504806 A JP 2010504806A JP 2010525596 A JP2010525596 A JP 2010525596A
Authority
JP
Japan
Prior art keywords
magnesium
hafnium
mixed oxide
circuit according
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010504806A
Other languages
English (en)
Inventor
カトリーヌ・デュブルデュー
エルワン・ヤン・ローウェル
ヴァンサン・コスニエール
サンドリーヌ・ロスティ
ダニエル−カミーユ・ベンサエル
Original Assignee
エステミクロエレクトロニクス（クロレ・２）・エスアーエス
サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク−セ・エン・エール・エス−
インスティトゥト・ナショナル・ポリテクニーク・ドゥ・グルノーブル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エステミクロエレクトロニクス（クロレ・２）・エスアーエス, サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク−セ・エン・エール・エス−, インスティトゥト・ナショナル・ポリテクニーク・ドゥ・グルノーブル filed Critical エステミクロエレクトロニクス（クロレ・２）・エスアーエス
Publication of JP2010525596A publication Critical patent/JP2010525596A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Signal Processing (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本発明は、ハフニウム酸化物に基づく薄膜（１）を含む集積電子回路に関連している。本発明によれば、前記部分は同様に、ハフニウムとマグネシウムの混合酸化物の形態においてマグネシウム原子を含有している。一つのそのような部分は高い誘電率、及び非常に低い漏れ電流を有している。本発明は特に、ＭＯＳトランジスタのゲート絶縁膜の部分、またはＭＩＭキャパシタ誘電体の部分の形成に適している。

Description

本発明は、ハフニウム酸化物に基づく薄膜部分を備えている集積電子回路に関連している。本発明は同様に、そのようなフィルムを形成する方法に関連し、及び集積電子回路を製造するこの方法の利用に関連している。
集積電子回路の製造において、化学量論式がＨｆＯ２であるハフニウム酸化物の薄膜の利用は、特に高誘電率を有する金属部分を製造することに対して知られている。しかし、この高誘電率は、ハフニウム酸化物の結晶構造に依存している。その単斜晶系相において、ハフニウム酸化物は、１６から２０を備える相対誘電率εｒを有しており、前記ハフニウム酸化物が立方、正方または斜方晶系構造を有するとき、この値は、２５から８０を備える。
今までは、集積電子回路の製造において得られたハフニウム酸化物は、単斜晶系かアモルファスであった。しかし、アモルファスのときは、ハフニウム酸化物部分の形成の後で、製造の間に回路が過熱される際、単斜晶系の形態でその後に結晶化される。ハフニウム酸化物部分の前記相対高誘電率はそれからおおよそ２０以下まで戻る。
スカンジウム（Ｓｃ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、またはチタン（Ｔｉ）の原子をさらに含有するハフニウム酸化物部分は同様に、ハフニウムとこれらの金属の一つとの混合酸化物のアモルファス相を固定するために、集積電子回路内部で製造される。しかし、これらの追加の金属に対して、得られた混合酸化物材料は依然として不十分な誘電率を有している。さらに、それらのいくつかに対して、前記混合酸化物材料は、単斜晶系構造で結晶化する。
本発明の目的は、ハフニウム酸化物に基づく材料を提案することであり、これは集積電子回路の製造に適合され、及び高誘電率を有している。
本発明の他の目的は、ハフニウム酸化物に基づく材料を提案することよりなり、これは非常に低い漏れ電流を有する電気的絶縁部分の製造に適合される。
これらの目的のために、本発明は、ハフニウム酸化物に基づく少なくとも一つの薄膜部分を備えている集積電子回路を提案し、この部分はさらにハフニウムとマグネシウムの混合酸化物の形態でマグネシウム原子を含んでいる。
本発明の意義の範囲内で、薄膜は、５マイクロメートルより小さい厚さの膜で分離された二つの実質的に平行な面を有する材料の層と意味される。そのような薄膜の形態で得られた混合酸化物材料は特に、基板上で重ね合わされた層を有する構造を示す集積電子回路の製造に適合される。
同様に、ハフニウムとマグネシウムの混合酸化物はこれら二つの金属の酸化物の均一な化合物であるか、マグネシウム酸化物ＭｇＯを有するそのような化合物の混合物か、またはマグネシウム酸化物ＭｇＯとハフニウム酸化物ＨｆＯ２の混合物のどれかを意味している。一般的に、本発明で考慮されるようなハフニウムとマグネシウムの混合酸化物は、化学式ＨｆＭｇｘＯｙに対応している。ここで、ｘ及びｙは整数である必要はない化学量論係数である。
前記部分におけるマグネシウム原子の存在により、ハフニウム酸化物との結合において、得られる前記薄膜部分は高い相対誘電率を有している。この誘電率は、好ましくは、２５より大きく８０より小さい。
本発明によると、前記薄膜部分の相対誘電率の値の間の間隔は、Ｘ線非破壊分析により決定されるように、前記混合酸化物材料がアモルファスであることに対応している。それにもかかわらず、少なくとも部分的に、それは、非常に小さな粒子と共に、立方の、正方の、または斜方晶系構造を有している。前記アモルファス形態は特に、ＭＯＳトランジスタのゲート絶縁膜を製造することに有利である。実際に、それは、前記トランジスタチャネルの導電率を修正しやすいフォノン共鳴の出現を避ける。前記ゲート絶縁膜とチャネルの間のそのような望まない相互作用はよく知られており、「リモートフォノン散乱」と一般的に示される。
本発明によるハフニウムとマグネシウムの混合酸化物の薄膜部分の相対誘電率に対する２５から８０の間隔の所定の利点は、特に電気的等価なシリカの厚さを考慮するとき、この部分の実際の厚さに現れる。この等しい厚さは、次の式に等しい「電気的酸化物厚さ」、ＥＯＴとして示される。
Figure 2010525596
ここで、εｒ及びｅは、相対誘電率及びハフニウムとマグネシウムの混合酸化物の薄膜部分の実厚さをそれぞれ示しており、εｒ（ＳｉＯ２）は、シリカの相対誘電率を示している。一般に、εｒ（ＳｉＯ２）は、おおよそ３．９に等しい。
このように、ＭＯＳトランジスタのゲート絶縁膜に対しておおよそ１．６ｎｍの等価厚を得るために、相対誘電率εｒが３０から５０を有するハフニウムとマグネシウムの混合酸化物により構成されるとき、この層の実厚さｅは１２．３から２０．５ｎｍの間で備えられる。電気的等価なシリカ絶縁膜よりも大きいゲート酸化膜の実厚さは、実質的に減少されたトンネル効果による前記ゲート絶縁膜を通る漏れ電流を得ることを可能にしている。さらに、ＭＯＳトランジスタのゲート絶縁膜に対するそのような実厚さは、集積電子回路の設計に対してそれほど大きくない。特に、結果としてのゲート絶縁膜部分は、重ね合わせた層によって製造された回路の機械的剛性を阻害せず、及び回路内での電気破壊を引き起こし易い効果は現れない。これらの理由のため、３０から５０の間隔は、本発明によりハフニウムとマグネシウムの混合酸化物部分の相対誘電率に対してより特に好まれる。
本発明によるハフニウムとマグネシウムの混合酸化物の薄膜部分は、それ故、集積電子回路におけるＭＯＳトランジスタのゲート絶縁膜の少なくとも一部分を有利的に構成する。本発明者は、ハフニウムとマグネシウムの混合酸化物のそのような部分は、次の追加の利点を有していることを示している。
−不可逆変化の効果が無いので、前記部分の誘電体極性化サイクルの間にヒステリシスが現れない。
−純ハフニウム酸化物（ＨｆＯ２）に関して、マグネシウム（Ｍｇ）の導入は、シリコン導電体バンドの閾値に近い値の方向に前記部分の電子の仕事関数を修正する。このシリコン導電体バンドの閾値は、電子の自由状態に対して、おおよそ−４．０５ｅｖで適合される。本発明によるハフニウムとマグネシウムの混合酸化物の部分は、それ故、ＰＭＯＳタイプのトランジスタを製造することに対して特に有利である。
他の応用により、本発明によるハフニウムとマグネシウムの混合酸化物の薄膜部分は、回路の容量の誘電体の少なくとも一部分を構成しうる。そのようなキャパシタは同様に、特に「金属−絶縁体−金属」型のＭＩＭでありうる。それは、デカプリングキャパシタ、アナログ回路キャパシタ、メモリキャパシタなどでありうる。
本発明は同様に、基板上でハフニウムとマグネシウムの混合酸化物を含む薄膜を構成するための方法を提供し、以下の段階を備えている。
−酸素を収容している囲壁の内部の基板を加熱する段階
−前記囲壁の内部上の少なくとも一つの注入開口を、注入器を経て、ハフニウム及びマグネシウムの揮発性先駆耐の一つ以上のソースに接続する段階であって、これらの先駆体は、ソース内で液体形態である段階
−囲壁の内部にハフニウムとマグネシウムの先駆体の量を調整するために注入器の開口を制御する段階
好ましくは、ハフニウムの第１のソース及びマグネシウム先駆体の第２のソースは、分離されたそれぞれの注入器により囲壁に接続される。この薄膜内に含まれるマグネシウムとハフニウムの原子の全量に対して、薄膜内で１５％から５０％を備えたマグネシウム原子の割合を得るために、二つの注入器の開口のそれぞれの継続時間が調整される。より具体的には、この割合は、より高い誘電率を得るために２０％から４０％の間で備えられる。さらに、ハフニウムとマグネシウム先駆体は、好ましくは、アルキルまたはアルコキシドタイプの配位子を含む有機金属化合物である。実際、そのような先駆体は、本発明による方法を実装するために、標準で利用できるシンプルな器具を必要とするだけの揮発性と反応性を有している。
そのような方法は、ハフニウムとマグネシウムの混合酸化物を含む少なくとも一つの薄膜部分を組み込んだ集積電子回路を製造することに特に利用されうる。ハフニウムとマグネシウムの混合酸化物のそのような部分は、純ハフニウム酸化物（ＨｆＯ２）の部分と近い堆積割合を有して得られ、及びそれと同様の方法でエッチングされうる。本発明によるハフニウムとマグネシウムの混合酸化物の部分の使用は、それ故、集積電子回路の製造に容易に組み込まれうる。
本発明の他の特性及び利点は、添付の図面を参照すると共に、制限とならない実施形態の次の詳細な説明から明らかにされる。
本発明を利用して製造された、ＭＯＳトランジスタを組み込んでいる集積電子回路の断面図である。 集積電子回路内部でのハフニウムとマグネシウムの混合酸化物を得る薄膜形成のためのデバイスを示している。
本発明は、集積電子回路の中で、ＭＯＳトランジスタのためのゲート絶縁薄膜の製造の内容において詳細に述べられる。本発明のこの応用は、一例としてだけであり、本発明によるハフニウムとマグネシウムの混合酸化物の部分は、電子回路の中または他のデバイス内での他の応用に対して使用されうることが理解される。
図１は、図示の目的のためだけに示した、二つの理想的なＭＯＳトランジスタを備えている集積電子回路の一部を示している。明確さの理由のため、図に示されている電気的構成要素の部分の寸法は、実際の寸法または寸法比に対応していない。Ｎは、前記回路の金属の表面に垂直な方向を示し、図１の頂部の方向に配向され、前記回路は、この図の底部において適合される。ここで利用される用語「上に」「下に」「下側」及び「上側」はこの方向で参照される。
この図に従って、集積電子回路は基板１００を備えており、例えば、単結晶シリコン（Ｓｉ−ｍｏｎｏ）よりなり、その表面において、ＭＯＳトランジスタが製造される。基板１００の表面はＳで示される。前記トランジスタのそれぞれは、ソース領域とドレイン領域を備えており、このトランジスタのチャネル１０の二つの対向側に配置される。領域１１及び１２、及びチャネル１０は、ＭＯＳトランジスタに対して本来知られている方法で、基板１００を適度にド−ピングすることによって製造される。
ゲート構造は、前記基板１００の表面Ｓ上で、チャネル１０上に形成される。それはゲート絶縁薄膜部分１、ゲート部１４、及びスペーサ１５を備えている。
本発明に従って、前記部分１は、ハフニウムとマグネシウムの混合酸化物ＨｆＭｇｘＯｙによって構成される。好ましくは、前記部分１に含有されたマグネシウムとハフニウム原子の全量に対するマグネシウム原子の割合、すなわち、割合ｘ／（１＋ｘ）は、０．１５から０．５０を備えている。この場合、前記部分１は、２５から８０の間を備えた相対誘電率εｒを有している。この割合がさらに０．２０と０．４０の間を備えると、ｅｒは３０から５０を備える。
有利的に、前記部分１は、中間層２よりチャネル１０から分離されうる。そのような中間層は、前記部分１の下端で規則的な接触面を得るために、基板１００の表面Ｓでのハフニウムとマグネシウムの混合酸化物の成長を促進させる。
前記中間層２が電気的絶縁体であるとき、前記部分１と共に、それは前記ゲート１４と前記チャネル１０の間の絶縁性を生み出す。ホールとしてのこの絶縁性は図１において参照番号１３で参照される。任意的に、層２は、図１に示されるように、基板１００の表面Ｓより上で連続している。本発明者は、シリカ（ＳｉＯ２）が前記部分１の混合酸化物がほとんど欠損を有さずに形成されうる少なくとも部分的に層２を構成するための材料として適していることを示している。例えば、前記層２は、制御された状態で、基板１００の上部表面の酸化を実行することにより、製造されうる。
好ましくは、ハフニウムとマグネシウムの混合酸化物の前記部分１は、１から６ｎｍの厚さを備え、前記中間層２は１．０ｎｍより小さい厚さを有するシリカで作られ、これらの厚さは、前記部分１と前記層２の間の接触面に垂直な方向Ｎで測定される。
前記部分１の相対誘電率は４０に等しく、前記部分１及び層２の厚さは、それぞれ４．８ｎｍ（ナノメートル）及び０．７ｎｍに等しく、前記等価厚ＥＯＴは、０．７＋４．８・３．９／４０＝１．１６ｎｍに等しい。シリコンゲート絶縁膜の通常厚さに関連して、前記部分１の重要な有効厚さは、非常に低いオフ状態でのトランジスタに対する漏れ電流値を保証する。この値は、−１Ｖ（ボルト）の電圧が基板１００に対して前記ゲート部分１４に印加されるとき、１０−７Ａ／ｃｍ２（表面Ｓに平行なゲート表面の平方センチメートル当たりのアンペア）より低くなりうる。
より好ましくは、前記部分１及び前記層２は、第１に対して２から３ｎｍの間、及び第２に対して０．５から０．８ｎｍの間の厚さをそれぞれ有している。
前記ゲート部分１４は、それ自身が、ポリシリコン（Ｓｉ−ｐｏｌｙ）の部分３を備えている。好ましくは、同様に、ハフニウムとマグネシウムの混合酸化物部分１から前記部分３を分離する金属または金属窒化層４を備えている。ポリシリコンで作られたゲート部分３を利用することで、前記トランジスタのゲート構造を製造するための前記ＭＯＳ法は、現在満足に産業化されている一般的な方法に対してわずかに修正されるだけである。前記層４は例えば、コバルト（Ｃｏ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、イリジウム（Ｉｒ）、またはこれらの金属の合金で作られてもよい。同様に、金属層に実質的に電気的に等しいゲルマニウム（Ｇｅ）または金属窒化物で作られてもよい。そのような層４を前記部分１と３の間に挿入することは、前記ポリシリコン部分３の形成の間に前記集積回路と接触する還元雰囲気が、部分１のハフニウムとマグネシウムの混合酸化物の如何なる還元も起こさないことを保証する。例えば、前記層４は、前記層４と前記部分１との間の接触面に垂直な方向Ｎで、５から１０ｎｍの間の厚さを有している。前記部分１の材料は、部分３の形成の間に、いかなる修正をそれから受けない。さらに、前記ゲート構造が方向Ｎでおおよそ１００ｎｍの全体高さを有するとき、前記層４のそのような厚さは十分に小さく、ＭＯＳトランジスタの製造方法のゲートエッチングステップは特にその期間において実質的に修正されない。
前記スペーサ１５は、例えば、前記回路上にシリコン窒化物（Ｓｉ３Ｎ４）の実質的な基準層を堆積し、それから前記方向Ｎに平行で、後者とは反対にこの層の方向性エッチングを実行するような、通常の方法で形成されうる。
本発明によるハフニウムとマグネシウムの混合酸化物薄膜を形成する方法は、図２を参照して述べられる。図１で示したタイプの集積電子回路を製造するために、この方法は、前記中間層２の形成と、前記金属または金属窒化物層４の形成の間に実装されうる。
前記基板１００は、気密性堆積囲壁２００内に導入される。それは、この囲壁の内部で、加熱システム１０２で配備された支持体１０１上に配置される。前記囲壁２００は、先駆体を導入するための二つのシステム、反応ガスを導入するためのライン１０７、及びポンプ排気システム１０８で提供される。前記ポンプシステム１０８は、例えば、１．０ｍｂａｒ（ミリバール）に実質的に等しい囲壁２００内での全ガス圧を得るために、囲壁２００において導入されるガスの全流量比に対して調整される。前記反応ガスは、酸素であってもよく、囲壁２００内に連続的に導入されても良い。任意的に、それは水蒸気（Ｈ２Ｏ）、二酸化炭素（ＣＯ２）、酸化窒素（Ｎ２Ｏ）等の純粋な形態か混合であってもよい。
前記先駆体を導入するための第１のシステムは、ハフニウム先駆体のソース１０４ａの出口に接続される注入器１０６ａと、囲壁２００への移動パイプ１０５ａとを備えている。同様に、前記先駆体を導入するための第２のシステムは、マグネシウム先駆体のソース１０４ｂの出口に接続された注入器１０６ｂと、移動パイプ１０５ｂとを備えている。ハフニウムとマグネシウム先駆体を前記囲壁２００に導入するためのシステムは、前記囲壁２００内のこれらの先駆体のそれぞれの量の独立した調整を可能にするために、好ましくは分離される。前記注入器１０６ａ及び１０６ｂはそれぞれエバポレータ１０９ａ、１０９ｂ内の出口開口を有しており、それらは、パイプ１０５ａ及び１０５ｂにより前記囲壁２００の出口にリンクされる。前記ソース１０４ａ及び１０４ｂのハフニウムとマグネシウムの先駆体は、注入器１０６ａ及び１０６ｂの出口開口までは、これらのソースにおいて液体状態であることが選択される。それらは、対応するエバポレータ内に導入された後、即座に気化され、それから前記パイプ１０５ａ及び１０５ｂ内を気体形態で囲壁２００に搬送される。この目的のために、これらのパイプ、及びエバポレータ１０９ａ及び１０９ｂは加熱されうる。
アルゴン（Ａｒ）または窒素（Ｎ２）のキャリアガスがさらに、囲壁２００内に導入される。それは好ましくは、前記ハフニウムとマグネシウム先駆体の気体を効果的に引くために、エバポレータ１０９ａ及び１０９ｂ内に導入される。
前記注入器１０６ａ及び１０６ｂは、０．１から１０Ｈｚ（ヘルツ）の周波数で、及び開口の期間対注入サイクルの期間の比が１／５０から１／２の間を有した、途切れ途切れに開くモデルでありうる。前記二つの注入器１０６ａ及び１０６ｂのそれぞれの開口の期間は、囲壁２００内のハフニウムとマグネシウム先駆体のそれぞれが、５．２・１０−６ｍｂａｒ及び３．４・１０−６ｍｂａｒに実質的に等しい分圧を得るために調整されうる。
前記ハフニウム先駆体は、ハフニウムテトラ−ｔｅｒｔ−ブトキシド（Ｈｆ（ＯｔＢｕ）４）、またはハフニウムジ−ｔｅｒｔ−ブトキシジメトキシメチルプロポキシド（Ｈｆ（ＯｔＢｕ）２（ｍｍｐ）２）であってもよい。前記マグネシウム先駆体は、マグネシウムジテトラメチルヘプタンジオネート（Ｍｇ（ｔｍｈｄ）２）であってもよい。
利用される方法は、パルス状液体注入を利用する有機金属先駆体に基づく化学気相蒸着である。堆積の間に基板１００の温度は、４００℃から６００度の間を備えており、及び単位秒あたり０．６ｎｍのオーダでハフニウムとマグネシウムの混合酸化物フィルム１を形成する割合を得るために、囲壁２００内部でのガス形状において存在する前記先駆体の濃度が調整される。得られる前記フィルム１は、化学量論式ＨｆＭｇｘＯｙか、マグネシウム酸化物ＭｇＯを有するこの化学式に関連した化合物の混合物に対応している。
図１で示されたような集積電子回路の製造の間に、上述したような方法で得られた前記連続的なハフニウムとマグネシウムの混合酸化物薄膜１は、一般に示されるゲートエッチングの段階の後でエッチングされる。方向性エッチング型の前記フィルム１のこのエッチングは、一般にプラズマを利用して実行され、その粒子は、方向Ｎに平行に、前記回路の表面の方向に加速される。
説明されたハフニウムとマグネシウムの混合酸化物の形成のための方法に対して、多くの修正がなされることが理解できる。特に、それぞれの先駆体の混合物を含む両金属の先駆体の単一のソースが利用されうる。前記混合物の割合は、前記混合酸化物の所定の化学量論を得るために適合される。最後に、本発明により他の混合酸化物薄膜を得ると同時に、引用された前記堆積パラメータの前記数値は図示の目的のためだけに与えられ、修正されうる。
１ ゲート絶縁膜部分
２ 中間層
３ ポリシリコン部分
４ 金属または金属窒化物層
１０ チャネル
１１、１２ ソースドレイン領域
１３ ゲート絶縁膜
１４ ゲート部
１５ スペーサ
１００ 基板
１０１ 支持体
１０２ 加熱システム
１０４ａ、１０４ｂ ソース
１０５ａ、１０５ｂ 移動パイプ
１０６ａ、１０６ｂ 注入器
１０７ ライン
１０８ 排気システム
１０９ａ，１０９ｂ エバポレータ
２００ 囲壁

Claims (16)

  1. ハフニウム酸化物に基づく少なくとも一つの薄膜部分を備えている集積電子回路であって、前記部分はさらに、ハフニウムとマグネシウムの混合酸化物の形態でマグネシウム原子を含んでおり、
    前記ハフニウムとマグネシウムの混合酸化物部分（１）は３０から５０の間を備えた誘電率を有していることを特徴とする。
  2. 前記ハフニウムとマグネシウムの混合酸化物は、アモルファスであるか、または立方、正方、または斜方晶系結晶構造を有している請求項１に記載の回路。
  3. 前記混合酸化物部分に含まれたマグネシウムとハフニウム原子の全量に対するマグネシウムの割合は、０．２０から０．４０の間を備えている請求項１または２に記載の回路。
  4. 前記ハフニウムとマグネシウムの混合酸化物の部分は、前記回路の少なくともキャパシタ誘電体の一部を構成している請求項１ないし３のいずれか一項に記載の回路。
  5. 前記ハフニウムとマグネシウムの混合酸化物の部分（１）は、前記回路のＭＯＳトランジスタの少なくともゲート絶縁膜（１３）の部分を構成している請求項１ないし３のいずれか一項に記載の回路。
  6. 前記ハフニウムとマグネシウムの混合酸化物の部分（１）は、中間層（２）によって、前記トランジスタのチャネル（１０）から分離されている請求項５に記載の回路。
  7. 前記中間層（２）は、少なくとも部分的にシリカに基づいている請求６に記載の回路。
  8. 前記ハフニウムとマグネシウムの混合酸化物の前記部分（１）は、１から６ｎｍの間を備えた厚さを有しており、及び前記中間層（２）は、１．０ｎｍ未満の厚さを有しており、前記厚さは、前記ハフニウムとマグネシウムの混合酸化物部分と前記中間層の間の接触面に垂直な方向（Ｎ）で測定されている請求項６または７に記載の回路。
  9. 前記ハフニウムとマグネシウムの混合酸化物の部分（１）は、２から３ｎｍの間を備えた厚さを有しており、前記中間層（２）は、０．５から０．８ｎｍの間を備えた厚さを有している請求項８に記載の回路。
  10. 前記トランジスタゲート（１４）は、ポリシリコン部分（３）を備えている請求項５ないし９のいずれか一項に記載の回路。
  11. 前記ゲート（３）の前記ポリシリコン部分は、金属または金属窒化物層（４）により前記ゲート絶縁膜（１）のハフニウムとマグネシウムの混合酸化物部分から分離されている請求項１０に記載の回路。
  12. 前記金属または金属窒化物層（４）は、前記金属または金属窒化膜と前記ポリシリコン部分の間の接触面に垂直な方向Ｎで、５から１０ｎｍの間を備えた厚さを有している請求項１１に記載の回路。
  13. 基板（１００）上にハフニウムとマグネシウムの混合酸化物を含有する薄膜（１）を形成する方法であって、前記方法は、
    −酸素を収容している囲壁（２００）内部で基板を加熱する段階と、
    −前記囲壁（２００）の内側上の少なくとも一つの注入開口を、注入器（１０６ａ、１０６ｂ）を経て、ハフニウムとマグネシウムの揮発性先駆体の一つ以上のソース（１０４ａ、１０４ｂ）に接続する段階であって、前記先駆体は、前記ソース内で液体形状である段階と、
    −前記囲壁（２００）の内側で、ハフニウムとマグネシウム先駆体の量を調整するために、注入器（１０６ａ、１０６ｂ）の開口を制御する段階と、
    を備えている方法。
  14. ハフニウム先駆体の第１のソース（１０４ａ）と、マグネシウム先駆体の第２のソース（１０４ｂ）が、それぞれ分離された注入器（１０６ａ、１０６ｂ）によって前記囲壁（２００）に接続され、及びそれぞれの前記注入器の開口の期間は、前記膜（１）に含有されたマグネシウムとハフニウムの全量に対する前記膜におけるマグネシウムの割合が０．２０から０．４０の間を備えるように調整される請求項１３に記載の方法。
  15. 前記ハフニウム及びマグネシウム先駆体は、アルキルまたはアルコキシドタイプの配位子を含有している有機金属化合物である請求項１３または１４に方法。
  16. 請求項１３ないし１５のいずれか一項に記載の方法を使用する方法であって、ハフニウムとマグネシウムの混合酸化物を含有している少なくとも一つの薄膜部分を組み込んでいる集積電子回路を製造するための方法。
JP2010504806A 2007-04-27 2008-04-25 ハフニウム酸化物に基づく薄膜部分を備えた集積電子回路 Pending JP2010525596A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0703089A FR2915623B1 (fr) 2007-04-27 2007-04-27 Circuit electronique integre comprenant une portion de couche mince a base d'oxyde d'hafnium.
PCT/FR2008/050753 WO2008155490A2 (fr) 2007-04-27 2008-04-25 Circuit electronique integre comprenant une portion de couche mince a base d'oxyde d'hafnium

Publications (1)

Publication Number Publication Date
JP2010525596A true JP2010525596A (ja) 2010-07-22

Family

ID=38670970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010504806A Pending JP2010525596A (ja) 2007-04-27 2008-04-25 ハフニウム酸化物に基づく薄膜部分を備えた集積電子回路

Country Status (5)

Country Link
US (1) US8154091B2 (ja)
EP (1) EP2143134B1 (ja)
JP (1) JP2010525596A (ja)
FR (1) FR2915623B1 (ja)
WO (1) WO2008155490A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210031964A (ko) * 2018-07-23 2021-03-23 가부시키가이샤 리코 금속 산화물 막 형성용 도포액, 산화물 절연체 막, 전계효과형 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101144015B1 (ko) 2010-01-08 2012-05-09 한국과학기술연구원 상온에서 증착된 Ｍｇ２Ｈｆ５Ｏ１２를 포함하는 유전체 박막, 이를 포함하는 캐퍼시터 및 트랜지스터와 이들의 제조방법
KR20120140112A (ko) * 2011-06-20 2012-12-28 삼성전자주식회사 반도체 장치의 제조 방법
JP5823353B2 (ja) * 2012-06-20 2015-11-25 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR101934829B1 (ko) 2012-10-23 2019-03-18 삼성전자 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US10799675B2 (en) * 2016-03-21 2020-10-13 Edwards Lifesciences Corporation Cam controlled multi-direction steerable handles

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004161602A (ja) * 2002-06-10 2004-06-10 Interuniv Micro Electronica Centrum Vzw Ｈｆ２および第２の化合物を含む組成物、その使用、そのデバイス、および基板上に誘電性層を形成する方法
WO2005085175A1 (ja) * 2004-02-18 2005-09-15 Adeka Corporation アルコキシド化合物、薄膜形成用原料及び薄膜の製造方法
JP2005259954A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置
JP2007067266A (ja) * 2005-09-01 2007-03-15 Toshiba Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3938064A (en) * 1973-09-04 1976-02-10 Bell Telephone Laboratories, Incorporated Devices using low loss dielectric material
US4860064A (en) * 1987-10-21 1989-08-22 American Telephone And Telegraph Company At&T Bell Laboratories Transistor comprising a 2-dimensional carrier gas collector situated between emitter and gate
WO2001086708A2 (en) * 2000-05-09 2001-11-15 Motorola, Inc. Amorphous metal oxide gate dielectric structure
WO2001094662A1 (fr) * 2000-06-07 2001-12-13 Commissariat A L'energie Atomique Procede de preparation d'un revetement sur un substrat par le procede ald utilisant un reactant deutere
JP3840207B2 (ja) * 2002-09-30 2006-11-01 株式会社東芝 絶縁膜及び電子素子
JP3920235B2 (ja) * 2003-03-24 2007-05-30 株式会社ルネサステクノロジ 半導体装置の製造方法
US20050142715A1 (en) * 2003-12-26 2005-06-30 Fujitsu Limited Semiconductor device with high dielectric constant insulator and its manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004161602A (ja) * 2002-06-10 2004-06-10 Interuniv Micro Electronica Centrum Vzw Ｈｆ２および第２の化合物を含む組成物、その使用、そのデバイス、および基板上に誘電性層を形成する方法
WO2005085175A1 (ja) * 2004-02-18 2005-09-15 Adeka Corporation アルコキシド化合物、薄膜形成用原料及び薄膜の製造方法
JP2005259954A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置
JP2007067266A (ja) * 2005-09-01 2007-03-15 Toshiba Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210031964A (ko) * 2018-07-23 2021-03-23 가부시키가이샤 리코 금속 산화물 막 형성용 도포액, 산화물 절연체 막, 전계효과형 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템
KR102511266B1 (ko) * 2018-07-23 2023-03-16 가부시키가이샤 리코 금속 산화물 막 형성용 도포액, 산화물 절연체 막, 전계효과형 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템
US11901431B2 (en) 2018-07-23 2024-02-13 Ricoh Company, Ltd. Coating liquid for forming metal oxide film, oxide insulator film, field-effect transistor, display element, image display device, and system

Also Published As

Publication number Publication date
EP2143134A2 (fr) 2010-01-13
US8154091B2 (en) 2012-04-10
WO2008155490A2 (fr) 2008-12-24
EP2143134B1 (fr) 2017-03-29
WO2008155490A3 (fr) 2009-02-12
US20100059834A1 (en) 2010-03-11
FR2915623B1 (fr) 2009-09-18
FR2915623A1 (fr) 2008-10-31

Similar Documents

Publication Publication Date Title
US7749879B2 (en) ALD of silicon films on germanium
US7875912B2 (en) Zrx Hfy Sn1-x-y O2 films as high k gate dielectrics
JP6539900B2 (ja) 強誘電体デバイス及びその製造方法
TWI261309B (en) Semiconductor device with epitaxial C49-titanium silicide (TiSi2) layer and method for fabricating the same
US8901706B2 (en) Thermally stable high-K tetragonal HFO2 layer within high aspect ratio deep trenches
US7459372B2 (en) Methods of manufacturing a thin film including hafnium titanium oxide and methods of manufacturing a semiconductor device including the same
US20080315295A1 (en) Atomic Layer Deposition Method and Semiconductor Device Formed by the Same
JP2010525596A (ja) ハフニウム酸化物に基づく薄膜部分を備えた集積電子回路
US20100047991A1 (en) High-k dielectric film, method of forming the same and related semiconductor device
US20050082624A1 (en) Germanate gate dielectrics for semiconductor devices
TW449912B (en) Capacitor for semiconductor memory device and method of manufacturing the same
US9406554B2 (en) Diffusion barrier layer formation
Henkel et al. Atomic layer-deposited platinum in high-k/metal gate stacks
US9590054B2 (en) Low temperature spacer for advanced semiconductor devices
KR101116166B1 (ko) 반도체 소자의 커패시터 및 그 제조 방법
TW202238834A (zh) 半導體裝置的形成方法
CN1661802A (zh) 半导体元件及其制造方法
Kim Nano-scale zirconia and hafnia dielectrics grown by atomic layer deposition: Crystallinity, interface structures and electrical properties
JP3618320B2 (ja) 半導体装置および半導体装置の製造方法
JP3682534B2 (ja) 高誘電率薄膜及びその作製方法
US20070054503A1 (en) Film forming method and fabrication process of semiconductor device
JP3963446B2 (ja) 半導体装置及びその製造方法
Ohkawa et al. Highly reliable gate oxidation using catalytic water vapor generator (WVG) for MOS device fabrication
JP2007165918A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120531

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204