KR20210031964A - 금속 산화물 막 형성용 도포액, 산화물 절연체 막, 전계효과형 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템 - Google Patents

금속 산화물 막 형성용 도포액, 산화물 절연체 막, 전계효과형 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템 Download PDF

Info

Publication number
KR20210031964A
KR20210031964A KR1020217004922A KR20217004922A KR20210031964A KR 20210031964 A KR20210031964 A KR 20210031964A KR 1020217004922 A KR1020217004922 A KR 1020217004922A KR 20217004922 A KR20217004922 A KR 20217004922A KR 20210031964 A KR20210031964 A KR 20210031964A
Authority
KR
South Korea
Prior art keywords
effect transistor
coating liquid
field effect
film
forming
Prior art date
Application number
KR1020217004922A
Other languages
English (en)
Other versions
KR102511266B1 (ko
Inventor
나오유키 우에다
유키 나카무라
유키코 아베
신지 마츠모토
유지 소네
료이치 사오토메
사다노리 아라에
미네히데 구사야나기
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20210031964A publication Critical patent/KR20210031964A/ko
Application granted granted Critical
Publication of KR102511266B1 publication Critical patent/KR102511266B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 소스 전극 및 드레인 전극; 게이트 전극; 반도체층; 및 게이트 절연층을 포함하는 전계효과형 트랜지스터로서, 상기 게이트 절연층은 A 원소 및 B 원소를 포함하는 산화물 절연체 막이며, 상기 A 원소는 Zr 및 Hf로 이루어진 군으로부터 선택되는 1종 이상이고, 상기 B 원소는 Be 및 Mg로 이루어진 군으로부터 선택되는 1종 이상인 전계효과형 트랜지스터에 관한 것이다.

Description

금속 산화물 막 형성용 도포액, 산화물 절연체 막, 전계효과형 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템
본 발명은 금속 산화물 막 형성용 도포액, 산화물 절연체 막, 전계효과형 트랜지스터, 표시 소자, 화상 표시 장치, 시스템, 산화물 절연체 막의 제조 방법 및 전계효과형 트랜지스터의 제조 방법에 관한 것이다.
최근 수년간, 플랫 패널 디스플레이 중에서는, 액티브 매트릭스 박막 트랜지스터(AM-TFT)를 백플레인(backplane)으로서 갖는 액정 디스플레이(LCD) 또는 유기 EL 디스플레이가 주류가 되어 왔다. TFT에 사용된 반도체는 비정질 실리콘(a-Si), 저온 폴리실리콘(LTPS) 및 In-Ga-Zn-O(IGZO)계 산화물 반도체의 3종으로 크게 나뉜다. 이들 중에서, 산화물 반도체 TFT(이하, 산화물 TFT로 지칭함)에 대한 기대가 크며, 세계적으로 연구 및 개발이 진행되어 왔다(예를 들어, 비특허문헌 1 참조).
한편, 게이트 절연막은 TFT를 구성하는 핵심 부품이다. 공업적으로, 화학 기상 증착법(CVD)에 의해 형성된 SiO2 또는 SiON의 막은 초기부터 지속적으로 사용되고 있다. 공업적으로, 화학 기상 증착법(CVD)에 의해 형성된 SiO2 또는 SiON의 막은 TFT의 3종 모두에서 게이트 절연막으로서 사용되고 있다.
최근 수년간, 디스플레이 화면이 커질수록 더 높은 해상도 및 더 미세한 화소가 개발되며, 반도체의 이동도 및 게이트 절연막의 비유전율을 개선시킬 것이 점점 더 필요해지고 있다.
그래서, 높은 유전율을 갖는 산화물 절연체 막을 사용한 전계효과형 트랜지스터의 제공에 대한 수요가 있다.
반도체층 및 게이트 절연층의 통상적인 형성 방법은, 예를 들어 스퍼터링법, 화학 기상 증착법(CVD) 및 원자층 증착법(ALD)이다.
그러나, 상기 진공 공정은 복잡하며 고가의 장치 및 원료 가스에 대한 안전 대책이 요구되며, 공정 단가도 높은 문제가 있다. 또한, 원료 가스에 대한 제약은 산화물 막의 형성 및 물성을 자유로이 제어하는 것을 어렵게 한다.
최근 수년간, 실시가 용이하며, 비용 절감이 가능한 액상법에 대한 관심이 집중되고 있다. 액상법에서, 큰 면적의 금속 산화물 막을 낮은 공정 온도에서 쉽게 제작할 수 있다.
그러므로, 높은 유전율을 갖는 산화물 절연체 막을 사용한 전계효과형 트랜지스터에서도, 낮은 공정 온도에서 용이하게 제작될 수 있는 높은 유전율을 갖는 산화물 절연체 막을 사용한 대면적의 전계효과형 트랜지스터의 제공이 요구된다.
비특허문헌 1: Thin-Film Transistors, Cherie R. Kagan (editing), Paul Andry (editing) publisher: CRC Press (2003/2/25)
본 개시내용의 목적은 높은 유전율을 갖는 산화물 절연체 막을 게이트 절연층으로서 포함하며, 고성능인 전계효과형 트랜지스터를 제공하는 것이다.
전술한 문제를 해결하기 위한 수단은 하기와 같다.
즉, 본 개시내용의 전계효과형 트랜지스터는 소스 전극 및 드레인 전극; 게이트 전극; 반도체층; 및 게이트 절연층을 포함한다. 상기 게이트 절연층은 A 원소 및 B 원소를 포함하는 산화물 절연체 막이고, 상기 A 원소는 Zr 및 Hf로 이루어진 군으로부터 선택되는 1종 이상이며, 상기 B 원소는 Be 및 Mg로 이루어진 군으로부터 선택되는 1종 이상이다.
본 개시내용에 의하면, 높은 유전율을 갖는 산화물 절연체 막을 게이트 절연층으로서 포함하며, 높은 성능을 갖는 전계효과형 트랜지스터를 제공할 수 있다.
도 1은 보텀 게이트/보텀 컨택트 전계효과형 트랜지스터의 일례를 예시하는 개략 구성도이다
도 2는 보텀 게이트/탑 컨택트 전계효과형 트랜지스터의 일례를 예시하는 개략 구성도이다.
도 3은 탑 게이트/보텀 컨택트 전계효과형 트랜지스터의 일례를 예시하는 개략 구성도이다.
도 4는 탑 게이트/탑 컨택트 전계효과형 트랜지스터의 일례를 예시하는 개략 구성도이다.
도 5는 탑 게이트/ILD 전계효과형 트랜지스터의 일례를 예시하는 개략 구성도이다.
도 6a는 본 개시내용의 전계효과형 트랜지스터의 제조 방법의 일례를 예시하는 도이다(파트 1).
도 6b는 본 개시내용의 전계효과형 트랜지스터의 제조 방법의 일례를 예시하는 도이다(파트 2).
도 6c는 본 개시내용의 전계효과형 트랜지스터의 제조 방법의 일례를 예시하는 도이다(파트 3).
도 6d는 본 개시내용의 전계효과형 트랜지스터의 제조 방법의 일례를 예시하는 도이다(파트 4).
도 7은 또 다른 실시양태에서의 텔레비전 장치의 구성의 블록도이다.
도 8은 또 다른 실시양태에서의 텔레비전 장치의 설명도(1)이다.
도 9는 또 다른 실시양태에서의 텔레비전 장치의 설명도(2)이다.
도 10은 또 다른 실시양태에서의 텔레비전 장치의 설명도(3)이다.
도 11은 또 다른 실시양태에서의 표시 소자의 설명도이다.
도 12는 또 다른 실시양태에서의 유기 EL의 설명도이다.
도 13은 또 다른 실시양태에서의 텔레비전 장치의 설명도(4)이다.
도 14는 또 다른 실시양태에서의 또 다른 표시 소자의 설명도(1)이다.
도 15는 또 다른 실시양태에서의 또 다른 표시 소자의 설명도(2)이다.
(금속 산화물 막 형성용 도포액)
본 개시내용의 금속 산화물 막 형성용 도포액은 적어도 A 원소 및 B 원소를 포함하며, 바람직하게는 C 원소를 포함하며, 필요할 경우 용매로서 기타 성분을 더 포함한다.
금속 산화물 막 형성용 도포액은, 예를 들어 적어도 금속원을 포함하며, 필요할 경우 기타 성분, 예컨대 용매를 더 포함한다. 금속원은 적어도 A 원소를 포함하는 A 원소 함유 화합물 및 B 원소를 포함하는 B 원소 함유 화합물을 포함하며, 바람직하게는 C 원소를 포함하는 C 원소 함유 화합물을 포함하며, 필요할 경우 기타 성분을 더 포함한다.
금속 산화물 막 형성용 도포액은 고유전율을 갖는 대면적의 산화물 절연체 막을 낮은 공정 온도에서 용이하게 형성할 수 있는 금속 산화물 막 형성용 도포액이다.
금속 산화물 막 형성용 도포액은 하기에 기재하는 본 개시내용의 산화물 절연체 막의 제조에 적절하게 사용될 수 있다.
<A 원소>
A 원소는 Zr(지르코늄) 및 Hf(하프늄)로 이루어진 군으로부터 선택되는 1종 이상이다.
<B 원소>
B 원소는 Be(베릴륨) 및 Mg(마그네슘)로 이루어진 군으로부터 선택되는 1종 이상이다.
<C 원소>
C 원소는 Sc(스칸듐), Y(이트륨) 및 Ln(란타노이드)으로 이루어진 군으로부터 선택되는 1종 이상이다.
Ln(란타노이드)의 예는 La(란타넘), Ce(세륨), Pr(프라세오디뮴), Nd(네오디뮴), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄), Tb(테르븀), Dy(디스프로슘), Ho(홀뮴), Er(에르븀), Tm(툴륨), Yb(이테르븀) 및 Lu(루테튬)을 포함한다.
<<용매>>
용매는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 바람직한 예는 유기 용매 및 물을 포함한다.
<<<유기 용매>>>
유기 용매는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 유기 용매는 바람직하게는 유기산, 유기산 에스테르, 방향족 화합물, 디올, 글리콜 에테르, 극성 비양성자성 용매, 알칸 화합물, 알켄 화합물, 에테르 화합물 및 알코올로 이루어진 군으로부터 선택된 적어도 1종이다.
-유기산-
유기산은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 바람직한 예는 아세트산, 락트산, 프로피온산, 옥틸산, 네오데칸산 및 그의 유도체를 포함한다.
이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
-유기산 에스테르-
유기산 에스테르는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 바람직한 예는 에틸 아세테이트, 프로필 아세테이트, 메틸 락테이트, 프로필 프로피오네이트 및 그의 유도체를 포함한다.
이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
-방향족 화합물-
방향족 화합물은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 바람직한 예는 톨루엔, 크실렌, 메시틸렌, 테트랄린, 사이클로헥실벤젠 및 그의 유도체를 포함한다.
이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
-디올-
디올은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있으며, 바람직하게는 알칸디올 및 디알킬렌 글리콜이다. 디올은 바람직하게는 2 내지 6개의 탄소 원자를 포함한다. 디올은 더욱 바람직하게는 디에틸렌 글리콜, 1,2-에탄디올, 1,2-프로판디올 및 1,3-부탄디올로 이루어진 군으로부터 선택된 적어도 1종이다.
이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
-글리콜 에테르-
글리콜 에테르는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있으며, 바람직하게는 알킬렌 글리콜 모노알킬 에테르이다. 글리콜 에테르는 바람직하게는 3 내지 8개의 탄소 원자를 포함한다.
알킬렌 글리콜 모노알킬 에테르는 바람직하게는 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노에틸 에테르, 에틸렌 글리콜 모노프로필 에테르, 에틸렌 글리콜 모노부틸 에테르, 프로필렌 글리콜-1-모노메틸 에테르 및 프로필렌 글리콜-1-모노부틸 에테르로 이루어진 군으로부터 선택된 적어도 1종이다. 그러한 알킬렌 글리콜 모노알킬 에테르는 약 120℃ 내지 약 180℃의 비점을 가지며, 이는 비교적 낮은 온도에서 단시간에 도포액을 소성시킬 수 있게 한다. 또한, 소성 후, 탄소 및 유기물과 같은 불순물을 더 적게 갖는 산화물 막을 얻을 수 있다.
이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
-극성 비양성자성 용매-
극성 비양성자성 용매는 금속원을 순조롭게 용해시키며, 용해 후 높은 안정성을 나타낸다. 그러므로, 극성 비양성자성 용매를 금속 산화물 막 형성용 도포액에 사용시, 균일성이 높고, 결함이 적은 금속 산화물 막을 얻을 수 있다.
극성 비양성자성 용매는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 바람직한 예는 이소포론, 프로필렌 카르보네이트, 테트라히드로푸란, 디히드로푸란-2(3H)-온, 디메틸포름아미드, 디메틸아세트아미드, 1,3-디메틸-2-이미다졸리디논 및 그의 유도체를 포함한다.
이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
-알칸 화합물-
알칸 화합물은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 예를 들어 n-헥산, 사이클로헥산, n-노난, 테트라데칸, 데칼린 및 그의 유도체가 바람직하다.
이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
-알켄 화합물-
알켄 화합물은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 예를 들어 1-도데센, 1-테트라데센 및 그의 유도체가 바람직하다.
이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
-에테르 화합물-
에테르 화합물은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 예를 들어 테트라히드로푸란, 폴리에틸렌 글리콜 및 그의 유도체가 바람직하다.
이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
-알코올-
알코올은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 예를 들어, 메탄올, 에탄올, 이소프로필 알코올, t-부탄올 및 그의 유도체가 바람직하다.
이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
금속 산화물 막 형성용 도포액은, 예를 들어 용질로서 금속원을 용매 중에 용해시켜 얻는다.
<금속원>
금속원은 무기염, 산화물, 수산화물, 금속 착체 및 유기산 염으로 이루어진 군으로부터 선택된 적어도 1종이다.
무기염의 예는 질산염, 황산염, 염화물, 탄산염, 아세트산염 및 인산염을 포함한다. 이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
유기산 염의 예는 카르복실산염, 페놀 및 그의 유도체를 포함한다. 이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
카르복실산염의 예는 지방족 카르복실산염, 방향족 카르복실산염, 히드록시 카르복실산염, 디카르복실산염, 트리카르복실산염 및 옥소카르복실산염을 포함한다. 이들은 단독으로 사용될 수 있거나 또는 병용될 수 있다.
용질로서 금속원은 용매 중에 균일하게 용해된다면 이온으로 해리될 수 있다. 그러한 경우에서, 농도의 편석(segregation)은 금속 산화물 막 형성용 도포액 중에서 발생하기 어려워서 금속 산화물 막 형성용 도포액을 장기간 동안 사용할 수 있게 한다. 또한, 상기 도포액을 사용하여 제조된 박막은 균질한 조성을 갖는다. 그러므로, 예를 들어 TFT의 게이트 절연층 및 반도체층에 사용 시 특징적인 균일성이 양호하다.
이하, 금속원은 각각의 금속 유형에 대하여 차례로 기재할 것이다.
<<A 원소 함유 화합물>>
A 원소 함유 화합물의 예는 지르코늄 함유 화합물 및 하프늄 함유 화합물을 포함한다.
-지르코늄 함유 화합물-
지르코늄 함유 화합물은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 지르코늄 함유 화합물의 예는 옥시질산지르코늄 이수화물, 무수 염화지르코늄, 염화지르코늄 수화물, 옥시황산지르코늄, 아세트산지르코늄 사수화물, 산화지르코늄, 수산화지르코늄, 지르코늄 아세틸아세토네이트 및 지르코늄 2-에틸헥사노에이트를 포함한다.
상기 지르코늄 함유 화합물은 합성된 생성물일 수 있거나 또는 시판품일 수 있다.
-하프늄 함유 화합물-
하프늄 함유 화합물은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 하프늄 함유 화합물의 예는 질산하프늄 무수물, 무수 염화하프늄, 염화하프늄 테트라히드로푸란 착체, 황산하프늄, 아세트산하프늄, 산화하프늄, 수산화하프늄, 하프늄 아세틸아세토네이트 및 하프늄 2-에틸헥사노에이트를 포함한다.
상기 하프늄 함유 화합물은 합성된 생성물일 수 있거나 또는 시판품일 수 있다.
<<B 원소 함유 화합물>>
B 원소 함유 화합물의 예는 베릴륨 함유 화합물 및 마그네슘 함유 화합물을 포함한다.
-베릴륨 함유 화합물-
베릴륨 함유 화합물은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 베릴륨 함유 화합물의 예는 질산베릴륨 삼수화물, 염화륨 사수화물, 황산베릴륨 사수화물, 아세트산베릴륨, 산화베릴륨, 수산화베릴륨, 불소화베릴륨, 염기성 탄산베릴륨, 베릴륨 아세틸아세토네이트 및 염기성 베릴륨 프로피오네이트를 포함한다.
상기 베릴륨 함유 화합물은 합성된 생성물일 수 있거나 또는 시판품일 수 있다.
-마그네슘 함유 화합물-
마그네슘 함유 화합물은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 마그네슘 함유 화합물의 예는 질산마그네슘 육수화물, 염화마그네슘 육수화물, 아세트산마그네슘 사수화물, 산화마그네슘, 수산화마그네슘, 마그네슘 아세틸아세토네이트, 마그네슘 프로피오네이트, 마그네슘 2-에틸헥사노에이트, 벤조산마그네슘 사수화물, 락트산마그네슘 삼수화물, 마그네슘 2-에틸부티레이트, 살리실산마그네슘 사수화물, 디시트르산트리마그네슘 구수화물 및 마그네슘 디페놀레이트를 포함한다.
상기 마그네슘 함유 화합물은 합성된 생성물일 수 있거나 또는 시판품일 수 있다.
<<C 원소 함유 화합물>>
C 원소 함유 화합물의 예는 스칸듐 함유 화합물, 이트륨 함유 화합물 및 란타노이드 함유 화합물을 포함한다.
-스칸듐 함유 화합물-
스칸듐 함유 화합물은 의도한 목적에 따라 적절하게 선택될 수 있다. 스칸듐 함유 화합물의 예는 질산스칸듐 오수화물, 염화스칸듐 육수화물, 아세트산스칸듐 수화물, 산화스칸듐, 수산화스칸듐, 스칸듐 아세틸아세토네이트 및 스칸듐 2-에틸헥사노에이트를 포함한다.
상기 스칸듐 함유 화합물은 합성된 생성물일 수 있거나 또는 시판품일 수 있다.
-이트륨 함유 화합물-
이트륨 함유 화합물은 의도한 목적에 따라 적절하게 선택될 수 있다. 이트륨 함유 화합물의 예는 질산이트륨 육수화물, 염화이트륨 육수화물, 아세트산이트륨 사수화물, 산화이트륨, 수산화이트륨, 이트륨 아세틸아세토네이트 및 이트륨 2-에틸헥사노에이트를 포함한다.
상기 이트륨 함유 화합물은 합성된 생성물일 수 있거나 또는 시판품일 수 있다.
-란타노이드 함유 화합물-
란타노이드 함유 화합물의 통상의 예로서 란타넘 함유 화합물, 세륨 함유 화합물 및 루테튬 함유 화합물을 하기에 기재할 것이다.
--란타넘 함유 화합물--
란타넘(La)은 란타노이드(Ln)의 일례이다.
란타넘 함유 화합물은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 란타넘 함유 화합물의 예는 질산란타넘 육수화물, 염화란타넘 칠수화물, 인산란타넘 수화물, 아세트산란타넘 수화물, 산화란타넘, 수산화란타넘, 란타넘 아세틸아세토네이트 및 란타넘 2-에틸헥사노에이트를 포함한다.
상기 란타넘 함유 화합물은 합성된 생성물일 수 있거나 또는 시판품일 수 있다.
--세륨 함유 화합물--
세륨(Ce)은 란타노이드(Ln)의 일례이다.
세륨 함유 화합물은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 세륨 함유 화합물의 예는 질산세륨 육수화물, 염화세륨 칠수화물, 아세트산세륨 일수화물, 산화세륨, 수산화세륨, 세륨 아세틸아세토네이트 및 세륨 2-에틸헥사노에이트를 포함한다.
상기 세륨 함유 화합물은 합성된 생성물일 수 있거나 또는 시판품일 수 있다.
--루테튬 함유 화합물--
루테튬(Lu)은 란타노이드(Ln)의 일례이다.
루테튬 함유 화합물은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 루테튬 함유 화합물의 예는 질산루테튬 육수화물, 염화루테튬 육수화물, 아세트산루테튬 사수화물, 산화루테튬, 수산화루테튬, 루테튬 아세틸아세토네이트 및 루테튬 2-에틸헥사노에이트를 포함한다.
상기 루테튬 함유 화합물은 합성된 생성물일 수 있거나 또는 시판품일 수 있다.
동일한 기재는 기타 란타노이드, 예컨대 Pr(프라세오디뮴) 및 Gd(가돌리늄)에 적용 가능하다.
<금속 산화물 막 형성용 도포액의 제조 방법>
금속 산화물 막 형성용 도포액의 제조 방법은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그러한 방법의 구체적인 일례는 하기와 같다. 구체적으로, 금속염 디올 용액 및 금속염 글리콜 에테르 용액을 각각 제조한다. 그 후, 금속염 디올 용액 및 금속염 글리콜 에테르 용액을 원하는 비로 혼합한다.
본 개시내용의 금속 산화물 막 형성용 도포액은 금속 산화물 막을 제조하기 위한 도포액에 적절하다. 특히, 본 개시내용의 도포액은 전계효과형 트랜지스터의 게이트 절연층 및 층간 절연층을 제조하기 위한 도포액에 적절하다.
본 개시내용에서, 금속 산화물은 질소를 포함하여도 좋다. 즉, 금속 산화물은 이른바 산질화물일 수 있다.
(산화물 절연체 막)
본 개시내용의 산화물 절연체 막은 적어도 A 원소 및 B 원소를 포함하며, 바람직하게는 C 원소를 포함하며, 필요할 경우 기타 성분을 더 포함한다.
산화물 절연체 막은 절연성 산화물이다.
산화물은 산질화물을 포함한다.
<A 원소>
A 원소는 Zr(지르코늄) 및 Hf(하프늄)로 이루어진 군으로부터 선택되는 1종 이상이다.
<B 원소>
B 원소는 Be(베릴륨) 및 Mg(마그네슘)로 이루어진 군으로부터 선택되는 1종 이상이다.
<C 원소>
C 원소는 Sc(스칸듐), Y(이트륨) 및 Ln(란타노이드)으로 이루어진 군으로부터 선택되는 1종 이상이다.
Ln(란타노이드)의 예는 La(란타넘), Ce(세륨), Pr(프라세오디뮴), Nd(네오디뮴), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄), Tb(테르븀), Dy(디스프로슘), Ho(홀뮴), Er(에르븀), Tm(툴륨), Yb(이테르븀) 및 Lu(루테튬)를 포함한다.
산화물 절연체 막에 포함되는 금속 이온의 d 궤도의 전자 배치는 바람직하게는 d0 또는 d10이다. 전자 배치가 d0 또는 d10인 d 궤도는 폐각(closed-shell) 구조이다. 그러므로, 가시광 영역에서는 흡수가 없으며, 이는 와이드 밴드 갭 에너지를 나타낸다.
(산화물 절연체 막의 제조 방법)
본 개시내용의 산화물 절연체 막의 제조 방법은 본 개시내용의 금속 산화물 막 형성용 도포액을 피도물 상에 피복하고, 도포액을 건조시킨 후, 소성을 행하는 것을 포함하며, 필요할 경우 기타 단계를 더 포함한다.
피도물은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 피도물의 예는 유리 기재 및 플라스틱 기재를 포함한다.
산화물 절연체 막을 전계효과형 트랜지스터의 게이트 절연층 및 층간 절연층에 사용시 피도물은, 예를 들어 기재, 게이트 전극 및 반도체층이다. 기재의 형상, 구조 및 크기는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 기재의 재질은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예는 유리 및 플라스틱을 포함한다.
도포 방법은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그러한 방법의 예는 스크린 인쇄법, 롤 코팅법, 딥 코팅법, 스핀 코팅법, 다이 코팅법, 잉크젯법 및 나노임프린트법을 포함한다. 그들 중에서, 스핀 코팅법 및 다이 코팅법은 기존의 포토리소그래피 기술과 쉽게 조합될 수 있어서 바람직하다.
건조는 금속 산화물 막 형성용 도포액 중의 휘발성 성분이 제거될 수 있다면 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 건조에서 휘발성 성분을 완전하게 제거할 필요는 없으며, 휘발성 성분이 소성을 방해하지 않는 정도로 휘발성 성분을 제거할 수 있다는 점에 유의한다.
소성 온도는 도포액 중에 포함된 금속 원소가 산화물을 형성하는 온도 이상이며, 기재(피도물)가 열에 의해 변형되는 온도 이하라면 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 소성 온도는 바람직하게는 150℃ 내지 600℃이다.
소성 분위기는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 예를 들어 산소 포함 분위기(예를 들어, 산소 중에서 및 공기 중에서)가 바람직하다. 상기 분위기는 금속원 또는 용매 중에 포함된 유기물 및 음이온을 산화시키고, 기체화시켜 막으로부터 제거될 수 있다. 또한, 질소를 포함하는 분위기 중에서(예를 들어, 질소 중에서 및 암모니아 증기 중에서) 도포액을 소성할 경우, 질소를 막에 혼입시켜 산질화물 막을 형성할 수 있다. 그 결과, 비유전율 및 열팽창계수와 같은 막의 물성이 제어될 수 있다.
소성 시간은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다.
형성되는 산화물 절연체 막의 평균 두께는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 예를 들어 게이트 절연층으로서 그의 평균 두께는 바람직하게는 1 ㎚ 내지 500 ㎚, 더욱 바람직하게는 10 ㎚ 내지 300 ㎚, 특히 바람직하게는 50 ㎚ 내지 200 ㎚이다.
(전계효과형 트랜지스터)
본 개시내용의 전계효과형 트랜지스터는 적어도 소스 전극 및 드레인 전극, 게이트 전극, 반도체층 및 게이트 절연층을 포함하며, 필요할 경우 기재와 같은 기타 부재를 더 포함한다.
<게이트 전극>
게이트 전극이, 예를 들어 게이트 전압이 인가되는 전극이라면, 게이트 전극은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다.
게이트 전극의 재질은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그러한 재질의 예는 금속(예를 들어, 백금, 팔라듐, 금, 은, 구리, 아연, 알루미늄, 니켈, 크롬, 탄탈륨, 몰리브데늄, 텅스텐 및 티타늄)을 포함한다. 또한, 상기 재질의 예는 도전성 산화물(예를 들어, 산화인듐, 산화아연, 산화주석, 산화갈륨 및 산화니오븀), 그의 복합 화합물, 그의 혼합물 및 그의 적층막을 포함한다.
게이트 전극의 평균 두께는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있으며, 바람직하게는 40 ㎚ 내지 2 마이크로미터, 더욱 바람직하게는 70 ㎚ 내지 1 마이크로미터이다.
<소스 전극 및 드레인 전극>
소스 전극 및 드레인 전극은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다.
소스 전극의 재질 및 드레인 전극의 재질은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예는 게이트 전극의 기재에서 예시된 재질과 동일한 재질을 포함한다.
소스 전극 및 드레인 전극의 평균 두께는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있으며, 바람직하게는 40 ㎚ 내지 2 마이크로미터, 더욱 바람직하게는 70 ㎚ 내지 1 마이크로미터이다.
<반도체층>
반도체층(활성층)은, 예를 들어 소스 전극 및 드레인 전극 사이에서 채널이 형성된 반도체층이다.
반도체층의 재질은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 예는 다결정질 실리콘(p-Si), 비정질 실리콘(a-Si), 산화물 반도체 및 유기 반도체, 예컨대 펜타센을 포함한다. 그들 중에서, 산화물 반도체는 반도체층 및 게이트 절연층 사이의 계면의 안정성면에서 바람직하다.
반도체층은, 예를 들어 n형 산화물 반도체에 의해 형성될 수 있다.
반도체층을 구성하는 n형 산화물 반도체는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. n형 산화물 반도체는 바람직하게는 인듐(In), 아연(Zn), 주석(Sn) 및 티타늄(Ti); 및 알칼리 토류 원소 또는 희토류 원소로 이루어진 군으로부터 선택된 적어도 1종을 포함하며, 더욱 바람직하게는 In 및 알칼리 토류 원소 또는 희토류 원소를 더 포함한다.
희토류 원소의 예는 스칸듐(Sc), 이트륨 (Y), 란타넘(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb) 및 루테튬(Lu)을 포함한다.
반도체층의 평균 두께는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 평균 두께는 바람직하게는 1 ㎚ 내지 200 ㎚, 더욱 바람직하게는 5 ㎚ 내지 100 ㎚이다.
<게이트 절연층>
게이트 절연층은 산화물 절연체 막이다.
산화물 절연체 막은 본 개시내용의 산화물 절연체 막이다. 즉, 산화물 절연체 막은 적어도 A 원소 및 B 원소를 포함하며, 바람직하게는 C 원소를 포함하며, 필요할 경우 기타 성분을 더 포함한다.
전계효과형 트랜지스터의 게이트 절연층은 바람직하게는 고유전율, 고절연성 및 고 화학적 내구성과 같은 물성을 갖는다. 또한, 고절연성을 달성하기 위하여, 와이드 밴드 갭 에너지를 가지며, 비정질인 막이 바람직하다.
통상적으로, CMOS 분야에서 높은 k 게이트 절연막으로서, Zr, Hf 또는 Ln을 포함한 페로브스카이트 산화물로서 나타낸 다수의 결정질 산화물이 고려되어 왔다(예를 들어, Gd2O3, Pr2O3, LaAlO3, La2O3, ZrO2, HfO2, SrZrO3, CaHfO3, LaScO3 및 La2Zr2O7) (비특허 문헌: ISRN Nanotechnology, Vol. 2012, (2012) 35).
상기 절연막은 약 10 내지 약 40의 상당히 높은 비유전율 값을 갖는 것으로 보고되었다. 그러나, 상기 절연막은 실용화되지 않았다.
게이트 누설을 방지하기 위하여, 다결정질 막에 존재하는 입계(grain boundary)는 불리하며, 비정질성이 높은 산화물이 바람직하다. 그러한 관점에서, (Ca, Sr, Ba)O-(Zr, Hf)O2 시스템에서 다양한 조성을 갖는 페로브스카이트 결정상 및 층상 페로브스카이트 결정상이 존재하며, 비교적 낮은 온도에서 쉽게 결정이 석출된다.
한편, 본 개시내용의 산화물 절연체 막인 산화물 절연체 막의 (Be, Mg)O-(Zr, Hf)O2-시스템에서, 페로브스카이트상 또는 층상 페로브스카이트상은 존재하지 않으므로 비정질 막은 쉽게 유지된다. 또한, 밴드 갭 에너지가 커져서 절연성이 우수하다.
여기서, 희토류 산화물(RE2O3) 및 (Zr, Hf) 산화물 각각은 내열성이 높으며, 그의 융점은 2,000℃ 초과이다. 그러나, RE2O3-(Zr, Hf)O2-시스템에서, La2Zr2O7로 나타내는 피로클로르 결정상이 존재하며, 결정상은 비교적 낮은 온도(예를 들어, La2Zr2O7의 경우 650℃)에서 생성된다.
그러나, 본 개시내용의 산화물 절연체 막의 바람직한 관점인 (Be, Mg)O-RE2O3-(Zr, Hf)O2의 3성분계는 비정질성을 증가시킬 수 있으며, 밴드 갭 에너지를 확대시킬 수 있으며, 화학적 내구성을 개선시킬 수 있어서 우수한 산화물 절연체 막을 제공할 수 있게 한다.
또한, 본 개시내용의 산화물 절연체 막에 포함되는 금속 이온의 d 궤도의 전자 배치는 바람직하게는 d0 또는 d10이다. 전자 배치가 d0 또는 d10인 d 궤도는 폐각 구조이다. 그러므로, 가시광 영역에서는 흡수가 존재하지 않으며, 이는 와이드 밴드 갭 에너지를 나타낸다.
게이트 절연층의 평균 두께는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그의 평균 두께는 바람직하게는 10 ㎚ 내지 1 마이크로미터, 더욱 바람직하게는 30 ㎚ 내지 300 ㎚이다.
<기재>
기재의 형상, 구조 및 크기는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다.
기재는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 기재의 예는 유리 기재 및 플라스틱 기재를 포함한다.
유리 기재의 재질은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그러한 재질의 예는 무알칼리 유리 및 실리카 유리를 포함한다.
플라스틱 기재의 재질은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그러한 재질의 예는 폴리카르보네이트(PC), 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET) 및 폴리에틸렌 나프탈레이트(PEN)를 포함한다.
기재는 표면을 세정하고, 밀착성을 개선하기 위하여 전처리(예를 들어, 산소 플라즈마, UV 오존 및 UV 조사를 통한 세정)를 실시하는 것이 바람직하다는 점에 유의한다.
전계효과형 트랜지스터의 구조는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그러한 구조의 예는 보텀 게이트/보텀 컨택트 전계효과형 트랜지스터(도 1), 보텀 게이트/탑 컨택트 전계효과형 트랜지스터(도 2), 탑 게이트/보텀 컨택트 전계효과형 트랜지스터(도 3), 탑 게이트/탑 컨택트 전계효과형 트랜지스터(도 4) 및 TG-ILD(탑 게이트-층간 절연층) 구조(도 5)를 포함한다.
도 1 내지 도 5에서, 도면 부호 1은 기재를 나타내며, 도면 부호 2는 게이트 전극을 나타내며, 도면 부호 3은 게이트 절연층을 나타내며, 도면 부호 4는 소스 전극을 나타내며, 도면 부호 5는 드레인 전극을 나타내며, 도면 부호 6은 반도체층을 나타내며, 도면 부호 7은 제1의 층간 절연층을 나타내며, 도면 부호 8은 제2의 층간 절연층을 나타나며, 도면 부호 9는 제3의 층간 절연층을 나타낸다.
본 개시내용의 전계효과형 트랜지스터는 화소 구동 회로 및 논리 회로, 예컨대 액정 디스플레이, 유기 EL 디스플레이 및 일렉트로크로믹 디스플레이를 위한 전계효과형 트랜지스터에 적절하게 사용될 수 있다.
(전계효과형 트랜지스터의 제조 방법)
본 개시내용의 전계효과형 트랜지스터의 제조 방법은 본 개시내용의 금속 산화물 막 형성용 도포액을 도포하여 게이트 절연층을 형성하는 것을 포함하며(게이트 절연층의 형성 단계), 필요할 경우 기타 단계, 예컨대 게이트 전극의 형성 단계, 소스 전극 및 드레인 전극의 형성 단계 및 반도체층의 형성 단계를 더 포함한다.
<게이트 절연층의 형성 단계>
게이트 절연층의 형성 단계가 본 개시내용의 금속 산화물 막 형성용 도포액을 도포하여 게이트 절연층을 형성하는 단계라면, 상기 단계는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 예를 들어 상기 단계는 본 개시내용의 금속 산화물 막 형성용 도포액의 도포 및 도포액의 건조에 이어서 소성을 포함한다.
게이트 절연층의 형성 단계를 수행하면 본 개시내용의 산화물 절연체 막인 게이트 절연층을 얻을 수 있다.
도포 방법은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 그러한 방법의 예는 스크린 인쇄법, 롤 코팅법, 딥 코팅법, 스핀 코팅법, 다이 코팅법, 잉크젯법 및 나노임프린트법을 포함한다. 그들 중에서, 스핀 코팅법 및 다이 코팅법은 기존의 포토리소그래피 기술과 쉽게 조합될 수 있어서 바람직하다.
건조는 금속 산화물 막 형성용 도포액 중의 휘발성 성분이 제거될 수 있다면 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 건조에서 휘발성 성분을 완전하게 제거할 필요는 없으며, 휘발성 성분이 소성을 방해하지 않는 정도로 휘발성 성분을 제거할 수 있다는 점에 유의한다.
소성 온도는 도포액 중에 포함된 금속 원소가 산화물을 형성하는 온도 이상이며, 피도물이 열에 의해 변형되는 온도 이하라면 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 소성 온도는 바람직하게는 150℃ 내지 600℃이다.
소성 분위기는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 예를 들어 산소 포함 분위기(예를 들어, 산소 중에서 및 공기 중에서)가 바람직하다. 상기 분위기는 금속원 또는 용매 중에 포함된 유기물 및 음이온을 산화시키고, 기체화시켜 막으로부터 제거될 수 있다. 또한, 질소를 포함하는 분위기 중에서(예를 들어, 질소 중에서 및 암모니아 증기 중에서) 도포액을 소성할 경우, 질소를 막에 혼입시켜 산질화물 막을 형성할 수 있다. 그 결과, 비유전율 및 열팽창계수와 같은 막의 물성이 제어될 수 있다.
소성 시간은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다.
<게이트 전극의 형성 단계>
게이트 전극의 형성 단계가 게이트 전극을 형성하는 단계라면, 상기 단계는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 상기 단계의 예는 (i) 예를 들어 스퍼터링법 또는 다이 코팅법에 의해 막을 형성한 후 포토리소그래피에 의해 막에 패턴을 형성하는 게이트 전극의 형성 단계; 및 (ii) 인쇄 공정, 에컨대 잉크젯 인쇄, 나노임프린팅 또는 그라비아 인쇄에 의해 원하는 패턴을 갖는 막을 직접 형성하는 게이트 전극의 형성 단계를 포함한다.
<소스 전극 및 드레인 전극의 형성 단계>
소스 전극 및 드레인 전극의 형성 단계가 소스 전극 및 드레인 전극을 이간시켜 형성하는 단계라면, 상기 단계는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 상기 단계의 예는 (i) 예를 들어 스퍼터링법 또는 다이 코팅법에 의해 막을 형성한 후 포토리소그래피에 의해 막에 패턴을 형성하는 소스 전극 및 드레인 전극의 형성 단계; 및 (ii) 인쇄 공정, 예컨대 잉크젯 인쇄, 나노임프린팅 또는 그라비아 인쇄에 의해 원하는 패턴을 갖는 막을 직접 형성하는 소스 전극 및 드레인 전극의 형성 단계를 포함한다.
<반도체층의 형성 단계>
일례에서, 반도체층의 형성 단계가 반도체층을 형성하는 단계라면, 상기 단계는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 상기 단계의 예는 (i) 예를 들어 스퍼터링법 또는 다이 코팅법에 의해 막을 형성한 후 포토리소그래피에 의해 막에 패턴을 형성하는 반도체층의 형성 단계; 및 (ii) 인쇄 공정, 예컨대 잉크젯 인쇄, 나노임프린팅 또는 그라비아 인쇄에 의해 원하는 패턴을 갖는 막을 직접 형성하는 반도체층의 형성 단계를 포함한다.
여기서, 보텀 게이트/보텀 컨택트 전계효과형 트랜지스터의 제조 방법은 도 6a 내지 도 6d를 참조하여 기재될 것이다.
우선, 예를 들어 유리 기재로 형성된 기재(1) 상에, 예를 들어 알루미늄으로 이루어진 도전성 막이 스퍼터링법에 의해 형성되며, 형성된 도전성 막은 포토리소그래피에 의해 패턴을 형성하여 게이트 전극(2)을 형성한다(도 6a).
그 다음, 게이트 전극(2)을 덮도록 게이트 절연층(3)을 게이트 전극(2) 및 기재(1) 상에 형성한다(도 6b). 게이트 절연층(3)은 본 개시내용의 산화물 절연체 막이며, 예를 들어 본 개시내용의 금속 산화물 막 형성용 도포액을 도포하고, 도포액을 건조시킨 후 소성하여 얻는다.
그 후, 예를 들어 ITO로 이루어진 도전성 막이, 예를 들어 스퍼터링법에 의해 게이트 절연층(3) 상에 형성되고, 형성된 도전성 막은 포토리소그래피에 의해 패턴을 형성하여 소스 전극(4) 및 드레인 전극(5)을 형성한다(도 6c).
그 후, 소스 전극(4) 및 드레인 전극(5) 사이에 형성된 채널 영역을 덮도록 산화물 반도체 막을 스퍼터링법에 의해 게이트 절연층(3) 상에 형성하며, 형성된 산화물 반도체 막은 포토리소그래피에 의해 패턴을 형성하여 반도체층(6)을 형성한다(도 6d).
상기 기재된 바와 같이, 전계효과형 트랜지스터가 제작된다.
(표시 소자)
본 개시내용의 표시 소자는 적어도 광 제어 소자 및, 광 제어 소자를 구동시키도록 구성된 구동 회로를 포함하며, 필요할 경우 기타 부재를 더 포함한다.
광 제어 소자가 구동 신호에 따라 광 출력을 제어하도록 구성된 소자라면 광 제어 소자는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 광 제어 소자의 예는 일렉트로루미네선스(EL) 소자, 일렉트로크로믹(EC) 소자, 액정 소자, 전기영동 소자 및 일렉트로웨팅 소자를 포함한다.
구동 회로가 본 실시양태에 따른 전계효과형 트랜지스터를 포함한다면 구동 회로는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다. 기타 부재는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다.
또 다른 실시양태에 따른 표시 소자는 상기 실시양태에 따른 전계효과형 트랜지스터를 포함한다. 그러므로, 게이트 절연층(13)은 양호한 절연성을 지니며, 이는 양호한 전기 특성을 갖게 할 수 있다. 그 결과, 고품질의 표시를 달성하는 것이 가능하다.
(화상 표시 장치)
본 개시내용의 화상 표시 장치는 또 다른 실시양태에 따른 적어도 복수의 표시 소자, 복수의 배선 및 표시 제어 장치를 포함하며, 필요할 경우 기타 부재를 더 포함한다.
복수의 표시 소자가 또 다른 실시양태에 따른 매트릭스의 형태로 배치된 복수의 표시 소자라면, 복수의 표시 소자는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다.
복수의 배선이 복수의 표시 소자에서의 전계효과형 트랜지스터에 게이트 전압 및 화상 데이터 신호를 개별적으로 인가할 수 있다면, 복수의 배선은 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다.
표시 제어 장치가 화상 데이터에 대응하여, 전계효과형 트랜지스터의 게이트 전압 및 신호 전압을 복수의 배선을 통해 개별적으로 제어할 수 있다면, 표시 제어 장치는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다.
기타 부재는 특별히 제한되지 않으며, 의도하는 목적에 따라 적절하게 선택될 수 있다.
또 다른 실시양태에 따른 화상 표시 장치는 상기 실시양태에 따른 전계효과형 트랜지스터를 포함하는 표시 소자를 포함하며, 그리하여 고품질의 화상을 표시할 수 있다.
(시스템)
본 개시내용에 따른 시스템은 적어도 또 다른 실시양태에 따른 화상 표시 장치 및 화상 데이터 작성 장치를 포함한다.
화상 데이터 작성 장치는 표시하고자 하는 화상 정보에 기초하여 화상 데이터를 작성하고, 화상 데이터를 화상 표시 장치에 출력한다.
시스템은 또 다른 실시양태에 따른 화상 표시 장치를 포함하여 화상 정보를 고정밀도로 표시할 수 있다.
이하, 또 다른 실시양태에 따른 표시 소자, 화상 표시 장치 및 시스템을 구체적으로 기재할 것이다.
도 7은 또 다른 실시양태에 따른 시스템으로서 텔레비전 장치(500)의 개략 구성을 도시한다. 도 7에서의 접속선은 대표적인 신호 또는 정보의 흐름을 도시하며, 블록 사이의 접속 관계를 모두 도시하지는 않는다는 점에 유의한다.
또 다른 실시양태에 따른 텔레비전 장치(500)는, 예를 들어 주제어 장치(501), 튜너(503), AD 컨버터(ADC)(504), 복조 회로(505), 전송 스트림(TS) 디코더(506), 음성 디코더(511), DA 컨버터(DAC)(512), 음성 출력 회로(513), 스피커(514), 영상 디코더(521), 영상·OSD 합성 회로(522), 영상 출력 회로(523), 화상 표시 장치(524), OSD 묘화 회로(525), 메모리(531), 조작 장치(532), 드라이브 인터페이스(드라이브 IF)(541), 하드 디스크 장치(542), 광 디스크 장치(543), IR 광검출기(551) 및 통신 제어 장치(552)를 포함한다.
주제어 장치(501)는 텔레비전 장치(500)의 전체를 제어하도록 구성되며, 예를 들어 CPU, 플래쉬 ROM 및 RAM을 포함한다. 플래쉬 ROM은, 예를 들어 CPU로 해독 가능한 코드로 기록된 프로그램; 및 CPU로의 처리에 사용된 각종 데이터를 저장한다. 또한, RAM은 작업용 메모리이다.
튜너(503)는 안테나(610)에 의해 수신된 방송파로부터 사전설정된 채널을 선택하도록 구성된다. ADC(504)는 튜너(503)의 출력 신호(아나로그 정보)를 디지털 정보로 전환시키도록 구성된다. 복조 회로(505)는 ADC(504)로부터의 디지털 정보를 복조하도록 구성된다.
TS 디코더(506)는 복조 회로(505)의 출력 신호를 TS 디코드하여 출력 신호를 음성 정보 및 화상 정보로 분리하도록 구성된다. 음성 디코더(511)는 TS 디코더(506)로부터의 음성 정보를 디코드하도록 구성된다. DA 컨버터(DAC)(512)는 음성 디코더(511)의 출력 신호를 아나로그 신호로 전환시키도록 구성된다.
음성 출력 회로(513)는 DA 컨버터(DAC)(512)의 출력 신호를 스피커(514)로 출력하도록 구성된다. 영상 디코더(521)는 TS 디코더(506)로부터의 화상 정보를 디코드하도록 구성된다. 영상·OSD 합성 회로(522)는 영상 디코더(521)의 출력 신호 및 OSD 묘화 회로(525)의 출력 신호를 합성하도록 구성된다.
영상 출력 회로(523)는 영상·OSD 합성 회로(522)의 출력 신호를 화상 표시 장치(524)로 출력시키도록 구성된다. OSD 묘화 회로(525)는 화상 표시 장치(524)의 스크린 상의 문자 또는 그래픽을 표시하도록 구성된 문자 발생기를 포함한다. OSD 묘화 회로(525)는 조작 장치(532) 및 IR 광검출기(551)로부터의 지시에 따라 표시 정보를 포함한 신호를 생성하도록 구성된다.
메모리(531)는 시청각(AV) 데이터를 일시적으로 저장하도록 구성된다. 조작 장치(532)는 제어 패널과 같은 입력 매체(도시하지 않음)를 포함한다. 조작 장치(532)는 유저에 의해 입력된 각종 정보를 주제어 장치(501)에 통지하도록 구성된다. 드라이브 IF(541)는 쌍방향 통신의 인터페이스이다. 드라이브 IF(541)의 일례는 AT 접속 패킷 인터페이스(ATAPI)에 따른다.
하드 디스크 장치(542)는, 예를 들어 하드 디스크 및, 하드 디스크를 구동시키도록 구성된 구동 장치를 포함한다. 구동 장치는 하드 디스크 상의 데이터를 기록하고, 하드 디스크 상에 기록된 데이터를 재생하도록 구성된다. 광 디스크 장치(543)는 광 디스크(예를 들어, DVD) 상의 데이터를 기록하고, 광 디스크 상에 기록된 데이터를 재생하도록 구성된다.
IR 광검출기(551)는 원격 제어 송신기(620)로부터의 광신호를 수신하고, 수신된 광신호를 주제어 장치(501)에 통지하도록 구성된다. 통신 제어 장치(552)는 인터넷과의 통신을 제어하도록 구성된다. 각종 유형의 정보는 인터넷에 의해 얻을 수 있다.
일례로서 도 8에 도시한 바와 같이, 화상 표시 장치(524)는 표시 장치(700) 및 표시 제어 장치(780)를 포함한다. 일례로서 도 9에 도시된 바와 같이, 표시 장치(700)는 복수(여기서 "n"개×"m"개)의 표시 소자(702)가 매트릭스의 형태로 배치되는 디스플레이(710)를 포함한다.
일례로서 도 10에 도시한 바와 같이, 디스플레이(710)는 X축 방향을 따라 등간격으로 배치된 "n"개의 주사선(X0, X1, X2, X3, ····· Xn-2, Xn-1), Y축 방향을 따라 등간격으로 배치된 "m"개의 데이터선(Y0, Y1, Y2, Y3, ····· Ym-1), Y축 방향을 따라 등간격으로 배치된 "m"개의 전류 공급선(Y0i, Y1i, Y2i, Y3i,····· Ym-1i)을 포함한다. 각각의 표시 소자(702)는 각각의 주사선 및 각각의 데이터선에 의해 특정될 수 있다.
일례로서 도 11에 도시된 바와 같이, 각각의 표시 소자(702)는 유기 일렉트로루미네선스(EL) 소자(750) 및, 유기 EL 소자(750)가 발광하도록 구성된 드라이브 회로(720)를 포함한다. 구체적으로, 디스플레이(710)는 이른바 액티브 매트릭스 시스템의 유기 EL 디스플레이이다. 디스플레이(710)는 32인치형 컬러 디스플레이이다. 디스플레이의 크기는 상기 크기로 제한되지 않는다는 점에 유의한다.
일례로서 도 12에 도시된 바와 같이, 유기 EL 소자(750)는 유기 EL 박막층(740), 캐소드(712) 및 애노드(714)를 포함한다.
유기 EL 소자(750)는, 예를 들어 전계효과형 트랜지스터의 옆에 배치될 수 있다. 그러한 경우에서, 유기 EL 소자(750) 및 전계효과형 트랜지스터는 동일한 기재 상에 형성될 수 있다. 그러나, 유기 EL 소자(750) 및 전계효과형 트랜지스터의 배치는 상기 배치로 제한되지 않는다. 예를 들어 유기 EL 소자(750)는 전계효과형 트랜지스터 상에 배치될 수 있다. 그러한 경우에서, 게이트 전극은 투명성을 가질 것이 요구된다. 그러므로, 도전성 투명 산화물(예를 들어, ITO(산화주석인듐), In2O3, SnO2, ZnO, Ga 도핑된 ZnO, Al 도핑된 ZnO 및 Sb 도핑된 SnO2)을 게이트 전극에 사용한다.
유기 EL 소자(750)에서, Al은 캐소드(712)에 사용된다. Mg-Ag 합금, Al-Li 합금, ITO 등을 사용할 수 있다는 점에 유의한다. ITO는 애노드(714)에 사용된다. 도전성을 갖는 산화물, 예컨대 In2O3, SnO2 또는 ZnO 및 Ag-Nd 합금을 사용할 수 있다.
유기 EL 박막층(740)은 전자 수송층(742), 발광층(744) 및 정공 수송층(746)을 포함한다. 전자 수송층(742)은 캐소드(712)에 접속되고, 정공 수송층(746)은 애노드(714)에 접속된다. 발광층(744)은 소정의 전압이 애노드(714) 및 캐소드(712) 사이에 인가 시 발광한다.
도 11에 도시한 바와 같이, 드라이브 회로(720)는 2개의 전계효과형 트랜지스터(810 및 820) 및 캐패시터(830)를 포함한다. 전계효과형 트랜지스터(810)는 스위칭 소자로서 동작된다. 게이트 전극(G)은 소정의 주사선에 접속되며, 소스 전극(S)은 소정의 데이터선에 접속된다. 또한, 드레인 전극(D)은 캐패시터(830)의 한쪽 단자에 접속된다.
캐패시터(830)는 전계효과형 트랜지스터(810)의 상태, 즉 데이터를 기억하도록 구성된다. 캐패시터(830)의 다른쪽 단자는 소정의 전류 공급선에 접속된다.
전계효과형 트랜지스터(820)는 커다란 전류를 유기 EL 소자(750)에 공급하도록 구성된다. 전계효과형 트랜지스터(820)의 게이트 전극(G)은 전계효과형 트랜지스터(810)의 드레인 전극(D)에 접속된다. 전계효과형 트랜지스터(820)의 드레인 전극(D)은 유기 EL 소자(750)의 애노드(714)에 접속되며, 전계효과형 트랜지스터(820)의 소스 전극(S)은 소정의 전류 공급선에 접속된다.
전계효과형 트랜지스터(810)가 "온"의 상태가 될 때, 유기 EL 소자(750)는 전계효과형 트랜지스터(820)에 의해 구동된다.
일례로서 도 13에 도시된 바와 같이, 표시 제어 장치(780)는 화상 데이터 처리 회로(782), 주사선 구동 회로(784) 및 데이터선 구동 회로(786)를 포함한다.
화상 데이터 처리 회로(782)는 영상 출력 회로(523)의 출력 신호에 기초하여 디스플레이(710)에서의 복수의 표시 소자(702)의 휘도를 결정한다. 주사선 구동 회로(784)는 화상 데이터 처리 회로(782)의 지시에 따라 "n"개의 주사선에 전압을 개별적으로 인가한다. 데이터선 구동 회로(786)는 화상 데이터 처리 회로(782)의 지시에 따라 "m"개의 데이터선에 전압을 개별적으로 인가한다.
상기 기재로부터 명백한 바와 같이, 본 개시내용의 실시양태에 따른 텔레비전 장치(500)에서, 영상 디코더(521), 영상·OSD 합성 회로(522), 영상 출력 회로(523) 및 OSD 묘화 회로(525)는 화상 데이터 작성 장치를 구성한다.
상기에서, 광 제어 소자가 유기 EL 소자인 경우를 기재하였다. 그러나, 광 제어 소자는 이에 제한되지 않으며, 액정 소자, 일렉트로크로믹 소자, 전기영동 소자, 일렉트로웨팅 소자일 수 있다.
예를 들어, 광 제어 소자가 액정 소자인 경우, 액정 디스플레이는 디스플레이(710)로서 사용된다. 그러한 경우에서, 도 14에 도시한 바와 같이, 표시 소자(703)에 대한 전류 공급선을 제공할 필요는 없다.
이 경우, 일례로서 도 15에 도시된 바와 같이, 드라이브 회로(730)는 도 11에 도시된 각각의 전계효과형 트랜지스터(810 및 820)와 유사한 1개의 전계효과형 트랜지스터(840)로 구성될 수 있다. 전계효과형 트랜지스터(840)에서, 게이트 전극(G)은 소정의 주사선에 접속되며, 소스 전극(S)은 소정의 데이터선에 접속된다. 또한, 드레인 전극(D)은 액정 소자(770)의 화소 전극 및 캐패시터(760)에 접속된다. 도 15에서, 도면 부호 762는 캐패시터(760)의 대향 전극(공통 전극)을 나타내며, 도면 부호 772는 액정 소자(770)의 대향 전극(공통 전극)을 나타낸다.
상기 실시양태에서, 시스템이 텔레비전 장치인 경우를 기재하였다. 그러나, 시스템은 이에 제한되지 않는다. 즉, 시스템은 화상 및 정보를 표시하도록 구성된 장치로서 화상 표시 장치(524)를 포함한다면 특별히 제한되지 않는다. 예를 들어 시스템은 컴퓨터(퍼스널 컴퓨터 포함)가 화상 표시 장치(524)에 접속된 컴퓨터 시스템일 수 있다.
화상 표시 장치(524)는 휴대용 정보 장치(예를 들어, 휴대폰, 휴대용 음악 재생장치, 휴대용 비디오 재생장치, 전자북 및 개인 정보 단말기(PDA)) 및 카메라 장치(예를 들어, 스틸 카메라 및 비디오 카메라)에서의 표시 장치로서 사용될 수 있다. 또한, 화상 표시 장치(524)는 운송 시스템(예를 들어, 자동차, 비행기, 전차 및 선박)에서 정보의 각종 수단에 대한 표시 장치로서 사용될 수 있다. 또한, 화상 표시 장치(524)는 계측 장치, 분석 장치, 의료 기기 및 광고 매체에서 정보의 각종 수단에 대한 표시 장치로서 사용될 수 있다.
상기 기재된 바와 같이, 바람직한 실시양태 등을 상세하게 기재하였다. 그러나, 본 개시내용은 전술한 실시양태에 제한되지 않으며, 각종 변형예 및 치환예는 청구범위에 기재된 범주로부터 벗어남이 없이 전술한 실시양태에 추가될 수 있다.
실시예
이하, 본 개시내용을 실시예에 의해 기재하지만, 본 개시내용은 그러한 실시예로 제한되는 것으로 간주되어서는 안 된다.
(실시예 1-1)
<산화물 절연체 막 형성용 도포액의 제조>
옥시질산지르코늄 이수화물(0.50 mol) 및 질산마그네슘 육수화물(0.50 mol)을 칭량하였다. 그 후, 에틸렌 글리콜 모노메틸 에테르(500 ㎖), 프로필렌 글리콜(1,800 ㎖), 물(1,200 ㎖) 및 이소프로판올(1,800 ㎖)을 첨가하고, 용해시켜 산화물 절연체 막 형성용 도포액 1-1을 제조하였다.
(실시예 1-2 내지 1-12)
<산화물 절연체 막 형성용 도포액의 제조>
실시예 1-2 내지 1-12의 산화물 절연체 막 형성용 도포액 1-2 내지 1-12는 하기 표 1-1 및 1-2에 제시된 원료 조성을 사용하여 실시예 1-1과 동일한 방식으로 제조하였다.
(참고예 1-13 내지 1-15)
<산화물 절연체 막 형성용 도포액의 제조>
참고예 1-13 내지 1-15의 산화물 절연체 막 형성용 도포액 1-13 내지 1-15는 하기 표 2-1 및 2-2에 제시된 원료 조성을 사용하여 실시예 1-1과 동일한 방식으로 제조하였다.
[표 1-1]
Figure pct00001
[표 1-2]
Figure pct00002
[표 2-1]
Figure pct00003
[표 2-2]
Figure pct00004
표 1-1, 표 1-2, 표 2-1 및 표 2-2에서, 원료 및 용매의 명칭은 하기와 같다.
<용질 A>
ZrO(NO3)2·2H2O: 옥시질산지르코늄 이수화물
HfCl4: 염화하프늄
ZrO(C8H15O2)2: 지르코늄 비스(2-에틸헥사노에이트) 옥시드
ZrCl4·8H2O: 염화지르코늄 팔수화물
Hf(acac)4: 하프늄 아세틸아세토네이트
Hf(C8H15O2)4: 하프늄 테트라(2-에틸헥사노에이트)
<용질 B>
Mg(NO3)2·6H2O: 질산마그네슘 육수화물
BeSO4·4H2O: 질산베릴륨 사수화물
Be(acac)2: 베릴륨 아세틸아세토네이트
MgCl2·6H2O: 염화마그네슘 육수화물
Mg(C8H15O2)2: 마그네슘 비스(2-에틸헥사노에이트)
CaCl2·2H2O: 염화칼슘 이수화물
BaCl2·2H2O: 염화바륨 이수화물
SrCl2: 염화스트론튬
<용질 C>
Gd(C8H15O2)3: 가돌리늄 트리스(2-에틸헥사노에이트)
LaCl3·7H2O: 염화란타넘 칠수화물
Y(C8H15O2)3: 이트륨 트리스(2-에틸헥사노에이트)
La(NO3)3·6H2O: 질산란타넘 육수화물
Sc(NO3)3·6H2O: 질산스칸듐 육수화물
Ce(C8H15O2)3: 세륨 트리스(2-에틸헥사노에이트)
PrCl3·7H2O: 질산프라세오디뮴 칠수화물
LuCl3·7H2O: 질산루테튬 칠수화물
<용매 D>
EGME: 에틸렌 글리콜 모노메틸 에테르
EGIPE: 에틸렌 글리콜 모노이소프로필 에테르
<용매 E>
PG: 프로필렌 글리콜
EG: 에틸렌 글리콜
CHB: 사이클로헥실벤젠
<용매 F>
H2O: 물
<용매 G>
IPA: 이소프로판올
EtOH: 에탄올
MeOH: 메탄올
(실시예 2-1)
스핀 코팅기를 사용하여 표 1-1 및 표 1-2에서의 도포액 1-1을 UV 오존 세정을 실시한 무알칼리 유리 기재 상에 인쇄하였다. 인쇄 특성은 양호하였다. 기재를 120℃로 가열시킨 핫플레이트 상에서 10 분 동안 건조시키고, 400℃에서 1 시간 동안 대기 분위기 중에서 소성하여 투명한 산화물 막을 얻었다.
(실시예 2-2 내지 2-12)
실시예 2-1에서와 동일한 방식으로, 표 1-1 및 1-2에서의 각각의 도포액 1-2 내지 1-12를 인쇄/건조/소성으로 처리하여 유사한 투명한 산화물 막을 얻었다. 도포액 모두는 실시예 2-1에서의 도포액과 유사한 우수한 인쇄 특성을 가졌다.
도포액 1-2 내지 1-12 및 실시예 2-2 내지 2-12의 대응 관계는 하기와 같다.
· 실시예 2-2: 도포액 1-2
· 실시예 2-3: 도포액 1-3
· 실시예 2-4: 도포액 1-4
· 실시예 2-5: 도포액 1-5
· 실시예 2-6: 도포액 1-6
· 실시예 2-7: 도포액 1-7
· 실시예 2-8: 도포액 1-8
· 실시예 2-9: 도포액 1-9
· 실시예 2-10: 도포액 1-10
· 실시예 2-11: 도포액 1-11
· 실시예 2-12: 도포액 1-12
(참고예 2-13 내지 2-15)
실시예 2-1에서와 동일한 방식으로, 표 2-1 및 2-2에서의 각각의 도포액 1-13 내지 1-15를 인쇄/건조/소성으로 처리하여 유사한 투명한 산화물 막을 얻었다. 도포액 모두는 실시예 2-1에서의 도포액과 유사한 우수한 인쇄 특성을 가졌다.
도포액 1-13 내지 1-15 및 참고예 2-13 내지 2-15의 대응 관계는 하기와 같다.
· 참고예 2-13: 도포액 1-13
· 참고예 2-14: 도포액 1-14
· 참고예 2-15: 도포액 1-15
(실시예 3-1)
UV 오존 세정으로 처리한 무알칼리 유리 기재 상에 하부 전극으로서 100 ㎚의 Al을 마스크를 통해 증착시켰다. 표 1-1 및 표 1-2에서의 도포액 1-1을 그 위에 스핀 코팅에 의해 인쇄하였다. 막 형성 특성은 양호하였다. 기재를 120℃에서 1 시간 동안 오븐 내의 대기 분위기 중에서 건조시키고, 400℃에서 1 시간 동안 대기 분위기 중에서 소성하여 산화물 절연체 막을 얻었다. 그 후, 상부 전극으로서 100 ㎚의 Al을 마스크를 통해 증착시켜 캐패시터 구조를 형성하였다.
본 실시예에서 제작된 캐패시터는 100 Hz 내지 1 MHz의 영역에서 10.4 이상의 비유전율 ε을 가졌으며, 높은 비유전율을 가졌다는 것을 확인하였다. 또한, 유전 손실 tan δ의 값은 100 Hz 내지 100 kHz에서 약 2% 이하의 낮은 값이었다는 것을 확인하였다.
(실시예 4-1)
<전계효과형 트랜지스터의 제조>
-활성층의 형성-
무알카리 유리 기재를 중성 세제, 순수 및 이소프로필 알코올로 초음파 세정하였다. 기재를 건조시키고, UV-존 처리를 90℃에서 10 분 동안 실시하였다. 무알칼리 유리 기재 상에서 하기 방식으로 제조된 n형 산화물 반도체 막 형성용 도포액을 스핀 코팅기에 의해 도포하였다. 제도된 것을 120℃에서 1 시간 동안 오븐 내의 대기 분위기 중에서 건조시키고, 400℃에서 1 시간 동안 대기 분위기 중에서 소성하여 n형 산화물 반도체 막을 얻었다. 그 후, 소정의 형상을 갖는 활성층을 포토리소그래피에 의해 얻었다.
--n형 산화물 반도체 막 형성용 도포액--
염화마그네슘 육수화물[Mg(NO3)2·6H2O](0.3 mol), 질산인듐 삼수화물 [In(NO3)3·3H2O](0.6 mol) 및 염화주석 오수화물[SnCl4·5H2O](0.01 mol)을 칭량하였다. 그 후, N-메틸피롤리돈[NMP](1,500 ㎖), 프로필렌 글리콜(1,500 ㎖), 물(1,000 ㎖) 및 메탄올(2,000 ㎖)을 이에 첨가하고, 용해시켜 n형 산화물 반도체 막 형성용 도포액을 제조하였다.
-소스 전극 및 드레인 전극의 형성-
그 다음, 알루미늄 합금의 막(100 ㎚)을 그 위에 DC 마그네트론 스퍼터링법에 의해 형성하고, 포토리소그래피에 의해 패턴 형성하여 소스 전극 및 드레인 전극을 형성하였다. 여기서, 소스 및 드레인 전극의 길이에 의해 정의되는 채널 폭은 30 마이크로미터로 하고, 소스 전극 및 드레인 전극 사이의 이격에 의해 정의된 채널 길이는 10 마이크로미터로 하였다.
-게이트 절연층의 형성-
그 후, 도포액 1-1을 스핀 코팅기에 의해 도포하였다.
기재를 120℃로 가열시킨 핫 플레이트 상에서 10 분 동안 건조시키고 400℃에서 1 시간 동안 대기 분위기 중에서 소성하여 게이트 절연층을 얻었다. 얻은 게이트 절연층의 평균 두께는 약 130 ㎚였다.
-게이트 전극의 형성-
Mo의 막(100 ㎚)을 DC 마그네트론 스퍼터링법에 의해 형성하고, 포토리소그래피에 의해 패턴 형성하여 게이트 전극을 형성하였다.
-전극 패드의 형성-
그 다음, 스루 홀(through hole)을 게이트 절연층에서 포토리소그래피법에 의해 패턴 형성하여 소스 전극 및 드레인 전극의 전극 패드를 형성하였다.
마지막으로, 어닐링을 250℃에서 1 시간 동안 대기 분위기 중에서 수행하였다.
상기 기재된 바와 같이, 전계효과형 트랜지스터를 제작하였다.
(실시예 4-2 내지 4-12)
도포액 1-1을 하기 기재된 각각의 도포액으로 변경한 것을 제외하고, 실시예 4-1과 동일한 방식으로 전계효과형 트랜지스터를 제작하였다.
· 실시예 4-2: 도포액 1-2
· 실시예 4-3: 도포액 1-3
· 실시예 4-4: 도포액 1-4
· 실시예 4-5: 도포액 1-5
· 실시예 4-6: 도포액 1-6
· 실시예 4-7: 도포액 1-7
· 실시예 4-8: 도포액 1-8
· 실시예 4-9: 도포액 1-9
· 실시예 4-10: 도포액 1-10
· 실시예 4-11: 도포액 1-11
· 실시예 4-12: 도포액 1-12
(참고예 4-13 내지 4-15)
도포액 1-1을 하기 기재된 각각의 도포액으로 변경한 것을 제외하고, 실시예 4-1과 동일한 방식으로 전계효과형 트랜지스터를 제작하였다.
· 참고예 4-13: 도포액 1-13
· 참고예 4-14: 도포액 1-14
· 참고예 4-15: 도포액 1-15
본 개시내용의 측면은, 예를 들어 하기와 같다.
<1> 소스 전극 및 드레인 전극;
게이트 전극;
반도체층; 및
게이트 절연층
을 포함하는 전계효과형 트랜지스터로서,
상기 게이트 절연층은 A 원소 및 B 원소를 포함하는 산화물 절연체 막이며, 상기 A 원소는 Zr 및 Hf로 이루어진 군으로부터 선택되는 1종 이상이고, 상기 B 원소는 Be 및 Mg로 이루어진 군으로부터 선택되는 1종 이상인 전계효과형 트랜지스터.
<2> 반도체층이 산화물 반도체인 <1>에 따른 전계효과형 트랜지스터.
<3> 산화물 절연체 막이, Sc, Y 및 Ln(란타노이드)으로 이루어진 군으로부터 선택되는 1종 이상인 C 원소를 더 포함하는 <1> 또는 <2>에 따른 전계효과형 트랜지스터.
<4> 산화물 절연체 막에 포함되는 금속 이온의 d 궤도의 전자 배치가 d0 또는 d10인 <1> 내지 <3> 중 어느 하나에 따른 전계효과형 트랜지스터.
<5> Zr 및 Hf로 이루어진 군으로부터 선택되는 1종 이상인 A 원소; 및
Be 및 Mg로 이루어진 군으로부터 선택되는 1종 이상인 B 원소
를 포함하는 산화물 절연체 막.
<6> Sc, Y 및 Ln(란타노이드)으로 이루어진 군으로부터 선택되는 1종 이상인 C 원소를 더 포함하는 <5>에 따른 산화물 절연체 막.
<7> Zr 및 Hf로 이루어진 군으로부터 선택되는 1종 이상인 A 원소; 및
Be 및 Mg로 이루어진 군으로부터 선택되는 1종 이상인 B 원소
를 포함하는, 금속 산화물 막 형성용 도포액.
<8> Sc, Y 및 Ln(란타노이드)으로 이루어진 군으로부터 선택되는 1종 이상인 C 원소를 더 포함하는, <7>에 따른 금속 산화물 막 형성용 도포액.
<9> 용매를 더 포함하는 <7> 또는 <8>에 따른 금속 산화물 막 형성용 도포액.
<10> 구동 신호에 따라 광 출력을 제어하도록 구성된 광 제어 소자; 및
<1> 내지 <4> 중 어느 하나에 따른 전계효과형 트랜지스터를 포함하며, 광 제어 소자를 구동시키도록 구성된 구동 회로
를 포함하는 표시 소자.
<11> 광 제어 소자가 일렉트로루미네선스 소자, 일렉트로크로믹 소자, 액정 소자, 전기영동 소자 또는 일렉트로웨팅 소자를 포함하는 <10>에 따른 표시 소자.
<12> 화상 데이터에 대응하는 화상을 표시하도록 구성된 화상 표시 장치로서,
매트릭스의 형태로 배치되며, 각각 <10> 또는 <11>에 따른 표시 소자인 복수의 표시 소자;
상기 복수의 표시 소자에서의 전계효과형 트랜지스터에 게이트 전압을 개별적으로 인가하도록 구성된 복수의 배선; 및
화상 데이터에 대응하여, 상기 전계효과형 트랜지스터의 게이트 전압을 상기 복수의 배선을 통해 개별적으로 제어하도록 구성된 표시 제어 장치
를 포함하는, 화상 표시 장치.
<13> <12>에 따른 화상 표시 장치; 및
표시하고자 하는 화상 정보에 기초하여 화상 데이터를 작성하고, 상기 화상 데이터를 화상 표시 장치에 출력하도록 구성된 화상 데이터 작성 장치
를 포함하는 시스템.
<14> <7> 내지 <9> 중 어느 하나에 따른 금속 산화물 막 형성용 도포액을 피도물 상에 도포하고, 도포액을 건조시킨 후 소성을 행하는 것을 포함하는, 산화물 절연체 막의 제조 방법.
<15> 소스 전극 및 드레인 전극, 게이트 전극, 반도체층 및 게이트 절연층을 포함하는 전계효과형 트랜지스터의 제조 방법으로서, <7> 내지 <9> 중 어느 하나에 따른 금속 산화물 막 형성용 도포액을 도포하여 게이트 절연층을 형성하는 것을 포함하는, 전계효과형 트랜지스터의 제조 방법.
1: 기재
2: 게이트 전극
3: 게이트 절연층
4: 소스 전극
5: 드레인 전극
6: 반도체층
7: 제1의 층간 절연층
8: 제2의 층간 절연층
9: 제3의 층간 절연층

Claims (15)

  1. 소스 전극 및 드레인 전극;
    게이트 전극;
    반도체층; 및
    게이트 절연층
    을 포함하는 전계효과형 트랜지스터로서,
    상기 게이트 절연층은 A 원소 및 B 원소를 포함하는 산화물 절연체 막이며, 상기 A 원소는 Zr 및 Hf로 이루어진 군으로부터 선택되는 1종 이상이고, 상기 B 원소는 Be 및 Mg로 이루어진 군으로부터 선택되는 1종 이상인 전계효과형 트랜지스터.
  2. 제1항에 있어서, 상기 반도체층이 산화물 반도체인 전계효과형 트랜지스터.
  3. 제1항 또는 제2항에 있어서, 상기 산화물 절연체 막이, Sc, Y 및 Ln(란타노이드)으로 이루어진 군으로부터 선택되는 1종 이상인 C 원소를 더 포함하는 것인 전계효과형 트랜지스터.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 산화물 절연체 막에 포함되는 금속 이온의 d 궤도의 전자 배치가 d0 또는 d10인 전계효과형 트랜지스터.
  5. Zr 및 Hf로 이루어진 군으로부터 선택되는 1종 이상인 A 원소; 및
    Be 및 Mg로 이루어진 군으로부터 선택되는 1종 이상인 B 원소
    를 포함하는 산화물 절연체 막.
  6. 제5항에 있어서, Sc, Y 및 Ln(란타노이드)으로 이루어진 군으로부터 선택되는 1종 이상인 C 원소를 더 포함하는 산화물 절연체 막.
  7. Zr 및 Hf로 이루어진 군으로부터 선택되는 1종 이상인 A 원소; 및
    Be 및 Mg로 이루어진 군으로부터 선택되는 1종 이상인 B 원소
    를 포함하는, 금속 산화물 막 형성용 도포액.
  8. 제7항에 있어서, Sc, Y 및 Ln(란타노이드)으로 이루어진 군으로부터 선택되는 1종 이상인 C 원소를 더 포함하는 금속 산화물 막 형성용 도포액.
  9. 제7항 또는 제8항에 있어서, 용매를 더 포함하는 금속 산화물 막 형성용 도포액.
  10. 구동 신호에 따라 광 출력을 제어하도록 구성된 광 제어 소자; 및
    제1항 내지 제4항 중 어느 한 항에 따른 전계효과형 트랜지스터를 포함하며, 상기 광 제어 소자를 구동시키도록 구성되는 구동 회로
    를 포함하는 표시 소자.
  11. 제10항에 있어서, 상기 광 제어 소자가 일렉트로루미네선스 소자, 일렉트로크로믹 소자, 액정 소자, 전기영동 소자 또는 일렉트로웨팅 소자를 포함하는 것인 표시 소자.
  12. 화상 데이터에 대응하는 화상을 표시하도록 구성된 화상 표시 장치로서,
    매트릭스의 형태로 배치되며, 각각 제10항 또는 제11항에 따른 표시 소자인 복수의 표시 소자;
    상기 복수의 표시 소자에서의 전계효과형 트랜지스터에 게이트 전압을 개별적으로 인가하도록 구성된 복수의 배선; 및
    화상 데이터에 대응하여, 상기 전계효과형 트랜지스터의 게이트 전압을 상기 복수의 배선을 통해 개별적으로 제어하도록 구성된 표시 제어 장치
    를 포함하는, 화상 표시 장치.
  13. 제12항에 따른 화상 표시 장치; 및
    표시하고자 하는 화상 정보에 기초하여 화상 데이터를 작성하고, 상기 화상 데이터를 상기 화상 표시 장치에 출력하도록 구성된 화상 데이터 작성 장치
    를 포함하는 시스템.
  14. 제7항 내지 제9항 중 어느 한 항에 따른 금속 산화물 막 형성용 도포액을 피도물 상에 도포하고, 도포액을 건조시킨 후, 소성을 행하는 것을 포함하는, 산화물 절연체 막의 제조 방법.
  15. 소스 전극 및 드레인 전극, 게이트 전극, 반도체층 및 게이트 절연층을 포함하는 전계효과형 트랜지스터의 제조 방법으로서, 제7항 내지 제9항 중 어느 한 항에 따른 금속 산화물 막 형성용 도포액을 도포하여 상기 게이트 절연층을 형성하는 것을 포함하는, 전계효과형 트랜지스터의 제조 방법.
KR1020217004922A 2018-07-23 2019-07-19 금속 산화물 막 형성용 도포액, 산화물 절연체 막, 전계효과형 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템 KR102511266B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018137403A JP7305933B2 (ja) 2018-07-23 2018-07-23 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JPJP-P-2018-137403 2018-07-23
PCT/JP2019/028566 WO2020022233A1 (en) 2018-07-23 2019-07-19 Coating liquid for forming metal oxide film, oxide insulator film, field-effect transistor, display element, image display device, and system

Publications (2)

Publication Number Publication Date
KR20210031964A true KR20210031964A (ko) 2021-03-23
KR102511266B1 KR102511266B1 (ko) 2023-03-16

Family

ID=67544300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217004922A KR102511266B1 (ko) 2018-07-23 2019-07-19 금속 산화물 막 형성용 도포액, 산화물 절연체 막, 전계효과형 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템

Country Status (8)

Country Link
US (1) US11901431B2 (ko)
EP (1) EP3827464A1 (ko)
JP (1) JP7305933B2 (ko)
KR (1) KR102511266B1 (ko)
CN (1) CN112514078A (ko)
SG (1) SG11202100664XA (ko)
TW (1) TWI757615B (ko)
WO (1) WO2020022233A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102644258B1 (ko) 2023-11-24 2024-03-06 주식회사 제이디엘플러스 개선된 경량화 및 발열 성능을 제공하는 led 전광판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114892170B (zh) * 2022-05-22 2023-10-24 江苏鑫氟天科技有限公司 一种金属涂层材料
CN115064641B (zh) * 2022-08-18 2022-10-28 天津大学 一种利用电润湿提高有机半导体高温稳定性的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019432A (ja) * 2005-07-11 2007-01-25 Tokyo Ohka Kogyo Co Ltd 常誘電体薄膜およびその形成方法
JP2010525596A (ja) * 2007-04-27 2010-07-22 エステミクロエレクトロニクス（クロレ・２）・エスアーエス ハフニウム酸化物に基づく薄膜部分を備えた集積電子回路
JP2011151370A (ja) * 2009-12-25 2011-08-04 Ricoh Co Ltd 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2011216845A (ja) * 2010-03-18 2011-10-27 Ricoh Co Ltd 絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100090204A1 (en) 2007-03-26 2010-04-15 Takashi Chuman Organic semiconductor element and manufacture method thereof
JP2010062499A (ja) 2008-09-08 2010-03-18 Renesas Technology Corp 半導体装置および半導体装置の製造方法
KR101751908B1 (ko) 2009-10-21 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
KR101393265B1 (ko) 2009-12-25 2014-05-08 가부시키가이샤 리코 전계효과 트랜지스터, 반도체 메모리, 표시 소자, 화상 표시 장치, 및 시스템
US10278430B2 (en) * 2012-09-10 2019-05-07 Healthier Choices Management Corp. Electronic pipe with modified heat source
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6454974B2 (ja) * 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
TW201624708A (zh) * 2014-11-21 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及記憶體裝置
JP6582655B2 (ja) 2015-07-14 2019-10-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
JP6607013B2 (ja) * 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10600916B2 (en) 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
US10170635B2 (en) * 2015-12-09 2019-01-01 Ricoh Company, Ltd. Semiconductor device, display device, display apparatus, and system
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
WO2017158930A1 (ja) * 2016-03-14 2017-09-21 国立大学法人北陸先端科学技術大学院大学 積層体、エッチングマスク、積層体の製造方法、及びエッチングマスクの製造方法、並びに薄膜トランジスタの製造方法
CN108780756B (zh) 2016-03-18 2021-10-22 株式会社理光 用于制造场效应晶体管的方法
US10818705B2 (en) 2016-03-18 2020-10-27 Ricoh Company, Ltd. Method for manufacturing a field effect transistor, method for manufacturing a volatile semiconductor memory element, method for manufacturing a non-volatile semiconductor memory element, method for manufacturing a display element, method for manufacturing an image display device, and method for manufacturing a system
JP6809527B2 (ja) 2016-03-18 2021-01-06 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6844624B2 (ja) 2016-11-30 2021-03-17 株式会社リコー 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法
JP6848405B2 (ja) 2016-12-07 2021-03-24 株式会社リコー 電界効果型トランジスタの製造方法
US10270430B2 (en) * 2016-12-28 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cell of transmission gate free circuit and integrated circuit and integrated circuit layout including the same
JP2018160670A (ja) 2017-03-21 2018-10-11 株式会社リコー 金属酸化物膜形成用塗布液、並びに酸化物膜、電界効果型トランジスタ、及びそれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019432A (ja) * 2005-07-11 2007-01-25 Tokyo Ohka Kogyo Co Ltd 常誘電体薄膜およびその形成方法
JP2010525596A (ja) * 2007-04-27 2010-07-22 エステミクロエレクトロニクス（クロレ・２）・エスアーエス ハフニウム酸化物に基づく薄膜部分を備えた集積電子回路
JP2011151370A (ja) * 2009-12-25 2011-08-04 Ricoh Co Ltd 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2011216845A (ja) * 2010-03-18 2011-10-27 Ricoh Co Ltd 絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
비특허문헌 1: Thin-Film Transistors, Cherie R. Kagan (editing), Paul Andry (editing) publisher: CRC Press (2003/2/25)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102644258B1 (ko) 2023-11-24 2024-03-06 주식회사 제이디엘플러스 개선된 경량화 및 발열 성능을 제공하는 led 전광판

Also Published As

Publication number Publication date
SG11202100664XA (en) 2021-02-25
CN112514078A (zh) 2021-03-16
KR102511266B1 (ko) 2023-03-16
JP2020017553A (ja) 2020-01-30
EP3827464A1 (en) 2021-06-02
WO2020022233A1 (en) 2020-01-30
US11901431B2 (en) 2024-02-13
TWI757615B (zh) 2022-03-11
US20210305394A1 (en) 2021-09-30
TW202010800A (zh) 2020-03-16
JP7305933B2 (ja) 2023-07-11

Similar Documents

Publication Publication Date Title
TWI585974B (zh) 供製造ｎ型氧化物半導體的塗佈液、場效應電晶體、顯示元件、影像顯示裝置、及其系統
KR102511266B1 (ko) 금속 산화물 막 형성용 도포액, 산화물 절연체 막, 전계효과형 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템
US10600916B2 (en) Field-effect transistor, display element, image display device, and system
JP6562089B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
WO2018101278A1 (ja) 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法
KR102483109B1 (ko) 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
JP2018157210A (ja) 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP5716407B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR102363115B1 (ko) 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
TWI631401B (zh) 場效電晶體、顯示元件、影像顯示裝置及系統
TWI673327B (zh) 用於形成金屬氧化物膜的塗佈液、氧化物膜、場效電晶體、及其製造方法
JP6676990B2 (ja) 電界効果型トランジスタの製造方法
TWI724472B (zh) 金屬氧化物、場效電晶體及製造該場效電晶體的方法
JP2022145974A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2018157167A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム
JP2018148145A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム
EP3596757A1 (en) Field-effect transistor, method for producing same, display element, display device, and system

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant