JP3682534B2 - 高誘電率薄膜及びその作製方法 - Google Patents
高誘電率薄膜及びその作製方法 Download PDFInfo
- Publication number
- JP3682534B2 JP3682534B2 JP2002272027A JP2002272027A JP3682534B2 JP 3682534 B2 JP3682534 B2 JP 3682534B2 JP 2002272027 A JP2002272027 A JP 2002272027A JP 2002272027 A JP2002272027 A JP 2002272027A JP 3682534 B2 JP3682534 B2 JP 3682534B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- dielectric constant
- high dielectric
- constant thin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン（以下「Si」ということもある。）基板上に酸化物薄膜を作製し、Siの機能と酸化物の機能を複合化することを特徴とする、エレクトロニクスデバイス、オプティカルデバイス、センサー、マイクロ・ナノマシン、マグネティックデバイスに属する産業分野にかかわる。
【０００２】
【従来の技術】
従来、希土類元素を初めとする重金属元素の酸化物薄膜を有機金属化学気相成長法（以下「MOCVD」という。）により堆積する場合、ジピバロイルメタン（以下「DPM」という。）系有機金属を原料として用いることが多かった（例えば、下記特許文献１ないし３参照）。DPM系有機金属は、ゾル・ゲル法等により薄膜を作成する際に用いる金属アルコキシド系有機金属と比較して安定な物質であるため、蒸気圧が低く高い気化温度を要する重金属の酸化物薄膜を作製する際においても、金属アルコキシドのように制御性を劣化せしめる熱分解を起こすことなく、高い原料気化温度で十分な蒸発量を得ることが可能である。特に、従来のMOCVD法では、基板材料が酸化雰囲気においても安定な酸化物基板であることが多く、酸素を導入することによって原料に含まれている有機化合物を高温で熱酸化分解することによって薄膜中の炭素不純物を低減することができること、酸素を導入しなくてもはじめから化合物中に酸素が含まれているため高温で有機金属原料を熱分解するだけで酸化物を作成することができること等の理由により、炭素不純物が大量に含有されることが問題とならなければ比較的容易に酸化物薄膜を作製することが可能であった。
【０００３】
一方、Siテクノロジーの微細化技術が究極までに達しつつある今日、上記重金属酸化物薄膜をSi上に堆積する技術が強く望まれるようになった。 特にSiの金属／酸化物／半導体（以下「MOS」という。）トランジスターデバイスの微細化に伴い、ゲート絶縁膜として今日まで用いられてきたSiO2がついに物理的限界にまで達し、誘電率がSiO2よりも大きな酸化物を導入することが必須となってきた。そのため、従来以上にSi基板上にSiO2と同程度のわずかな界面準位だけを有し、望ましくない界面反応を極力抑えた状態で高誘電率を有する重金属酸化物薄膜を堆積する技術が求められるようになった。
【０００４】
なぜなら界面反応は、界面準位を誘発する欠陥の生成や、フラットバンド電位シフトを誘発する固定電荷を発生させる原因となるからである。界面準位は、チャンネル領域で移動するキャリア電子を散乱するため移動度の低下をもたらし、MOSデバイスの動作スピードの減少や消費電力の増大につながってしまう。フラットバンド電位シフトは、ゲートにかかる実効的な電位を変化させてしまうため、MOSデバイスを駆動する電圧を上げてしまい、消費電力を増大させてしまうという問題を発生させる。
【０００５】
また、界面反応によって望ましくない低誘電率の第３の相が生成してしまう場合もある。この場合、ゲート絶縁膜自体の実効的な誘電率も低下してしまうため、本来必要としている高い誘電率を得ることができなくなってしまう。このように、Si上の高誘電率ゲート絶縁膜は、Si基板上に酸化物薄膜をSiの機能と酸化物の機能を双方の機能を劣化させることなく複合化して堆積する技術が必要となるエレクトロニクスデバイスである。
【０００６】
以下に、一例として、ランタン（以下「La」という。）系高誘電率ゲート絶縁膜を作製する場合について詳細に述べる。La系高誘電率ゲート絶縁膜は、分子線エピタキシー（以下「MBE」という。）法により、Si基板上に金属Laを堆積し、その後400℃で酸化、さらに窒素中でアニール処理することによって界面準位10の10乗台、移動度が500cm2/Vsec以上となる、優れた接合が得られることが報告されている（下記非特許文献１参照）。このように、界面での反応を抑制することのできるMBE法では、優れたLa系高誘電率ゲート絶縁膜が作製可能であることが報告されている。
【０００７】
しかし、MBE法では金属原料をビーム状にして基板上に堆積するため、指向性が強く、作製できる薄膜は、CVD法と比較して実用上求められる段差被服率に劣っている。また、MBE法は、量産性にも難点がある。従って、このデバイスを実用化するためには、段差被覆率や量産性でMBE法よりも格段に勝っているCVD法で作製することが強く望まれている。
【０００８】
図１にLa(DPM)3を用いて作製したLa系酸化物ゲート絶縁膜の典型的な特性を示す。図１に見られるように、静電容量特性には大きな２段転移が観測されている。この２段転移は酸化物／半導体界面に界面準位が存在することを示し、実際コンダクタンス法で測定すると、10の12乗台の界面準位が存在することが判明している。一方、図１では−1〜−1.4V程度の大きなフラットバンド電位シフトも観測されている。この他、透過型電子顕微鏡（TEM）、エネルギー分散型Ｘ線分光法（EDX）、Ｘ線光電子分光法（XPS）によってLa系酸化物ゲート絶縁膜とSiとの界面を調べてみると、界面に低誘電率層と考えられる界面層が観測されるだけでなく、Siが薄膜中に拡散していることも判明している。
【０００９】
このようにDPM系有機金属により薄膜を作製することは可能であるが、基板温度が高く、界面での反応を避けることができない。低温でも製膜することは可能であるが、堆積速度が激減してしまう。図２は、基板温度と堆積速度の関係であるが、300℃では堆積速度が0.1nmmin-1以下まで低下する。そのため、MOCVD法の長所である量産性が実現できない。
【００１０】
【特許文献１】
特開平８−２７９４９７号公報
【特許文献２】
特開平１０−３２１８１９号公報
【特許文献３】
特開平１１−３３０４１１号公報
【非特許文献１】
Y. H. Wu, M. Y. Yang, A. Chin, IEEE Electron Device Lett. 21 (2000) 341.
【００１１】
【発明が解決しようとする課題】
DPM系有機金属で高い堆積速度を実現するためには、その安定性ゆえに比較的高基板温度が必要であった。また炭素を十分に低減するためには、酸素を導入して、高基板温度にする必要があった。そのため、Si基板のように反応性の高い基板に上記薄膜を作製する場合、界面での反応が促進されてしまうという問題があった。この問題は、界面での相互拡散を促す結果、Si基板と酸化物薄膜双方の特性を劣化せしめ、Si基板上に酸化物薄膜を堆積して、その複合効果によって期待できるデバイス特性を実用化する上での大きな障害となっていた。
【００１２】
【課題を解決するための手段】
そこで、本願発明においては、希土類金属酸化物薄膜をSi基板上に作成するにあたって、原料として、シクロペンタジエン（以下「Cp」という。）系有機金属を用いることにし、基板温度を150℃以上、400℃以下、望ましくは基板温度を250℃以下として薄膜を作製する。
【００１３】
ここで、Cp系有機金属は、図４で示したように、金属に環状炭化水素が配位した化合物である。シクロペンタジエン（Cp）は、環状の有機物であり、H+(C5H5)- のような結合をしており、このH+がLa3+と置換するとLa3+ {(C5H5)- }3となる。一方、この(C5H5)-の中の水素基が一つメタン基（CH3）に代わったものがメチルCp（MeCp、CH3C5H4）、エタン基に代わったものがエチルCp（EtCp、C2H5C5H4）、イソプロピル基に代わったものがイソプロピルCp（i-PrCp、i-C3H7C5H4）で、これら一連の、CpおよびCpから誘導される化合物をCp系有機物といい、La3+ {(C5H5)-}3 、La3+ {(CH3C5H4)-}3 、La3+ {(C2H5C5H4)-}3 、La3+ {(i-C3H7C5H4)-}3をCp系La有機金属という。
【００１４】
また、場合によっては、はじめに酸素を導入せずに希土類金属のみをMOCVD法で堆積し、その後、低温で酸化させることによって酸化物薄膜を作製することもできる。
【００１５】
作製した薄膜は、さらに急速アニール処理をすることによって、界面での反応を抑制した状態で緻密化することが可能であり、結果として界面での反応を抑制した状態で、Si基板、化合物薄膜双方の特性を劣化させることなくMOCVD法で作製することができる。
【００１６】
【実施の態様】
図３は、La（EtCp)3（エチルシクロペンタジエニルランタン）を原料としてLa系ゲート絶縁膜を作製した際の基板温度と堆積速度の関係である。参考までに、DPM系有機金属の場合の堆積速度も示してある。
【００１７】
このように、Cp系有機金属を用いると、気化温度、基板温度ともDPM系有機金属よりも低い温度で、かつ、DPM系有機金属と比べて速い堆積速度で薄膜を作製することができる。
【００１８】
図５（a)は、La（EtCp)3を用いてSi基板上に作製したLa系ゲート絶縁膜のC-V特性である。DPM系有機金属と同様に、２段転移を示し、界面準位が形成されていることがわかるが、DPM系原料で作製した薄膜で観測された-1〜-1.4Vのフラットバンド電位は、観測されていない。このことは、DPM原料に比べて低基板温度で作製したことにより、界面での反応が抑制された結果であると考えられる。
【００１９】
【課題を解決するための手段】
そこで、本願発明においては、希土類金属酸化物薄膜をSi基板上に作成するにあたって、原料として、シクロペンタジエン（以下「Cp」という。）系有機金属を用いることにし、基板温度を150℃以上、400℃以下、望ましくは基板温度を250℃以下として希土類金属酸化物薄膜を作製する。その後、水素含有ガス中においてアニール処理を施して高誘電率薄膜を作製する。
【００２０】
一方、図６(a)で示したMOSキャパシタをそのまま水素含有窒素ガスで400℃、30分間アニール処理を施すと、図６(b)で示すように、２段転移がなくなり、電気特性が劣化することなく界面準位が低減されることが判明した。界面準位が低減することは、同時に測定したG-V特性からも確認されている(図７)。
【００２１】
また、400℃でアニールしたデバイスは、図のようにフラットバンド電位シフトがほとんど起こらず、400℃でのアニール処理では電気特性を劣化させる界面反応がほとんどおきていないことがわかる。これは、Cp系原料を用いて低基板温度で作製したからこそ実現した結果である。このようにして作製したLa系ゲート絶縁膜は、そのまま用いることもできるが、界面反応が十分に進まない短時間のアニール処理すなわち急速過熱処理によって緻密化すると、リーク電流密度が抑制されるなど更なる高性能化が可能になる。
【００２２】
このようにCp系有機金属を用いてSi基板上に化合物薄膜を作製すると、低基板温度での薄膜作製が可能な結果、界面での反応を抑制でき、優れた特性を示すデバイスを高スループットで作製することができる。
【００２３】
なお、ここでは直接酸素で酸化して高誘電率ゲート絶縁膜を作製した例を示したが、例えばH2Oを用いると炭素系不純物を含まないさらに高性能なLa系ゲート絶縁膜を作製することができる。
【００２４】
また、H２を還元剤として用い、一旦金属あるいはシリサイドとし、それを酸化することにより酸化物を作製することもできる。従って、金属La薄膜を堆積した後のプロセスをMBEと同じにすることによって、高性能La系ゲート絶縁膜を合成することができる。このようにしてMOCVD法で作製した金属La薄膜は、MBE法で堆積した金属La薄膜に比べて段差被覆率に優れるだけでなく、量産性にも優れているため、実用上その意義は大きい。
【００２５】
【発明の効果】
以上のように本願発明を用いると、MOCVD法でSi基板上に化合物薄膜を400℃以下で作製することができ、界面反応が抑制された段差被覆率の優れた薄膜を高スループットで作製することができる。
【図面の簡単な説明】
【図１】 La(DPM)3で作製したゲート絶縁膜のC-V特性図
【図２】 La(DPM)3を用いてLa系ゲート絶縁膜を作成した際の基板温度と堆積速度の関係図
【図３】 La(EtCp)3を用いてLa系ゲート絶縁膜を作製した際の基板温度と堆積速度の関係図
【図４】 Cp系有機金属の説明図
【図５】 La（EtCp）3を用いて作製したLa系ゲート絶縁膜のC-V特性図
【図６】 MOSキャパシタのC-V特性図
【図７】 MOSキャパシタのG-V特性図
【発明の属する技術分野】
本発明は、シリコン（以下「Si」ということもある。）基板上に酸化物薄膜を作製し、Siの機能と酸化物の機能を複合化することを特徴とする、エレクトロニクスデバイス、オプティカルデバイス、センサー、マイクロ・ナノマシン、マグネティックデバイスに属する産業分野にかかわる。
【０００２】
【従来の技術】
従来、希土類元素を初めとする重金属元素の酸化物薄膜を有機金属化学気相成長法（以下「MOCVD」という。）により堆積する場合、ジピバロイルメタン（以下「DPM」という。）系有機金属を原料として用いることが多かった（例えば、下記特許文献１ないし３参照）。DPM系有機金属は、ゾル・ゲル法等により薄膜を作成する際に用いる金属アルコキシド系有機金属と比較して安定な物質であるため、蒸気圧が低く高い気化温度を要する重金属の酸化物薄膜を作製する際においても、金属アルコキシドのように制御性を劣化せしめる熱分解を起こすことなく、高い原料気化温度で十分な蒸発量を得ることが可能である。特に、従来のMOCVD法では、基板材料が酸化雰囲気においても安定な酸化物基板であることが多く、酸素を導入することによって原料に含まれている有機化合物を高温で熱酸化分解することによって薄膜中の炭素不純物を低減することができること、酸素を導入しなくてもはじめから化合物中に酸素が含まれているため高温で有機金属原料を熱分解するだけで酸化物を作成することができること等の理由により、炭素不純物が大量に含有されることが問題とならなければ比較的容易に酸化物薄膜を作製することが可能であった。
【０００３】
一方、Siテクノロジーの微細化技術が究極までに達しつつある今日、上記重金属酸化物薄膜をSi上に堆積する技術が強く望まれるようになった。 特にSiの金属／酸化物／半導体（以下「MOS」という。）トランジスターデバイスの微細化に伴い、ゲート絶縁膜として今日まで用いられてきたSiO2がついに物理的限界にまで達し、誘電率がSiO2よりも大きな酸化物を導入することが必須となってきた。そのため、従来以上にSi基板上にSiO2と同程度のわずかな界面準位だけを有し、望ましくない界面反応を極力抑えた状態で高誘電率を有する重金属酸化物薄膜を堆積する技術が求められるようになった。
【０００４】
なぜなら界面反応は、界面準位を誘発する欠陥の生成や、フラットバンド電位シフトを誘発する固定電荷を発生させる原因となるからである。界面準位は、チャンネル領域で移動するキャリア電子を散乱するため移動度の低下をもたらし、MOSデバイスの動作スピードの減少や消費電力の増大につながってしまう。フラットバンド電位シフトは、ゲートにかかる実効的な電位を変化させてしまうため、MOSデバイスを駆動する電圧を上げてしまい、消費電力を増大させてしまうという問題を発生させる。
【０００５】
また、界面反応によって望ましくない低誘電率の第３の相が生成してしまう場合もある。この場合、ゲート絶縁膜自体の実効的な誘電率も低下してしまうため、本来必要としている高い誘電率を得ることができなくなってしまう。このように、Si上の高誘電率ゲート絶縁膜は、Si基板上に酸化物薄膜をSiの機能と酸化物の機能を双方の機能を劣化させることなく複合化して堆積する技術が必要となるエレクトロニクスデバイスである。
【０００６】
以下に、一例として、ランタン（以下「La」という。）系高誘電率ゲート絶縁膜を作製する場合について詳細に述べる。La系高誘電率ゲート絶縁膜は、分子線エピタキシー（以下「MBE」という。）法により、Si基板上に金属Laを堆積し、その後400℃で酸化、さらに窒素中でアニール処理することによって界面準位10の10乗台、移動度が500cm2/Vsec以上となる、優れた接合が得られることが報告されている（下記非特許文献１参照）。このように、界面での反応を抑制することのできるMBE法では、優れたLa系高誘電率ゲート絶縁膜が作製可能であることが報告されている。
【０００７】
しかし、MBE法では金属原料をビーム状にして基板上に堆積するため、指向性が強く、作製できる薄膜は、CVD法と比較して実用上求められる段差被服率に劣っている。また、MBE法は、量産性にも難点がある。従って、このデバイスを実用化するためには、段差被覆率や量産性でMBE法よりも格段に勝っているCVD法で作製することが強く望まれている。
【０００８】
図１にLa(DPM)3を用いて作製したLa系酸化物ゲート絶縁膜の典型的な特性を示す。図１に見られるように、静電容量特性には大きな２段転移が観測されている。この２段転移は酸化物／半導体界面に界面準位が存在することを示し、実際コンダクタンス法で測定すると、10の12乗台の界面準位が存在することが判明している。一方、図１では−1〜−1.4V程度の大きなフラットバンド電位シフトも観測されている。この他、透過型電子顕微鏡（TEM）、エネルギー分散型Ｘ線分光法（EDX）、Ｘ線光電子分光法（XPS）によってLa系酸化物ゲート絶縁膜とSiとの界面を調べてみると、界面に低誘電率層と考えられる界面層が観測されるだけでなく、Siが薄膜中に拡散していることも判明している。
【０００９】
このようにDPM系有機金属により薄膜を作製することは可能であるが、基板温度が高く、界面での反応を避けることができない。低温でも製膜することは可能であるが、堆積速度が激減してしまう。図２は、基板温度と堆積速度の関係であるが、300℃では堆積速度が0.1nmmin-1以下まで低下する。そのため、MOCVD法の長所である量産性が実現できない。
【００１０】
【特許文献１】
特開平８−２７９４９７号公報
【特許文献２】
特開平１０−３２１８１９号公報
【特許文献３】
特開平１１−３３０４１１号公報
【非特許文献１】
Y. H. Wu, M. Y. Yang, A. Chin, IEEE Electron Device Lett. 21 (2000) 341.
【００１１】
【発明が解決しようとする課題】
DPM系有機金属で高い堆積速度を実現するためには、その安定性ゆえに比較的高基板温度が必要であった。また炭素を十分に低減するためには、酸素を導入して、高基板温度にする必要があった。そのため、Si基板のように反応性の高い基板に上記薄膜を作製する場合、界面での反応が促進されてしまうという問題があった。この問題は、界面での相互拡散を促す結果、Si基板と酸化物薄膜双方の特性を劣化せしめ、Si基板上に酸化物薄膜を堆積して、その複合効果によって期待できるデバイス特性を実用化する上での大きな障害となっていた。
【００１２】
【課題を解決するための手段】
そこで、本願発明においては、希土類金属酸化物薄膜をSi基板上に作成するにあたって、原料として、シクロペンタジエン（以下「Cp」という。）系有機金属を用いることにし、基板温度を150℃以上、400℃以下、望ましくは基板温度を250℃以下として薄膜を作製する。
【００１３】
ここで、Cp系有機金属は、図４で示したように、金属に環状炭化水素が配位した化合物である。シクロペンタジエン（Cp）は、環状の有機物であり、H+(C5H5)- のような結合をしており、このH+がLa3+と置換するとLa3+ {(C5H5)- }3となる。一方、この(C5H5)-の中の水素基が一つメタン基（CH3）に代わったものがメチルCp（MeCp、CH3C5H4）、エタン基に代わったものがエチルCp（EtCp、C2H5C5H4）、イソプロピル基に代わったものがイソプロピルCp（i-PrCp、i-C3H7C5H4）で、これら一連の、CpおよびCpから誘導される化合物をCp系有機物といい、La3+ {(C5H5)-}3 、La3+ {(CH3C5H4)-}3 、La3+ {(C2H5C5H4)-}3 、La3+ {(i-C3H7C5H4)-}3をCp系La有機金属という。
【００１４】
また、場合によっては、はじめに酸素を導入せずに希土類金属のみをMOCVD法で堆積し、その後、低温で酸化させることによって酸化物薄膜を作製することもできる。
【００１５】
作製した薄膜は、さらに急速アニール処理をすることによって、界面での反応を抑制した状態で緻密化することが可能であり、結果として界面での反応を抑制した状態で、Si基板、化合物薄膜双方の特性を劣化させることなくMOCVD法で作製することができる。
【００１６】
【実施の態様】
図３は、La（EtCp)3（エチルシクロペンタジエニルランタン）を原料としてLa系ゲート絶縁膜を作製した際の基板温度と堆積速度の関係である。参考までに、DPM系有機金属の場合の堆積速度も示してある。
【００１７】
このように、Cp系有機金属を用いると、気化温度、基板温度ともDPM系有機金属よりも低い温度で、かつ、DPM系有機金属と比べて速い堆積速度で薄膜を作製することができる。
【００１８】
図５（a)は、La（EtCp)3を用いてSi基板上に作製したLa系ゲート絶縁膜のC-V特性である。DPM系有機金属と同様に、２段転移を示し、界面準位が形成されていることがわかるが、DPM系原料で作製した薄膜で観測された-1〜-1.4Vのフラットバンド電位は、観測されていない。このことは、DPM原料に比べて低基板温度で作製したことにより、界面での反応が抑制された結果であると考えられる。
【００１９】
【課題を解決するための手段】
そこで、本願発明においては、希土類金属酸化物薄膜をSi基板上に作成するにあたって、原料として、シクロペンタジエン（以下「Cp」という。）系有機金属を用いることにし、基板温度を150℃以上、400℃以下、望ましくは基板温度を250℃以下として希土類金属酸化物薄膜を作製する。その後、水素含有ガス中においてアニール処理を施して高誘電率薄膜を作製する。
【００２０】
一方、図６(a)で示したMOSキャパシタをそのまま水素含有窒素ガスで400℃、30分間アニール処理を施すと、図６(b)で示すように、２段転移がなくなり、電気特性が劣化することなく界面準位が低減されることが判明した。界面準位が低減することは、同時に測定したG-V特性からも確認されている(図７)。
【００２１】
また、400℃でアニールしたデバイスは、図のようにフラットバンド電位シフトがほとんど起こらず、400℃でのアニール処理では電気特性を劣化させる界面反応がほとんどおきていないことがわかる。これは、Cp系原料を用いて低基板温度で作製したからこそ実現した結果である。このようにして作製したLa系ゲート絶縁膜は、そのまま用いることもできるが、界面反応が十分に進まない短時間のアニール処理すなわち急速過熱処理によって緻密化すると、リーク電流密度が抑制されるなど更なる高性能化が可能になる。
【００２２】
このようにCp系有機金属を用いてSi基板上に化合物薄膜を作製すると、低基板温度での薄膜作製が可能な結果、界面での反応を抑制でき、優れた特性を示すデバイスを高スループットで作製することができる。
【００２３】
なお、ここでは直接酸素で酸化して高誘電率ゲート絶縁膜を作製した例を示したが、例えばH2Oを用いると炭素系不純物を含まないさらに高性能なLa系ゲート絶縁膜を作製することができる。
【００２４】
また、H２を還元剤として用い、一旦金属あるいはシリサイドとし、それを酸化することにより酸化物を作製することもできる。従って、金属La薄膜を堆積した後のプロセスをMBEと同じにすることによって、高性能La系ゲート絶縁膜を合成することができる。このようにしてMOCVD法で作製した金属La薄膜は、MBE法で堆積した金属La薄膜に比べて段差被覆率に優れるだけでなく、量産性にも優れているため、実用上その意義は大きい。
【００２５】
【発明の効果】
以上のように本願発明を用いると、MOCVD法でSi基板上に化合物薄膜を400℃以下で作製することができ、界面反応が抑制された段差被覆率の優れた薄膜を高スループットで作製することができる。
【図面の簡単な説明】
【図１】 La(DPM)3で作製したゲート絶縁膜のC-V特性図
【図２】 La(DPM)3を用いてLa系ゲート絶縁膜を作成した際の基板温度と堆積速度の関係図
【図３】 La(EtCp)3を用いてLa系ゲート絶縁膜を作製した際の基板温度と堆積速度の関係図
【図４】 Cp系有機金属の説明図
【図５】 La（EtCp）3を用いて作製したLa系ゲート絶縁膜のC-V特性図
【図６】 MOSキャパシタのC-V特性図
【図７】 MOSキャパシタのG-V特性図
Claims (9)
- シリコン基板上に希土類金属とシクロペンタジエン又はその誘導体から成る有機金属を用いてＭＯＣＶＤ法により希土類金属酸化膜を堆積し、その後、水素含有ガス中においてアニール処理を施すことを特徴とする高誘電率薄膜の作製方法。
- 請求項１において、上記ＭＯＣＶＤ法による上記金属酸化膜の堆積は、シリコン基板の基板温度を１５０℃から４００℃の範囲に保持して行うことを特徴とする高誘電率薄膜の作製方法。
- 請求項１において、上記ＭＯＣＶＤ法により上記金属酸化膜を堆積する工程は、酸素雰囲気であることを特徴とする高誘電率薄膜の作製方法。
- 請求項１において、上記ＭＯＣＶＤ法により上記金属酸化膜を堆積する工程は、Ｈ２Ｏによる酸化工程を包含することを特徴とする高誘電率薄膜の作製方法。
- シリコン基板上に希土類金属とシクロペンタジエン又はその誘導体から成る有機金属を用いてＭＯＣＶＤ法により希土類金属酸化膜を堆積する高誘電率薄膜作製方法において、該酸化膜を堆積する工程は、水素ガス中において希土類金属薄膜又はシリサイド薄膜を堆積し、その後、酸化剤によって酸化することを特徴とする高誘電率薄膜の作製方法。
- 請求項２において、基板温度を250℃以下とすることを特徴とする高誘電率薄膜の作製方法。
- 請求項１、５又は６のいずれかに記載された高誘電率薄膜の作製方法において、上記高誘電率薄膜は、高誘電率絶縁膜であることを特徴とする高誘電率薄膜の作製方法。
- 請求項１、５又は６のいずれかに記載された高誘電率薄膜の作製方法において、上記高誘電率薄膜は、高誘電率ゲート絶縁膜であることを特徴とする高誘電率薄膜の作製方法。
- 請求項１、５又は６のいずれかに記載された高誘電率薄膜の作製方法において、上記希土類金属は、ランタンであることを特徴とする高誘電率薄膜の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002272027A JP3682534B2 (ja) | 2002-09-18 | 2002-09-18 | 高誘電率薄膜及びその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002272027A JP3682534B2 (ja) | 2002-09-18 | 2002-09-18 | 高誘電率薄膜及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111644A JP2004111644A (ja) | 2004-04-08 |
| JP3682534B2 true JP3682534B2 (ja) | 2005-08-10 |
Family
ID=32269164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002272027A Expired - Lifetime JP3682534B2 (ja) | 2002-09-18 | 2002-09-18 | 高誘電率薄膜及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3682534B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4680182B2 (ja) * | 2004-04-09 | 2011-05-11 | 本田技研工業株式会社 | カルコパイライト型薄膜太陽電池用光吸収層の製造方法 |
| JP2012104808A (ja) * | 2010-10-14 | 2012-05-31 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
-
2002
- 2002-09-18 JP JP2002272027A patent/JP3682534B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004111644A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5184357B2 (ja) | バナジウム酸化物薄膜の製造方法 | |
| JPH0673367B2 (ja) | 半導体集積回路容量の製作方法 | |
| US20060019442A1 (en) | Method of forming a capacitor | |
| JP2001068469A (ja) | 漏洩電流密度を軽減した半導体構造の作成方法 | |
| KR101874258B1 (ko) | 전이금속 디칼코게나이드 박막 및 그 제조방법 | |
| He et al. | The structural and interfacial properties of HfO2/Si by the plasma oxidation of sputtered metallic Hf thin films | |
| KR20210027893A (ko) | 육방정계 질화붕소의 제조 방법 | |
| JP5499319B2 (ja) | 半導体デバイス及びその製造方法 | |
| KR101308572B1 (ko) | 실리콘을 함유하는 박막 증착을 위한 실리콘 전구체 제조 방법 | |
| CN111430228B (zh) | 一种超高介电常数介质薄膜的制备方法 | |
| KR102387925B1 (ko) | 고유전 탄화수소 박막 및 이를 이용한 반도체 소자 | |
| JP3682534B2 (ja) | 高誘電率薄膜及びその作製方法 | |
| JPH05299355A (ja) | ホウ素ドープダイヤモンド膜の製造方法 | |
| KR20170108683A (ko) | 2차원 물질의 표면기능화를 이용한 고유전체 박막 제조방법 | |
| KR102697075B1 (ko) | 고유전 비정질 불소화 탄소 초박막층을 포함하는 반도체 구조물과 반도체 소자 및 그 제조방법 | |
| KR102681204B1 (ko) | 고유전 비정질 불소화 탄소 박막을 이용한 커패시터, 그 제조방법 및 이를 이용한 반도체 | |
| CN113690307B (zh) | 一种具有三叠层栅介质结构的金刚石场效应晶体管 | |
| US20230223166A1 (en) | High dielectric films and semiconductor or capacitor devices comprising same | |
| CN114999907B (zh) | 栅极氧化层的制作方法及场效应晶体管的制作方法 | |
| US11508576B2 (en) | Method for producing transition metal dichalcogenidegraphene hetero junction composite using plasma | |
| WO2024058355A1 (ko) | 고유전 비정질 불소화 탄소 박막 게이트 유전층을 갖는 반도체 소자 및 그 제조방법 | |
| KR101004545B1 (ko) | 캐패시터 제조 방법 | |
| WO2024195321A1 (ja) | エピタキシャルウェーハ及びｓｏｉウェーハ並びにそれらの製造方法 | |
| US20230104966A1 (en) | Method for atomically manipulating an artificial two-dimensional material and apparatus therefor | |
| CN116092945A (zh) | 一种基于金刚石超晶格结构的半导体的制备方法及器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3682534 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |