JP2001068469A - 漏洩電流密度を軽減した半導体構造の作成方法 - Google Patents

漏洩電流密度を軽減した半導体構造の作成方法

Info

Publication number
JP2001068469A
JP2001068469A JP2000213905A JP2000213905A JP2001068469A JP 2001068469 A JP2001068469 A JP 2001068469A JP 2000213905 A JP2000213905 A JP 2000213905A JP 2000213905 A JP2000213905 A JP 2000213905A JP 2001068469 A JP2001068469 A JP 2001068469A
Authority
JP
Japan
Prior art keywords
layer
forming
oxide
buffer layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000213905A
Other languages
English (en)
Inventor
Ravindranath Droopad
ラビンドラナス・ドローパッド
Zhiyi Yu
ツィイ・ユ
Jamal Ramdani
ジャマル・ラムダニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2001068469A publication Critical patent/JP2001068469A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 漏洩電流密度の低い半導体構造上に高誘電率
酸化物を作成する方法を提供する。 【解決手段】 半導体構造を作成する方法は：表面１２
を有するシリコン基板１０を設ける段階；シリコン基板
１０の表面１２上に隣接するシード層１８を含むインタ
フェースを形成する段階；分子酸素を利用してバッファ
層２０を形成する段階；および活性酸素を利用してバッ
ファ層２０上に１つ以上の高誘電率酸化物層２２を形成
する段階；を備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般にシリコン基板と
金属酸化物との間にバッファ層を備える半導体構造の作
成方法に関し、さらに詳しくは、バッファ層と、活性酸
素を用いて形成される高誘電率酸化物とを備えて漏洩電
流密度を削減する半導体構造を作成する方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】シリ
コン上に単結晶酸化物薄膜をエピタキシャル成長させる
ことは、数多くの装置用途たとえば高密度メモリや次世
代MOS装置などのための強誘電体または高誘電率酸化物
において、大いに注目されている。また、これらの薄膜
の作成に際しては、特に単結晶酸化物たとえばペロブス
カイトなどを引き続き成長させるためには、Si面上に規
則正しい遷移層またはバッファ層を配置することが枢要
である。
【０００３】Si(100)上にBaO，BaTiO３などのこれらの
酸化物の成長には、分子線エピタキシを摂氏８５０度超
で用いてSi(100)上に１／４単層のBaをデポジションす
ることによるBaSi２（立方晶）テンプレートによると報
告されているものがある。たとえば以下の文献を参照さ
れたい。R. McKee他著Appl.Phys.Lett. 59(7),pp.782-7
84(１９９１年８月１２日);R. McKee他著Appl.Phys.Let
t. 63(20),pp.2818-2820(１９９３年１１月１５日);R.
McKee他著Mat.Res.Soc.Symp.Proc., Vol.21, pp.131-13
5(１９９１年)；１９９３年７月６日出願の米国特許第
５，２２５，０３１号「PROCESS FOR DEPOSITING AN OX
IDE EPITAXIALLY ONTO A SILICON SUBSTRATE AND STRUC
TURES PREPARED WITH THE PROCESS」；１９９６年１月
９日出願の米国特許第５，４８２，００３号「PROCESS
FOR DEPOSITING EPITAXIAL ALKALINE EARTH OXIDE ONTO
A SUBSTRATE AND STRUCTURES PREPARED WITH THE PROC
ESS」。c(4x2)構造をもつケイ化ストロンチウム（SrSi
２）インタフェース・モデルが提案された。たとえば、
R. McKee他著Phys.Rev.Lett. 81(14), 3014(１９９８年
１０月５日)を参照されたい。しかし、この提案された
構造の原子レベルのシミュレーションでは、高温におい
ては安定でない場合があることが示唆される。
【０００４】SrOバッファ層を用いてシリコン(100)上に
SrTiO３を成長させた。これについては、T.Tambo他著Jp
n. J.Appl.Phys., Vol.37(１９９８年), pp.4454-4459
を参照されたい。しかし、SrO層が厚い（１００Å）の
で、トランジスタ薄膜に関する用途が制約され、成長の
間、結晶性が維持されない。
【０００５】さらに、SrOまたはTiOｘの厚い酸化物層
（６０〜１２０Å）を用いてSrTiO３を成長させた。B.
K. Moon他著Jpn.J.Appl.Phys., Vol.33（１９９４年）p
p.1472-1477を参照されたい。このようにバッファ層が
厚いとトランジスタに関する用途が制約を受ける。
【０００６】CMOS用途においては、この種の酸化物層は
分子酸素を用いて作成され、薄く（５０Å未満）に形成
される。従って、その結果、漏洩を起こしやすい薄膜が
でき、酸素が不足したり欠乏すると高い電気漏洩が起こ
る。さらに、これらの薄膜は、酸化物層全体で漏洩電流
密度を下げるために酸素内で成長後アニール（post gro
wth anneal）を必要とする。
【０００７】従って、漏洩電流密度の低い半導体構造上
に高誘電率酸化物を作成する方法が望まれる。
【０００８】本発明の目的は、漏洩電流密度の低い半導
体構造上に高誘電率酸化物を作成する方法を提供するこ
とである。
【０００９】本発明の更なる目的は、ゲート誘電漏洩電
流密度がゼロに近い半導体構造上に高誘電率酸化物を作
成する方法を提供することである。
【００１０】本発明の別の目的は、活性または原子酸素
を用いて半導体構造上に高誘電率酸化物を作成し、それ
により漏洩電流密度を下げる方法を提供することであ
る。
【００１１】
【発明を解決するための手段】表面を有するシリコン基
板を設ける段階と、シリコン基板の表面上に、分子酸素
を用いて形成される結晶性材料からなるバッファ層を形
成する段階と、そのバッファ層上に１層以上の高誘電率
酸化物を、活性酸素を用いて形成する段階とを備える半
導体構造の作成方法において、上記その他の問題は、少
なくとも部分的に解決され、上記その他の目的が実現さ
れる。
【００１２】
【実施例】本開示は、シリコン基板とのインタフェース
を有する高誘電率（高ｋ）金属酸化物を作成する方法を
教示する。このプロセスは、活性酸素を利用する高誘電
率酸化物層の作成に基づく。さらに、本プロセスは、分
子酸素を用いて高誘電率酸化物層を引き続き成長させる
ためのインタフェースとしてのバッファ層の作成を含
む。従って、SrTiO３，BaTiO３，SrBaTiO３，CaTiO３な
どのペロブスカイト(perovskite)酸化物を成長させるた
めの新規な方法が開示される。
【００１３】シリコン（Si）基板と１層以上の高誘電率
（高ｋ）金属酸化物との間に新規のインタフェースを形
成するために、種々の手法を用いることができる。表面
上に二酸化シリコン（SiO２）を有するSi基板をはじめ
として、いくつかの例を挙げる。二酸化シリコンは自然
酸化物として、あるいは熱的または化学的方法を利用し
て形成されるものとして開示される。SiO２は単結晶で
はなく非晶質であり、これは、基板上に単結晶材料をさ
らに成長させるためには望ましいことである。
【００１４】図面を参照して、図面内では同様の要素は
同様の番号で指示されるが、図１は表面１２とその上に
SiO２のオプション層１４を有するSi基板１０を示す。
この特定の実施例においては、SiO２層１４はシリコン
基板１０が空気（酸素）にさらされると自然にできる
（自然酸化物）。あるいは、SiO２層１４を当技術で周
知の制御された方法、たとえば高温で表面１２上に酸素
を付加する熱的方法あるいは標準的な化学エッチ・プロ
セスを用いる化学的方法で意図的に形成することもでき
る。代替の実施例においては、SiO２層１４は自然酸化
物の熱脱着などを利用して除去される。この特定の実施
例においては、層１４は、５ないし１００Åの厚みで形
成され、さらに詳しくは、１０ないし２５Åの厚みで形
成される。
【００１５】次に、ケイ化酸塩の性質などの薄い（たと
えばいくつかの単層の）シード層１８（図２に図示）
が、摂氏０ないし９００度で１ｘ１０−４mBar以下の酸
素部分圧力下でSiO２層１４の表面１５に対する、SiO２
またはSrO，BaOなどの金属酸化物との金属反応のいずれ
かのプロセスを用いて形成される。これは、分子線エピ
タキシ・チャンバ内で、あるいは化学蒸着（CVD）チャ
ンバまたは物理的蒸着（PVD）チャンバ内で不活性環境
条件下で実行することができる。
【００１６】シード層１８を作成するには、基板１０を
適切に加熱し、その上にSiO２層１４を有する基板１０
をストロンチウム（Sr），バリウム（Ba），カルシウム
（Ca），ジルコニウム（Zr），ハフニウム（Hf）などの
金属線にさらしてSiO２層と反応させるか、あるいは分
子酸素を利用してSrO，BaOなどの金属酸化化合物にさら
して、図１に示されるように非晶質酸化物１６をSiO２
酸化物１４上に形成する。
【００１７】この段階で、シリコン基板１０上に安定な
ケイ酸塩ができる。次の段階は、分子酸素のみを用いる
高ｋ酸化物層の形成であり、この層は抵抗率が低いが、
バリア層として働き、シリコン基板への酸素の拡散を制
限して、シード層の厚みを数層の単層に制限する。作成
中は、金属酸化物層１６バッファ層の厚みは５ないし１
００Åであり、好ましくは１５ないし５０Åである。こ
の酸化物層は結晶性である。
【００１８】この特定の実施例においては、シード層と
最終的な酸化物層との間にバッファ層を挿入すること
が、薄いインタフェース・シード層１８を維持するため
に不可欠である。作成中は、この成長を反射高エネルギ
電子回折（RHEED: reflectionhigh energy electron di
ffraction）法を用いてモニタする。この方法は当技術
においては詳細に説明されており、その場で、すなわち
成長チャンバ内での露出段階を実行しながら用いること
ができる。もちろん、特定の製造プロセスが提供され実
行される場合は、すべての基板上でRHEED法を実行する
必要はないことを理解頂きたい。あるいは、結晶構造を
反射差分光法（RDS: reflection difference spectrosc
opy），分光偏光解析法（SE: spectoscopic ellipsomet
ry）など表面をその場で監視する任意の表面検知法を利
用して監視することもできる。
【００１９】これらのプロセスに関して与えられる温度
および圧力は、説明される特定の実施例に関して推奨さ
れるものであり、本発明は特定の温度または圧力範囲に
限定されないことを当業者には理解頂きたい。開示され
る如く、シード層１８はシリコン基板１０の（００１）
表面上に、ストロンチウム，シリコンおよび酸素原子の
列が１ｘは＜１１０＞方向に、２ｘは直交＜１１０＞方
向にある２ｘ１構造からなる。
【００２０】次に、バッファ層２０が、シード層１８の
表面１９上に形成される。バッファ層２０は、分子酸素
を利用してストロンチウム（Sr），バリウム（Ba），カ
ルシウム（Ca），ジルコニウム（Zr），ハフニウム（H
f）などの金属線に構造をさらし、図３に示されるよう
にシード層１８上に酸化物を形成することにより形成さ
れる。バッファ層２０は、高誘電率酸化物（以下に説
明）を引き続いて成長させるためにシード層１８の表面
をなめらかにする働きをする。バッファ層は、シード層
１８の構造を維持する役割も果たす。バッファ層２０は
０ないし１００Åの厚みに形成される。教示される如
く、バッファ層２０は結晶性である。
【００２１】次に、図４に示される高誘電率酸化物層２
２の形成を、バッファ層２０の表面２３に対して、摂氏
８００度以下、さらに詳しくは、摂氏３５０ないし６５
０度の温度で、１ｘ１０−４mBar以下の活性酸素部分圧
力下でアルカリ土類金属および遷移金属を同時にあるい
は交互に供給することにより行うことができる。
【００２２】単結晶高誘電率酸化物層２２、さらに詳し
くは、プロブスカイトがバッファ層２０の表面２３上
に、アルカリ土類金属（Sr，Baなど）と、活性酸素さら
に詳しくは原子酸素と、チタンなどの遷移金属とを、摂
氏８００度以下の温度で、１ｘ１０−４mBar以下の活性
酸素部分圧力下で同時にあるいは交互に供給することに
より形成される。この単結晶酸化物層２２は、たとえ
ば、５０ないし１０００Åの厚みからなり、実質的には
下部構造のバッファ層２０と格子一致する。
【００２３】図４および図５を参照して、活性酸素を利
用してこの要領で形成された高誘電率層２２は、分子酸
素で成長された酸化物層と比べて、２桁の電流漏洩の低
下、たとえば−１Ｖにおいて１０−２A/cm２を示す。図
４には、本明細書に開示される発明の方法により作成さ
れた装置構造３０を示す。さらに詳しくは、、基板１
０，シード層１８，バッファ層２０および高誘電率酸化
物層２２を備える装置３０を示す。さらに、正の金属コ
ンタクト３２と負の金属コンタクト３４とが含まれる。
漏洩電流密度が装置３０の構造の両端で測定され、その
結果得られる値を図５のグラフに示す。図示されるよう
に、装置構造３０全体の漏洩電流密度は、活性酸素を利
用して半導体構造を形成することにより低減される。図
５には、分子酸素で形成される層と本発明による活性酸
素で形成される層とが比較のために図示される。
【００２４】開示される如く、本方法を用いてABO３構
造の追加の酸化物層、たとえばSrTiO３，BaTiO３，CaTi
O３，(Ba,Sr)TiO３などを成長させることができる。ま
た、本方法は、分子線エピタキシ（MBE: molecular bea
m epitaxy），化学線エピタキシ(CBE: chemical beam e
pitaxy)，金属有機分子線エピタキシ(MOMBE: metal-org
anic molecular beam epitaxy)，超高真空化学蒸着(UHV
CVD: ultra-high vacuum chemical vapor depositio
n)，物理蒸着(PVD: physical vapor deposition)，金属
有機化学蒸着(MOCVD: metal-organic chemical vapor d
eposition)などを含む広範な成長デポジション法に用い
ることができる。
【００２５】従って、本明細書に説明されるように、シ
リコン基板１０と組み合わせて漏洩電流密度を下げるた
めの高誘電率酸化物層２２を作成する方法がここに開示
される。バッファ層２０のインタフェースは、分子酸素
を利用して形成される。高誘電率酸化物層２２は活性酸
素を利用して作成され、それによって漏洩電流密度を低
減する。RFプラズマ源，電子サイクロトロン共鳴（EC
R：electron cyclotronresonance）などを用いて生成さ
れる活性酸素または原子酸素が、酸化物層２２の成長段
階で利用される。本作成方法は、酸化物層２２の両端で
漏洩電流密度を低減し、その結果として、CMOS用途に関
する処理段階と熱収支が大幅に削減される。開示される
本方法は、いくつかのデポジション・プロセスにおいて
種々の酸化物層の成長に適応することができることを理
解頂きたい。
【図面の簡単な説明】
【図１】本発明による自然酸化物層と酸化物層とがその
上に形成された清浄な半導体基板の断面図である。
【図２】本発明により形成されるシード層をその上に有
する半導体構造の断面図である。
【図３】本発明による、その上に形成されたバッファ層
をさらに示す図２の半導体基板の断面図である。
【図４】本発明による、構造全体の漏洩電流密度を測定
する高誘電酸化物層と金属コンタクトとをさらに示す図
３の半導体基板の断面図である。
【図５】本発明による、図４の構造全体の漏洩電流密度
の軽減をグラフに示す。
【符号の説明】
１０ シリコン基板 １８ シード層 ２０ バッファ層 ２２ 高誘電率酸化物層 ２３ 高誘電率酸化物層表面 ３０ 装置 ３２ 正の金属コンタクト ３４ 負の金属コンタクト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ツィイ・ユ アメリカ合衆国アリゾナ州ギルバート、ウ エスト・メリル・アベニュー449 (72)発明者 ジャマル・ラムダニ アメリカ合衆国アリゾナ州ギルバート、ウ エスト・デボン・ドライブ822

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体構造を作成する方法であって：表
    面（１２）を有するシリコン基板（１０）を設ける段
    階；前記基板の前記表面に、分子酸素を利用してバッフ
    ァ層（２０）を形成する段階；および活性酸素を利用し
    て前記バッファ層に１層以上の高誘電率酸化物層（２
    ２）を形成する段階；によって構成されることを特徴と
    する方法。
  2. 【請求項２】 半導体構造を作成する方法であって：表
    面を有するシリコン基板を設ける段階；前記シリコン基
    板の前記表面に、非晶質二酸化シリコンを形成する段
    階；前記非晶質二酸化シリコンに金属を設ける段階；半
    導体構造を加熱して前記シリコン基板の前記表面に隣接
    するシード層（１８）からなるインタフェースを形成す
    る段階；前記シード層の表面に分子酸素を利用してバッ
    ファ層を形成する段階：および前記バッファ層の表面
    に、活性酸素を利用して少なくとも１層の高誘電率酸化
    物を形成する段階；によって構成されることを特徴とす
    る方法。
  3. 【請求項３】 半導体構造を作成する方法であって：表
    面（１２）を有するシリコン基板（１０）を設ける段
    階；前記シリコン基板の前記表面に隣接してシード層
    （１８）を形成する段階；前記シード層の表面に分子酸
    素を利用してバッファ層（２０）を形成する段階であっ
    て、前記バッファ層が金属酸化物と分子酸素とから形成
    される段階；および前記バッファ層の表面に活性酸素を
    利用して高誘電率酸化物（２２）を形成する段階であっ
    て、前記高誘電率酸化物が金属酸化物と活性酸素とから
    形成される段階；によって構成されることを特徴とする
    方法。
JP2000213905A 1999-07-15 2000-07-14 漏洩電流密度を軽減した半導体構造の作成方法 Pending JP2001068469A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US354173 1999-07-15
US09/354,173 US6270568B1 (en) 1999-07-15 1999-07-15 Method for fabricating a semiconductor structure with reduced leakage current density

Publications (1)

Publication Number Publication Date
JP2001068469A true JP2001068469A (ja) 2001-03-16

Family

ID=23392154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000213905A Pending JP2001068469A (ja) 1999-07-15 2000-07-14 漏洩電流密度を軽減した半導体構造の作成方法

Country Status (7)

Country Link
US (1) US6270568B1 (ja)
EP (1) EP1069606A2 (ja)
JP (1) JP2001068469A (ja)
KR (1) KR20010029918A (ja)
CN (1) CN1145196C (ja)
SG (1) SG85711A1 (ja)
TW (1) TW471066B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296814A (ja) * 2003-03-27 2004-10-21 Elpida Memory Inc 金属酸化膜の形成方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
EP1301941A2 (en) * 2000-07-20 2003-04-16 North Carolina State University High dielectric constant metal silicates formed by controlled metal-surface reactions
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US20020181827A1 (en) * 2001-06-01 2002-12-05 Motorola, Inc. Optically-communicating integrated circuits
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US6806095B2 (en) * 2002-03-06 2004-10-19 Padmapani C. Nallan Method of plasma etching of high-K dielectric materials with high selectivity to underlying layers
US20060252265A1 (en) * 2002-03-06 2006-11-09 Guangxiang Jin Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
US7094704B2 (en) * 2002-05-09 2006-08-22 Applied Materials, Inc. Method of plasma etching of high-K dielectric materials
US6902681B2 (en) * 2002-06-26 2005-06-07 Applied Materials Inc Method for plasma etching of high-K dielectric materials
US6855643B2 (en) * 2002-07-12 2005-02-15 Padmapani C. Nallan Method for fabricating a gate structure
US20040007561A1 (en) * 2002-07-12 2004-01-15 Applied Materials, Inc. Method for plasma etching of high-K dielectric materials
US7031138B2 (en) * 2002-12-09 2006-04-18 Infineon Technologies Ag Ferroelectric capacitor and process for its manufacture
EP1611215A2 (en) * 2003-03-27 2006-01-04 Construction Research & Technology GmbH Liquid coloring suspension
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7655571B2 (en) * 2006-10-26 2010-02-02 Applied Materials, Inc. Integrated method and apparatus for efficient removal of halogen residues from etched substrates
US7846845B2 (en) * 2006-10-26 2010-12-07 Applied Materials, Inc. Integrated method for removal of halogen residues from etched substrates in a processing system
US7946759B2 (en) * 2007-02-16 2011-05-24 Applied Materials, Inc. Substrate temperature measurement by infrared transmission
US20080203056A1 (en) * 2007-02-26 2008-08-28 Judy Wang Methods for etching high aspect ratio features
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高ｋ材料ゲート構造の高温エッチング方法
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
CN101752237B (zh) 2008-12-16 2012-08-08 国际商业机器公司 在半导体器件中形成高k栅极叠层的方法
US11171008B2 (en) 2011-03-01 2021-11-09 Applied Materials, Inc. Abatement and strip process chamber in a dual load lock configuration
US8845816B2 (en) 2011-03-01 2014-09-30 Applied Materials, Inc. Method extending the service interval of a gas distribution plate
US10453694B2 (en) 2011-03-01 2019-10-22 Applied Materials, Inc. Abatement and strip process chamber in a dual loadlock configuration
US10090181B2 (en) 2011-03-01 2018-10-02 Applied Materials, Inc. Method and apparatus for substrate transfer and radical confinement
US8992689B2 (en) 2011-03-01 2015-03-31 Applied Materials, Inc. Method for removing halogen-containing residues from substrate
US9533332B2 (en) 2011-10-06 2017-01-03 Applied Materials, Inc. Methods for in-situ chamber clean utilized in an etching processing chamber
JP6545460B2 (ja) 2012-02-29 2019-07-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ロードロック構成内の除害・剥離処理チャンバ
US8932947B1 (en) 2013-07-23 2015-01-13 Applied Materials, Inc. Methods for forming a round bottom silicon trench recess for semiconductor applications
US9214377B2 (en) 2013-10-31 2015-12-15 Applied Materials, Inc. Methods for silicon recess structures in a substrate by utilizing a doping layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888202A (en) * 1986-07-31 1989-12-19 Nippon Telegraph And Telephone Corporation Method of manufacturing thin compound oxide film and apparatus for manufacturing thin oxide film
US5482003A (en) * 1991-04-10 1996-01-09 Martin Marietta Energy Systems, Inc. Process for depositing epitaxial alkaline earth oxide onto a substrate and structures prepared with the process
US5225031A (en) * 1991-04-10 1993-07-06 Martin Marietta Energy Systems, Inc. Process for depositing an oxide epitaxially onto a silicon substrate and structures prepared with the process
JP3162718B2 (ja) * 1991-12-13 2001-05-08 サイメトリックス，コーポレイション 集積回路メモリー
US5326721A (en) * 1992-05-01 1994-07-05 Texas Instruments Incorporated Method of fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer
DE69325614T2 (de) * 1992-05-01 2000-01-13 Texas Instruments Inc Pb/Bi enthaltende Oxide von hohen Dielektrizitätskonstanten unter Verwendung von Perovskiten als Pufferschicht, die keine Pb/Bi enthalten
US5450812A (en) * 1993-07-30 1995-09-19 Martin Marietta Energy Systems, Inc. Process for growing a film epitaxially upon an oxide surface and structures formed with the process
US5589284A (en) * 1994-08-01 1996-12-31 Texas Instruments Incorporated Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics
US6088216A (en) * 1995-04-28 2000-07-11 International Business Machines Corporation Lead silicate based capacitor structures
AU8473998A (en) * 1998-07-01 2000-01-24 Lockheed Martin Energy Research Corporation Geometric shape control of thin film ferroelectrics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296814A (ja) * 2003-03-27 2004-10-21 Elpida Memory Inc 金属酸化膜の形成方法

Also Published As

Publication number Publication date
TW471066B (en) 2002-01-01
EP1069606A2 (en) 2001-01-17
CN1281246A (zh) 2001-01-24
US6270568B1 (en) 2001-08-07
SG85711A1 (en) 2002-01-15
CN1145196C (zh) 2004-04-07
KR20010029918A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
JP2001068469A (ja) 漏洩電流密度を軽減した半導体構造の作成方法
EP1069605B1 (en) Method for fabricating a semiconductor structure including a metal oxide interface with silicon
TW511232B (en) Semiconductor structure and process for fabricating same
US6407435B1 (en) Multilayer dielectric stack and method
US6709989B2 (en) Method for fabricating a semiconductor structure including a metal oxide interface with silicon
JP3761419B2 (ja) Ｍｏｓｆｅｔトランジスタおよびその製造方法
US6241821B1 (en) Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
JP3703373B2 (ja) Ｍｏｓｆｅｔおよびゲート誘電体の製造方法
KR100714378B1 (ko) 실리콘과의 금속 산화물 경계면을 포함하는 반도체 구조를제조하기 위한 방법
JP4133659B2 (ja) ＣＭＯＳアプリケーション用の多重高κゲート誘電体を堆積する方法
JP2001223211A (ja) シリコンとの安定した結晶性インタフェースを有する半導体構造の作成方法
EP0258394B1 (en) Fabrication of solid-state devices having thin dielectric layers
KR100827216B1 (ko) 마이크로 전자공학 압전 구조체
US6224669B1 (en) Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
CN101064258B (zh) 高取向性硅薄膜形成方法、三维半导体器件及其制造方法
WO1999032691A1 (en) Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
KR101116166B1 (ko) 반도체 소자의 커패시터 및 그 제조 방법
US7678633B2 (en) Method for forming substrates for MOS transistor components and its products
KR100621542B1 (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
KR20030051820A (ko) 고 유전 상수 재료를 가지는 반도체 구조체
KR20020034710A (ko) 하프늄 산화막과 전도층의 반응을 억제할 수 있는 반도체장치 제조 방법
JP2005533364A (ja) 単結晶表面からの非晶質酸化物の除去
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
KR20230060475A (ko) 루타일 결정구조를 갖는 이산화 티타늄 박막의 제조 방법
US8685826B2 (en) Method for manufacturing nano-crystalline silicon material from chloride chemistries for the semiconductor integrated circuits