KR100714378B1 - 실리콘과의 금속 산화물 경계면을 포함하는 반도체 구조를제조하기 위한 방법 - Google Patents

실리콘과의 금속 산화물 경계면을 포함하는 반도체 구조를제조하기 위한 방법 Download PDF

Info

Publication number
KR100714378B1
KR100714378B1 KR1020000060223A KR20000060223A KR100714378B1 KR 100714378 B1 KR100714378 B1 KR 100714378B1 KR 1020000060223 A KR1020000060223 A KR 1020000060223A KR 20000060223 A KR20000060223 A KR 20000060223A KR 100714378 B1 KR100714378 B1 KR 100714378B1
Authority
KR
South Korea
Prior art keywords
layer
oxide
silicon
substrate
metal
Prior art date
Application number
KR1020000060223A
Other languages
English (en)
Other versions
KR20010051012A (ko
Inventor
자말 랑당
라빈드라나쓰 드루패드
자이이지미 유
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20010051012A publication Critical patent/KR20010051012A/ko
Application granted granted Critical
Publication of KR100714378B1 publication Critical patent/KR100714378B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/32—Titanates; Germanates; Molybdates; Tungstates

Abstract

반도체 구조를 제조하는 방법은, 표면(12)을 갖는 실리콘 기판(10)을 제공하는 단계와, 원자층 증착(ALD : Atomic Layer Deposition)에 의해 이러한 실리콘 기판(10)의 표면(12)에 규산염 물질을 포함하는 시드층(seed layer)(20;20')을 형성하는 단계와, 원자층 증착(ALD)에 의해 이러한 시드층(20;20') 상에 높은 유전상수를 갖는 산화물(40)의 하나 이상의 층을 형성하는 단계를 포함한다.

Description

실리콘과의 금속 산화물 경계면을 포함하는 반도체 구조를 제조하기 위한 방법{METHOD FOR FABRICATING A SEMICONDUCTOR STRUCTURE INCLUDING A METAL OXIDE INTERFACE WITH SILICON}
도 1은 본 발명에 따라 표면에 다수의 산화물층을 갖는 클린(clean) 반도체 기판의 제 1 실시예의 단면도.
도 2는 본 발명에 따라 원자층 증착을 사용하여 규산염층으로 형성되는 경계면 시드층을 갖는 반도체 기판의 단면도.
도 3은 본 발명에 따라 표면에 수소의 층(hydrogen layer)을 갖는 클린 반도체 기판의 제 2 실시예의 단면도.
도 4는 본 발명에 따라 표면에 산화물층을 갖는 반도체 구조의 단면도.
도 5는 본 발명에 따라 원자층 증착을 사용하여 규산염층으로 형성되는 경계면 시드층을 갖는 반도체 기판의 단면도.
도 6은 본 발명에 따라 원자층 증착을 사용하여 경계면 시드층을 형성하는 방법을 도시하는 도면.
도 7은 본 발명에 따라 원자층 증착을 사용하여 도 2 및 도 5에서 예시된 구조 상에 형성되는 높은 유전상수를 갖는 금속 산화물층을 갖는 반도체 기판의 단면도.
도 8은 본 발명에 따라 원자층 증착을 사용하여 높은 유전상수를 갖는 금속 산화물 층을 형성하는 방법을 도시하는 도면.
도 9는 본 발명에 따라 원자층 증착을 사용하여 도 2 및 도 5에 예시된 기판상에 형성된 높은 유전 상수를 갖는 금속 산화물층을 갖는 반도체 기판의 단면도.
<도면 주요 부분에 대한 부호의 설명>
10 : 기판 20, 20' : 시드층(seed layer)
40 : 높은 유전상수를 갖는 산화물층
본 발명은, 일반적으로 실리콘 기판과 금속 산화물 사이에 규산염 경계면(silicate interface)을 포함하는 반도체 구조를 제조하기 위한 방법에 관한 것으로, 좀더 특별히는 원자층 증착(atomic layer deposition) 또는 원자층 에피택시(atomic layer epitaxy)를 사용하여 시드층을 포함하는 경계면을 제조하는 방법에 관한 것이다.
안정된 실리콘(Si) 표면은, 예를 들면 불휘발성 고밀도 메모리 및 차세대 MOS 장치를 위한 강유전체 또는 높은 유전 상수를 갖는 산화물과 같은, 많은 장치 응용을 위해서 실리콘 상에서의 금속 산화물 박막의 후속적인 에피택셜 성장에 가장 바람직하다. 높은 k를 갖는 금속 산화물의 후속적인 성장을 위해서 Si 표면에 안정된 전이층을 형성하는 것이 중요하다.
몇몇 보고에 의하면, 실리콘(Si)(100) 상에서 BaO 및 BaTiO3와 같은 이러한 산화물의 성장은, 850℃ 보다 높은 온도에서 분자 빔 에피택시(molecular beam epitaxy)를 이용하여 Si(100) 상에 Ba의 1/4 단일층을 증착시킴으로써, BaSi2{입방정의(cubic)} 주형(template)에 기초한다는 것이다. 예를 들어, R. 맥키 등에 의한 응용물리학회지(R. McKee et al., Appl. Phys. Lett.) 59(7), pp. 782-784(1991년 8월 12일); R. 맥키 등에 의한 응용물리학회지(R. McKee et al., Appl. Phys. Lett.) 63(20), pp. 2818-2820(1993년 11월 15일); R. 맥키 등에 의한 수학연구학회 심포지엄 회보(R. McKee et al., Mat. Res. Soc. Symp. Proc.), 21권, pp. 131-135(1991년); "에피택셜 방법으로 실리콘 기판에 산화물을 증착시키는 공정 및 상기 공정으로 제조된 구조"라는 제목의 1993년 7월 6일 등록된 미국 특허 제 5,225,031호; "에피택셜 알칼리 토금속 산화물을 기판에 증착시키는 공정 및 상기 공정으로 제조된 구조"라는 제목의 1996년 1월 9일 등록된 미국 특허 제 5,482,003호를 참조한다. c(4×2) 구조를 갖는 스트론튬 규소 화합물(SrSi2) 경계면 모델(interface model)이 제안되었다. 예를 들어, R. 맥키 등에 의한 응용물리학회지(R. McKee et al., Phys. Rev. Lett.) 81(14), 3014(1998년 10월 5일)를 참조한다. 그러나, 이와 같이 제안된 구조의 원자 레벨 시뮬레이션(atomic level simulation)은, 이것이 상승한 온도에서는 안정하지 않을 수 도 있다는 것을 나타낸다.
SrO 완충층(buffer layer)을 이용하여 실리콘(100)에 SrTiO3를 성장시키는 것이 달성되었다. 예를 들어, T. 탐보 등에 의한 일본 응용물리학저널(T. Tambo et al., Jpn. J. Appl. Phys.), 37권(1998년), pp.4454-4459를 참조한다. 그러나, SrO 완충층은 두꺼웠고(100Å), 이로 인해서 트랜지스터 막(transistor film)을 위한 응용을 제한하였으며, 결정도(crystallinity)는 성장 중에 유지되지 않았다.
게다가, SrTiO3는 SrO 또는 TiOx의 두꺼운 산화물층(60-120Å)을 이용하여 실리콘에서 성장되고 있다. 예를 들어, B.K. 문 등에 의한 일본응용물리학저널 (B.K. Moon et al., Jpn. J. Appl. Phys.), 33권(1994년), pp. 1472-1477을 참조한다. 이러한 두꺼운 완충층은 트랜지스터에 대한 응용을 제한할 것이다.
높은 k를 갖는 산화물은 차세대 MOSFET 응용에 있어서 매우 중요하다. 전형적으로, 이러한 모든 공지된 구조에서, 높은 k를 갖는 산화물은, 분자빔 에피택시(MBE : Molecular Beam Epitaxy), 펄스 레이저 증착(PLD : Pulsed Laser Deposition), 스퍼터링(sputtering), 및/또는 금속-유기 화학적 증기 증착(MOCVD : Metal-Organic Chemical Vapor Deposition)을 이용하여 제조된다. 이러한 유형의 제조방법에서, 저밀도의 경계면 트랩, 낮은 누설전류를 달성하고, 8" 이상과 같은 넓은 영역에 걸친 두께 및 구성의 균일성과, 트렌치(trenches)에 걸친 일치도(conformity)를 위해서 실리콘 산화물 경계면을 제어하는 것은 어렵다. 따라서, 실리콘 기판과 금속 산화물층 사이에 더 양호한 경계면을 제공하며, 제조가 간단하고, 제어가능하며, MOSFET 장치에서 프린지 효과(fringing effects)를 억제하 고, 대량 생산에 적합한 방법이 필요하다.
따라서, 본 발명의 목적은, 얇고, 안정된, 실리콘과의 규산염 경계면을 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 높은 처리량 제조시에 신뢰할 수 있고, 적합한, 실리콘과의 금속 산화물 경계면을 포함하는 반도체 구조 제조 방법을 제공하는 것이다.
앞의 문제와 다른 문제들은 적어도 부분적으로 해결되며, 앞의 목적 및 다른 목적은, 표면을 갖는 실리콘 기판을 제공하는 단계, 이 실리콘 기판의 표면상에 원자층 증착(ALD : Atomic Layer Deposition)을 이용하여 규산염 물질을 포함하는 시드층(seed layer)을 형성하는 단계, 및 원자층 증착(ALD)을 이용하여 이러한 시드층 상에 높은 유전상수를 갖는 산화물의 하나 이상의 층을 형성하는 단계를 포함하는, 반도체 구조 제조 방법에서 실현된다.
본 개시 내용은, 실리콘 기판과의 경계면을 갖는 높은 유전 상수(높은-k)를 갖는 금속 산화물을 제조하는 방법을 제시한다. 이러한 방법은, 알칼리-토금속 산화물층의 후속적인 성장에 필요한, 안정된 규산염 시드층을 형성하기 위하여 원자층 증착(ALD)을 사용하는 것에 기초한다. 따라서, 원자층 증착을 사용하여 시드층과 금속 산화물층을 성장시키는 새로운 방법이 개시된다.
실리콘(Si) 기판과 높은 유전상수(높은-k)를 갖는 금속 산화물의 하나 이상의 층 사이에 새로운 경계면을 형성하기 위해서, 원자층 증착을 사용하는 두 가지의 특별한 접근법이 기판에 따라서 사용될 수 있다. 표면상에 형성되는 이산화실리콘(SiO2)을 갖는 Si 기판을 가지고 시작하는 제 1 예가 제공될 것이다. 이러한 이산화실리콘은 순수한 산화물로 형성되거나 열적 기법 또는 화학적 기법을 사용하는 것으로 개시된다. SiO2는 단일 결정이기보다는 비결정성(amorphous)이며, 이것은, 경계면층을 생성하기 위해서 기판 상에 시드층 물질을 성장시키는데 바람직하다. 수소(H)의 패시베이션(hydrogen passivation)을 견딤으로써 기판 상에 수소(H)의 층을 형성하는 Si 기판을 가지고 시작하는 제 2 예가 제공될 것이다.
실시예
이제, 전체 도면을 통해서 비슷한 요소는 비슷한 번호로 나타나는 도면으로 화제를 돌리면, 도 1은 표면(12)을 갖는 Si 기판(10)과 그 위의 SiO2 층(14)을 예시한다. 이러한 특별한 실시예에서, 일단 실리콘 기판(10)이 공기(산소)에 노출되면, SiO2 층(14)은 자연히 존재한다(자연 산화물). 대안적으로, SiO2 층(14)은, 상기 기술에서 잘 공지된 제어 방식, 예를 들어 열적으로 고온에서 표면(12) 위에 산소를 가함으로써 또는 화학적으로 표준 화학 에칭 방법을 사용함으로써 의도적으로 형성될 수 있다. 층(14)은 5-100Å 범위의 두께, 보다 특별하게는 10-25Å 범위의 두께로 형성된다.
새로운 시드층(현재 논의 중)은 원자층 증착을 사용하여 형성된다. 먼저, 지르코늄 산화물(ZrO2), 하프늄 산화물(HfO2), 스트론튬 산화물(SrO2), 또는 동종의 물질과 같은 금속 산화물(18)의 얇은 층(20Å 미만)은, 600℃ 미만과 같은 상대적으로 낮은 온도에서 염화물 또는
Figure 112000021492653-pat00001
디케톤 선구물질(diketonate precursor) 및 산소(O2), 물(H2O), 아산화질소(N2O) 또는 산화질소(NO)를 사용하여 SiO2 층(14)의 표면(16) 상에 증착된다. 좀더 특별하게, Si 기판(10)과 비결정성 SiO2 층(14)은 SiO2 층(14)의 승화 온도 이하로, 일반적으로 900℃ 이하로 가열되며, 바람직한 실시예에서 금속 산화물(18)을 증착시키기 이전에는 600℃이하로 가열된다.
다음으로, 이후에 기판(10)의 온도는, 금속 산화물(MOx)층(18)과 SiO2 층(14)이, 도 2에 예시된 바와 같이, MSiOx(규산염)의 시드층(20)을 형성하도록 반응하기 위해서 600℃ 이상으로 상승된다.
이 단계는 실리콘 기판 상에 안정된 규산염을 형성시키며, 좀더 특별히는 시드층(20)을 형성시킨다. 규산염, 즉 시드층(20)의 두께는 대략 몇 개의 단일층 두께이며, 좀더 상세히는 5-100Å 범위이며, 바람직하게는 10-25Å 범위의 두께를 갖는 SiO2 층(14)의 두께와 동일하다. 이러한 특정 실시예에서, 층(14)의 표면(16)에 대한 금속 산화물(18)의 인가, 질소(N2), 아르곤(Ar), 또는 헬륨(He)을 사용하는 후속적인 플러싱(flushing) 및 가열은, 시드층(20)으로써 하프늄 실리콘 산화물 (HfSiO4), 지르코늄 실리콘 산화물(ZrSiO4), 스트론튬 실리콘 산화물(SrSiO4), 또는 동종의 물질을 형성하는 화학 반응을 야기한다. 이러한 반도체 구조에 대한 모니터링은, 반사 차 분광법(reflection difference spectroscopy), 분광학적인 타원 편 광법(spectroscopic ellipsometry) 또는 동종의 기술과 같은 임의의 표면 감광 기술(surface sensitive technique)을 이용하여 수행될 수 있고, 여기서 표면은 종래의 기술에 의해 모니터링된다.
기술된 특정 실시예에 대해 상기 공정에 제시된 온도가 권고되지만, 본 발명은 특정 온도 또는 압력 범위에 제한되지 않는다는 것이 당업자에 의해 이해되어야 한다.
대안적인 실시예에서, 도 3 내지 도 6에 예시되는 바와 같이, 수소(H)의 패시베이션을 견딤으로써 기판 상에 수소(H)의 층(13)을 갖는 표면(12')을 갖는 Si 기판(10')이 개시된다. 도 3 내지 도 5의 구성요소와 유사한, 도 1 및 도 2의 모든 구성요소는, 다른 실시예임을 나타내도록 추가된 하나의 프라임(')을 갖는 유사한 번호로 나타낸다. 이러한 특정 실시예에서, 수소(H)의 층(13)은 수소 패시베이션 기법에 의한 제어 방식으로 형성된다.
새로운 시드층(현재 논의되는)은 원자층 증착을 사용하여 형성된다. 먼저, 수소(H)의 층(13)은, 높은 온도 바람직하게는 300℃를 초과하는 온도에서 표면(12')으로부터 제거된다. 다음으로, Si 기판(10')의 표면(12')은, 도 6의 (30)에 도시된 바와 같이 T1의 시간 동안, 실란(silane)(SiH4), 디실란(disilane)(SiH6) 또는 동종의 물질과 같은 Si 선구물질과 하프늄(Hf), 스트론튬(Sr), 지르코늄(Zr) 또는 동종의 물질과 같은 금속 선구물질(도 4의 15)에 노출된다. 기판(10')은, 일반적으로 100℃-500℃ 사이의 온도, 바람직한 실시예에서는 250℃의 온도와 0.5mTorr의 대기압에서 선구물질에 노출된다. 선구물질이 증착되면, 표면(17)은, 임의의 과잉 물질을 제거하기 위해서 도 4 및 도 6에서 예시된 바와 같은 시간(T2) 동안 아르곤(Ar), 질소(N2) 또는 헬륨(He)과 같은 비활성 기체로 플러싱(flushing)된다(32). 그런 다음, 스택은, Si 및 금속층(15)을 산화시킴으로써 일반적으로 도 2의 시드층(20)과 유사한 시드층(20')을 형성하기 위해서 시간(T3) 동안 플라즈마를 갖거나 갖지 않는 산소(O2), 물(H20), 아산화질소(N2O) 또는 산화질소(NO)에 노출된다(34). 마지막으로, 시드층(20')은, 도 6에서 예시한 바와 같이 임의의 과잉 산소(O2)를 제거하기 위해서 아르곤(Ar), 질소(N2) 또는 헬륨(He)으로 플러싱 된다(36).
이러한 단계는, 수소의 패시베이션된 실리콘 기판 상에 안정된 규산염을 형성시키며, 좀더 특별히는 시드층(20')을 형성시킨다. 시드층(20')의 두께는 대략 몇 개의 단일층 두께이며, 좀더 상세히는 5-100Å 범위이며, 바람직하게는 10-25Å 범위를 갖는다. 이러한 특정 실시예에서, 원자층 증착은, 몇 개의 단일층을 형성하기 위해서 몇 번의 주기, 바람직하게는 4-5 주기 동안 반복된다. 따라서, 시드층(20')으로써 하프늄 실리콘 산화물(HfSiO4), 지르코늄 실리콘 산화물 (ZrSiO4), 스트론튬 실리콘 산화물(SrSiO4) 또는 동종의 물질을 형성하는 화학 반응이 일어난다.
MxSi1-xO의 구성을 갖는 층(20')에서 0 내지 1인 구성요소(x)는, 더 양호한 제어를 위해 반응 쳄버에 유입시키기 전에 혼합되는 금속과 실리콘의 선구물질 흐름을 사용하여 조정될 수 있음이 이해되어야 한다. 좀더 특별히, 등급화된 구성(graded composition)이 사용될 수 있으며, 이로써 ALD를 이용한 결과적인 최후 층 증착은 어떠한 실리콘을 포함하지 않는 금속 산화물만의 층을 만든다.
이제, 도 7, 도 8 및 도 9를 참조하면, 높은 유전상수를 갖는 산화물층(40)의 형성이 원자층 증착에 의해 완성된다. 먼저, 시드층(20)은 시간(T1) 동안 하프늄(Hf), 스트론튬(Sr), 지르코늄(Zr), 란탄(La), 알루미늄(Al), 이트륨(Y), 티타늄(Ti), 바륨(Ba), 란탄 스칸듐(LaSc) 또는 동종의 물질과 같은 금속 선구물질에 노출되어서(50), 시드층(20)의 표면(21) 상에 층(42)을 형성한다. 시드층(20)은 일반적으로 100℃-500℃ 사이의 온도, 바람직한 실시예에서는 250℃의 온도와 0.5mTorr의 대기압에서 금속 선구물질에 노출된다(50). 다음으로, 층(42)의 표면(43)은, 과잉 금속 선구물질을 제거하기 위해서 시간(T2) 동안 아르곤(Ar), 질소(N2) 또는 헬륨(He)과 같은 비활성 기체로 플러싱된다(52). 마지막으로, 반도체 구조는, 층(42), 좀더 특별히는 금속 선구물질을 산화시켜서 도 9에 예시된 바와 같이 높은-k를 갖는 금속 산화물층(42)을 형성하기 위해서 시간(T3) 동안 플라즈마를 갖거나 갖지 않는 산소(O2), 물(H20), 아산화 질소(N2O) 또는 산화질소(NO)에 노출된다(54). 따라서, 높은-k를 갖는 금속 산화물층(40)이, 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 스트론튬 티타네이트(SrTiO3), 란탄 산화물(La2O 3), 이트륨 산 화물(Y2O3), 티타늄 산화물(TiO2), 바륨 티타네이트(BaTiO3), 란탄 알류미네이트 (LaAlO3), 란탄 스칸듐 산화물(LaScO3) 및 알루미늄 산화물(Al2O3 )의 그룹으로부터 선택된 높은 유전상수를 갖는 적어도 하나의 산화물을 포함한다는 것이 개시된다.
마지막 단계로, 층(40)은 임의의 과잉 산소를 제거하기 위해서 아르곤(Ar), 질소(N2), 헬륨(He) 또는 동종의 물질로 플러싱된다(56). 이러한 원자층 증착은, 원하는 두께의 높은-k를 갖는 산화물을 형성하기 위해서 소정의 주기동안 반복된다.
따라서, 원자층 증착(ALD)을 이용하여서 본 명세서에서 기술되어진 바와 같은 실리콘(10)을 갖는 얇은 시드층(20)을 제조하기 위한 방법이 개시된다. 이러한 원자층 증착에 의한 규산염 층의 형성을 촉진하는 것은, 넓은 영역에 대한 두께 및 구성에 대한 고도의 정밀도 제어를 제공한다. 게다가, 트렌치에서의 성장의 일치성이 달성된다. 증착 공정의 각 주기에서, 표면상에서 입자의 이동(migration of species)이 증가된다.
본 출원은 본 발명의 원리를 기술했지만, 본 발명의 범위 내에서 다른 관점, 이점 및 변형은 당업자에게 명백할 것이라고 이해할 수 있을 것이다.

Claims (15)

  1. 반도체 구조를 제조하는 방법에 있어서,
    실리콘 기판(10)을 제공하는 단계와,
    원자층 증착(atomic layer deposition)에 의해 상기 실리콘 기판의 상기 표면 상에 시드층(seed layer)(20)을 형성하는 단계와,
    상기 원자층 증착에 의해 상기 시드층 상에 높은 유전상수를 갖는 산화물(40)의 하나 이상의 층을 형성하는 단계를 포함하는, 반도체 구조 제조 방법.
  2. 제 1항에 있어서, 상기 기판 제공 단계는 실리콘 산화물(14)이 그 표면에 형성된 기판을 제공하는 단계를 포함하는, 반도체 구조 제조 방법.
  3. 제 2항에 있어서, 원자층 증착에 의해 시드층을 형성하는 상기 단계는, 상기 실리콘 산화물의 표면에 금속 산화물층(18)을 증착하는 단계와, 비활성 기체를 사용하여 상기 금속 산화물층을 플러싱(flushing)하는 단계와, 규산염(silicate)을 형성하기 위해서 상기 금속 산화물과 상기 실리콘 산화물을 반응시키는 단계를 포함하는, 반도체 구조 제조 방법.
  4. 제 1항에 있어서, 상기 기판 제공 단계는 수소의 패시베이션(hydrogen passivation)에 의해 기판 상에 형성되는 수소의 층(13)을 갖는 기판을 제공하는 단계를 포함하는, 반도체 구조 제조 방법.
  5. 제 4항에 있어서, 상기 원자층 증착에 의해 시드층(20)을 형성하는 상기 단계는, 상기 기판 상에 형성된 상기 수소의 층(13)을 제거하는 단계와,
    상기 실리콘 기판을 상기 실리콘 기판의 상기 표면에 실리콘층 및 금속층을 형성하는 적어도 하나의 금속 선구물질(precursor) 및 실리콘 선구물질에 노출시키는 단계(50)와,
    임의의 과잉 실리콘 및 금속 선구물질을 제거하기 위해서 비활성 기체를 사용하여 상기 실리콘층을 플러싱하는 단계(52)와,
    상기 실리콘 및 금속층을 산화시켜서 하나의 산화된 단일층을 형성시키기 위해서, 상기 실리콘층의 상기 표면을 플라즈마를 갖거나 갖지 않는 산소(O2), 물(H20), 아산화질소(N2O), 또는 산화질소(NO) 중 적어도 하나에 노출시키는 단계(54)와,
    비활성 기체를 사용하여 상기 산화된 단일층을 플러싱(56)하는 단계를 포함하는, 반도체 구조 제조 방법.
  6. 제 5항에 있어서, 단일층들을 형성하기 위해서, 상기 원자층 증착을 반복하는 단계를 더 포함하는, 반도체 구조 제조 방법.
  7. 제 1항에 있어서, 상기 원자층 증착에 의해 높은 유전상수를 갖는 산화물의 하나 이상의 층(42)을 형성하는 상기 단계는, 상기 시드층을 금속 선구물질에 노출시켜(50)서 금속층을 형성하는 단계와,
    비활성 기체를 사용하여 상기 금속층을 플러싱하는 단계(52)와,
    상기 금속층을 산화시켜서, 높은-k(k는 유전상수)를 갖는 하나의 산화된 단일층을 형성하기 위해서, 상기 금속층을 플라즈마를 갖거나 갖지 않는 산소(O2), 물(H20), 아산화질소(N2O), 또는 산화질소(NO) 중 적어도 하나에 노출시키는 단계(54)와,
    비활성 기체를 사용하여 상기 산화된 단일층을 플러싱(56)하는 단계를 포함하는, 반도체 구조 제조 방법.
  8. 제 7항에 있어서, 원하는 두께의 높은-k(k는 유전상수)를 갖는 산화물층을 형성하기 위해서 상기 원자층 증착을 반복하는 상기 단계를 더 포함하는, 반도체 구조 제조 방법.
  9. 반도체 구조를 제조하는 방법에 있어서,
    실리콘 기판(10)을 제공하는 단계와,
    원자층 증착에 의해 상기 실리콘 기판의 표면 상에 규산염 물질로 형성되는 시드층(20)을 형성하는 단계와,
    상기 원자층 증착에 의해 상기 시드층 상에 높은 유전상수를 갖는 산화물의 하나 이상의 층(42)을 형성하는 단계를 포함하는, 반도체 구조 제조 방법.
  10. 제 9항에 있어서, 상기 원자층 증착에 의해서 규산염 물질의 상기 시드층을 형성하는 상기 단계는 스트론튬 실리콘 산화물(SrSiO4), 지르코늄 실리콘 산화물(ZrSiO4) 및 하프늄 실리콘 산화물(HfSiO4)의 그룹으로부터 선택된 규산염 물질의 상기 시드층을 형성하는 단계를 포함하는, 반도체 구조 제조 방법.
  11. 제 10항에 있어서, 상기 원자층 증착에 의해서 높은 유전상수를 갖는 산화물의 하나 이상의 층을 상기 시드층 상에 형성하는 상기 단계는 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 스트론튬 티타네이트(SrTiO3), 란탄 산화물(La2O 3), 이트륨 산화물(Y2O3), 티타늄 산화물(TiO2), 바륨 티타네이트(BaTiO3), 란탄 알류미네이트 (LaAlO3), 란탄 스칸듐 산화물(LaScO3) 및 알루미늄 산화물(Al2O3 )의 그룹으로부터 선택된 상기 높은 유전상수를 갖는 산화물층을 형성하는 단계를 포함하는, 반도체 구조 제조 방법.
  12. 제 11항에 있어서, 상기 기판 제공 단계는 실리콘 산화물(14)이 그 표면에 형성된 기판을 제공하는 단계를 포함하는, 반도체 구조 제조 방법.
  13. 제 12항에 있어서, 상기 원자층 증착에 의한 상기 시드층 형성 단계는 금속 산화물층(18)을 상기 실리콘 산화물의 표면에 증착시키는 단계와, 비활성 기체를 사용하여 상기 금속 산화물층을 플러싱하는 단계와, 스트론튬 실리콘 산화물(SrSiO4), 지르코늄 실리콘 산화물(ZrSiO4) 및 하프늄 실리콘 산화물(HfSiO4)의 그룹으로부터 선택된 상기 규산염을 형성하기 위해서 상기 금속 산화물과 상기 실리콘 산화물을 반응시키는 단계를 포함하는, 반도체 구조 제조 방법.
  14. 제 11항에 있어서, 상기 기판 제공 단계는 수소의 패시베이션에 의해 수소의 층(13)이 그 표면 상에 형성된 기판을 제공하는 단계를 포함하는, 반도체 구조 제조 방법.
  15. 제 14항에 있어서, 상기 원자층 증착에 의한 시드층 형성 단계는, 상기 기판 상에 형성된 상기 수소의 층을 제거하는 단계와,
    상기 실리콘 기판의 상기 표면 상에 실리콘 및 금속층을 형성하는 적어도 하나의 금속 선구물질과 실리콘 선구물질에 상기 실리콘 기판을 노출하는 단계(50)와,
    임의의 과잉 실리콘 및 금속 선구물질을 제거하기 위해서, 비활성 기체를 사용하여 상기 실리콘층을 플러싱하는 단계(52)와,
    상기 실리콘 및 금속층을 산화시켜 하나의 산화된 단일층을 형성하기 위해서, 상기 실리콘층의 상기 표면을 플라즈마를 갖거나 갖지 않는 산소(O2), 물(H20), 아산화질소(N2O), 또는 산화질소(NO) 중 적어도 하나에 노출하는 단계(54)와,
    비활성 기체로 상기 산화된 단일층을 플러싱하는 단계(56)를 포함하는, 반도체 구조 제조 방법.
KR1020000060223A 1999-10-25 2000-10-13 실리콘과의 금속 산화물 경계면을 포함하는 반도체 구조를제조하기 위한 방법 KR100714378B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US42594599A 1999-10-25 1999-10-25
US09/425,945 1999-10-25
US9/425,945 1999-10-25

Publications (2)

Publication Number Publication Date
KR20010051012A KR20010051012A (ko) 2001-06-25
KR100714378B1 true KR100714378B1 (ko) 2007-05-07

Family

ID=23688685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000060223A KR100714378B1 (ko) 1999-10-25 2000-10-13 실리콘과의 금속 산화물 경계면을 포함하는 반도체 구조를제조하기 위한 방법

Country Status (7)

Country Link
US (1) US20020146895A1 (ko)
EP (1) EP1096042A1 (ko)
JP (1) JP2001189312A (ko)
KR (1) KR100714378B1 (ko)
CN (1) CN1196172C (ko)
SG (1) SG99871A1 (ko)
TW (1) TW468212B (ko)

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2293322A1 (en) * 2000-06-08 2011-03-09 Genitech, Inc. Method for forming a metal nitride layer
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
KR100693781B1 (ko) * 2000-10-25 2007-03-12 주식회사 하이닉스반도체 단원자층 증착법을 이용한 실리케이트 형성 방법
US6765178B2 (en) 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
US6825447B2 (en) 2000-12-29 2004-11-30 Applied Materials, Inc. Apparatus and method for uniform substrate heating and contaminate collection
US7371633B2 (en) * 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US7588989B2 (en) * 2001-02-02 2009-09-15 Samsung Electronic Co., Ltd. Dielectric multilayer structures of microelectronic devices and methods for fabricating the same
KR20020064624A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 반도체소자의 유전체막 및 그 제조방법
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6660126B2 (en) 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6734020B2 (en) 2001-03-07 2004-05-11 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
EP1256638B1 (en) * 2001-05-07 2008-03-26 Samsung Electronics Co., Ltd. Method of forming a multi-components thin film
JP4639000B2 (ja) * 2001-05-21 2011-02-23 パナソニック株式会社 Ｍｉｓ型半導体装置及びその製造方法
US6828218B2 (en) 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition
TW564550B (en) * 2001-06-05 2003-12-01 Hitachi Ltd Semiconductor device
JP3863391B2 (ja) 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
DE10130936B4 (de) * 2001-06-27 2004-04-29 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
KR20030018134A (ko) * 2001-08-27 2003-03-06 한국전자통신연구원 조성과 도핑 농도의 제어를 위한 반도체 소자의 절연막형성 방법
US6800519B2 (en) 2001-09-27 2004-10-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
DE10153288A1 (de) * 2001-10-31 2003-05-15 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement
DE10156932A1 (de) * 2001-11-20 2003-05-28 Infineon Technologies Ag Verfahren zur Abscheidung dünner Praseodymoxid-Schichten mittels ALD/CVD-Verfahren
US6729824B2 (en) 2001-12-14 2004-05-04 Applied Materials, Inc. Dual robot processing system
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6893984B2 (en) 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US6846516B2 (en) 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
KR100468729B1 (ko) 2002-04-25 2005-01-29 삼성전자주식회사 Ｈｃｄ 소스를 이용하여 실리콘 산화막을 원자층 증착하는방법
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US6858547B2 (en) 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US20030232501A1 (en) 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
KR100505668B1 (ko) 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6884739B2 (en) 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
JP2004091829A (ja) * 2002-08-30 2004-03-25 Tokyo Electron Ltd エッチング方法及びエッチング装置
US7079377B2 (en) * 2002-09-30 2006-07-18 Joachim Hossick Schott Capacitor and method for producing a capacitor
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
DE10309728B4 (de) * 2003-02-26 2009-06-04 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Verfahren zur Herstellung von Si-Wafern mit einer Lanthanoid-Silikat-Schicht
US7084076B2 (en) 2003-02-27 2006-08-01 Samsung Electronics, Co., Ltd. Method for forming silicon dioxide film using siloxane
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US7183186B2 (en) 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US7256982B2 (en) * 2003-05-30 2007-08-14 Philip Michael Lessner Electrolytic capacitor
DE10340202A1 (de) * 2003-08-28 2005-04-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum
US8501594B2 (en) 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
DE10357756B4 (de) * 2003-12-10 2006-03-09 Infineon Technologies Ag Verfahren zur Herstellung von Metall-Oxynitriden durch ALD-Prozesse unter Verwendung von NO und/oder N2O
US20060088952A1 (en) * 2004-01-21 2006-04-27 Groves James F Method and system for focused ion beam directed self-assembly of metal oxide island structures
US7078302B2 (en) 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
DE102004012856A1 (de) * 2004-03-16 2005-06-30 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
JP4309320B2 (ja) * 2004-09-13 2009-08-05 株式会社東芝 半導体装置及びその製造方法
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7235492B2 (en) 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7508648B2 (en) 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7498247B2 (en) 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics
US7365027B2 (en) 2005-03-29 2008-04-29 Micron Technology, Inc. ALD of amorphous lanthanide doped TiOx films
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7651955B2 (en) 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
KR100660890B1 (ko) * 2005-11-16 2006-12-26 삼성전자주식회사 Ａｌｄ를 이용한 이산화실리콘막 형성 방법
TW200720499A (en) 2005-11-24 2007-06-01 Univ Nat Tsing Hua Manufacturing method of substrate used for forming MOSFET device and products thereof
DE102005062917A1 (de) * 2005-12-29 2007-07-12 Infineon Technologies Ag Atomlagenabscheideverfahren
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US20070237697A1 (en) * 2006-03-31 2007-10-11 Tokyo Electron Limited Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
DE112007001814T5 (de) 2006-07-31 2009-06-04 Applied Materials, Inc., Santa Clara Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US7776765B2 (en) 2006-08-31 2010-08-17 Micron Technology, Inc. Tantalum silicon oxynitride high-k dielectrics and metal gates
JP5039396B2 (ja) * 2007-02-19 2012-10-03 ローム株式会社 半導体装置の製造方法
US8367560B2 (en) * 2007-06-15 2013-02-05 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method
JP5286565B2 (ja) * 2007-06-15 2013-09-11 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US7759237B2 (en) 2007-06-28 2010-07-20 Micron Technology, Inc. Method of forming lutetium and lanthanum dielectric structures
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
JP2010056582A (ja) * 2009-12-10 2010-03-11 Tokyo Electron Ltd 誘電体膜の形成方法
CN102110650A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 一种半导体器件及其制造方法
US9396946B2 (en) 2011-06-27 2016-07-19 Cree, Inc. Wet chemistry processes for fabricating a semiconductor device with increased channel mobility
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20150036985A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
US20230317634A1 (en) * 2022-04-05 2023-10-05 Applied Materials, Inc. Coatings with diffusion barriers for corrosion and contamination protection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335580A (ja) * 1995-06-08 1996-12-17 Sharp Corp 誘電体薄膜の製造方法及びそれを用いた強誘電体記憶素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01270591A (ja) * 1988-04-20 1989-10-27 Seiko Epson Corp 誘電体膜の形成方法
US5482003A (en) * 1991-04-10 1996-01-09 Martin Marietta Energy Systems, Inc. Process for depositing epitaxial alkaline earth oxide onto a substrate and structures prepared with the process
US5225031A (en) * 1991-04-10 1993-07-06 Martin Marietta Energy Systems, Inc. Process for depositing an oxide epitaxially onto a silicon substrate and structures prepared with the process
US5194397A (en) * 1991-06-05 1993-03-16 International Business Machines Corporation Method for controlling interfacial oxide at a polycrystalline/monocrystalline silicon interface
US5783495A (en) * 1995-11-13 1998-07-21 Micron Technology, Inc. Method of wafer cleaning, and system and cleaning solution regarding same
US6191011B1 (en) * 1998-09-28 2001-02-20 Ag Associates (Israel) Ltd. Selective hemispherical grain silicon deposition
US6241821B1 (en) * 1999-03-22 2001-06-05 Motorola, Inc. Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US6248459B1 (en) * 1999-03-22 2001-06-19 Motorola, Inc. Semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335580A (ja) * 1995-06-08 1996-12-17 Sharp Corp 誘電体薄膜の製造方法及びそれを用いた強誘電体記憶素子の製造方法

Also Published As

Publication number Publication date
SG99871A1 (en) 2003-11-27
TW468212B (en) 2001-12-11
KR20010051012A (ko) 2001-06-25
JP2001189312A (ja) 2001-07-10
CN1196172C (zh) 2005-04-06
CN1302080A (zh) 2001-07-04
US20020146895A1 (en) 2002-10-10
EP1096042A1 (en) 2001-05-02

Similar Documents

Publication Publication Date Title
KR100714378B1 (ko) 실리콘과의 금속 산화물 경계면을 포함하는 반도체 구조를제조하기 위한 방법
US6709989B2 (en) Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6319730B1 (en) Method of fabricating a semiconductor structure including a metal oxide interface
US6270568B1 (en) Method for fabricating a semiconductor structure with reduced leakage current density
TW511232B (en) Semiconductor structure and process for fabricating same
KR100676213B1 (ko) 실리콘에 대해 안정적인 결정질의 경계면을 구비하는반도체 구조를 제작하기 위한 방법
EP1124262B1 (en) Integrated circuit comprising a multilayer dielectric stack and method
KR100538677B1 (ko) Ｃｍｏｓ 애플리케이션에 적층형 고-유전 상수 게이트유전체를 증착하는 방법
US6022410A (en) Alkaline-earth metal silicides on silicon
US20010023660A1 (en) Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
KR20010062134A (ko) 실리콘에 대해 결정질의 알카리성 토금속 실리콘질화물/산화물로 이루어진 경계면을 구비하는 반도체 구조
JPH05206473A (ja) 堆積させた半導体上に形成した改善された誘電体
US6224669B1 (en) Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JP2004505444A (ja) 薄膜金属酸化物構造体およびその製造方法
KR20030051820A (ko) 고 유전 상수 재료를 가지는 반도체 구조체
JP2005533364A (ja) 単結晶表面からの非晶質酸化物の除去
KR100368791B1 (ko) 양자우물 구조를 갖는 반도체 광소자의 밴드갭 제어방법
JPH08264524A (ja) 多層半導体基板及びその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee