DE10153288A1 - Herstellungsverfahren für ein Halbleiterbauelement - Google Patents

Herstellungsverfahren für ein Halbleiterbauelement

Info

Publication number
DE10153288A1
DE10153288A1 DE10153288A DE10153288A DE10153288A1 DE 10153288 A1 DE10153288 A1 DE 10153288A1 DE 10153288 A DE10153288 A DE 10153288A DE 10153288 A DE10153288 A DE 10153288A DE 10153288 A1 DE10153288 A1 DE 10153288A1
Authority
DE
Germany
Prior art keywords
treatment step
layers
plasma
deposition
thermal treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10153288A
Other languages
English (en)
Inventor
Thomas Hecht
Harald Seidl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10153288A priority Critical patent/DE10153288A1/de
Priority to PCT/EP2002/011691 priority patent/WO2003038885A1/de
Publication of DE10153288A1 publication Critical patent/DE10153288A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Abstract

Die vorliegende Erfindung schafft ein Verfahren zum Herstellen eines Halbleiterbauelements mit einer auf bzw. in einem Substrat (1) vorgesehenen mehrlagigen dielektrischen Schicht (70; 70¶1¶...70¶n¶), wobei mindestens nach dem Vorsehen einer der Lagen (70¶1¶...70¶n¶) ein Plasmabehandlungsschritt, z. B. ein Plasmaoxidationsschritt, und/oder ein thermischer Behandlungsschritt durchgeführt wird.

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für ein Halbleiterbauelement mit einer auf bzw. in einem Substrat vorgesehenen mehrlagigen dielektrischen Schicht.
  • Der Begriff Substrat soll im allgemeinen Sinne verstanden werden und kann daher sowohl einschichtige als auch mehrschichtige Substrate umfassen.
  • Obwohl auf beliebige Halbleiterbauelemente anwendbar, werden die vorliegende Erfindung sowie die ihr zu Grunde liegende Problematik in Bezug auf Kondensatoren in Silizium-Technologie erläutert.
  • In dynamischen Schreib-/Lese-Speichern (DRAMs) werden sogenannte Ein-Transistor-Zellen eingesetzt. Diese bestehen aus einem Speicherkondensator und einem Auswahltransistor der die Speicherelektrode mit der Bitleitung verbindet. Der Speicherkondensator kann als Grabenkondensator (Trench Capacitor) oder als Stapelkondensator (Stacked Capacitor) ausgebildet werden. Die hier beschriebene Erfindung bezieht sich u. a. auf beliebige Kondensatoren für solche DRAMs in Form von Grabenkondensatoren und Stapelkondensatoren.
  • Es ist bekannt, einen solchen Kondensator, z. B. für ein DRAM (dynamischer Schreib-/Lese-Speicher) mit dem Aufbau Elektrodenschicht-Isolatorschicht-Elektrodenschicht herzustellen, wobei die Elektrodenschichten Metallschichten oder (Poly)- Siliziumschichten sein können.
  • Um die Speicherdichte für zukünftige Technologie-Generationen weiter zu erhöhen, wird die Strukturgröße von Generation zu Generation verkleinert. Die immer kleiner werdende Kondensatorfläche und die dadurch bedingte kleiner werdende Kondensatorkapazität führt zu Problemen. Deshalb ist es wichtig, die Kondensatorkapazität trotz kleinerer Strukturgröße mindestens konstant zu halten. Dies kann unter anderem durch eine Erhöhung der Flächenladungsdichte des Speicherkondensators erreicht werden.
  • Bisher wurde dieses Problem einerseits durch eine Vergrößerung der zur Verfügung stehenden Kondensatorfläche (bei vorgegebener Strukturgröße) gelöst. Dies kann z. B. durch die Abscheidung von Poly-Silizium mit rauher Oberfläche (Hemispherical Silicon Grains) im Trench oder auf die untere Elektrode des Stapelkondensators erreicht werden. Andererseits wurde bisher die Flächenladungsdichte durch eine Verringerung der Dicke des Dielektrikums erhöht. Dabei wurden bisher als Dielektrikum für DRAM-Kondensatoren ausschließlich verschiedener Kombinationen von SiO2 (Siliziumoxid) und Si3N4 (Siliziumnitrid) verwendet. Eine weitere Verringerung der Dicke dieser Dielektrika ist aufgrund der dadurch verursachten erhöhten Leckströme nicht möglich.
  • Für Stapel-Kondensatoren wurden ferner einige wenige Materialen mit höherer Dielektrizitätskonstante vorgeschlagen. Explizit gehören dazu Ta2O5 und BST (Barium-Strontium-Titanat). Diese Materialen sind jedoch in direktem Kontakt mit Silizium oder Poly-Silizium nicht temperaturstabil. Außerdem sind sie nur unzureichend temperaturstabil.
  • Des weiteren wurde vorgeschlagen, Abscheideverfahren mit sehr guter Kantenbedeckung und exzellenter Schichtdickenkontrolle (wie z. B. Atomic Layer Deposition (ALD bzw. ALCVD)) anzuwenden, wodurch die Dielektrika-Materialen in Strukturen mit sehr hohen Aspekt-Verhältnissen mit sehr guter Kantenbedeckung kontrolliert abgeschieden werden können. Insbesondere können diese vorgeschlagenen Abscheideverfahren sehr gut mit Verfahren zur Oberflächenvergrößerung (z. B. Wet Bottle, HSG) kombiniert werden.
  • Durch Atomic Layer Deposition (ALD bzw. ALCVD) läßt sich eine vorteilhafte Mehrlagenstruktur durch mehrmaliges Wiederholen des oben beschriebenen ALCVD-Verfahrens herstellen, wobei Schichten mit hoher Dielektrizitätskonstante in Interfaceschichten eingebettet werden. Bei der Atomic Layer Deposition (ALD bzw. ALCVD) scheidet man üblicherweise in einem ersten Schritt eine erste Prekursorlage auf dem Substrat ab, spült anschließend die Abscheidekammer und scheidet dann in einem zweiten Schritt eine zweite Prekursorlage auf der ersten Prekursorlage ab, welche sich dann selektiv und selbstlimitierend mit der ersten Prekursorlage zur gewünschten Schichtlage verbindet. Als Beispiel seien die Prekursoren TMA (TMA = Trimethylaluminium Al(CH3)3) und H2O zur Bildung einer Al2O3- Schichtlage genannt. Selbstverständlich gibt es auch Beispiele mit mehr als zwei Prekursoren.
  • Bei den erwähnten ALD- bzw. ALCVD-Verfahren können sich allerdings Abweichungen der Stöchiometrie der abgeschiedenen Schichtlagen von der stabilen chemischen Zusammensetzung der Materialien ergeben. Weiterhin kann das anfängliche Wachstum der dielektrischen Schichten örtlich verschieden sein (Nukleation). Außerdem können Fremdatome aus den Precursormaterialien in die abgeschiedenen Filme eingebracht werden (z. B. H oder C).
  • Solche Schwachstellen und Inhomogenitäten im Dielektrikum führen zu Leckströmen oder Durchbrüchen. Dadurch wird die minimal mögliche Schichtdicke des Dielektrikums limitiert.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein verbessertes Herstellungsverfahren der eingangs genannten Art anzugeben, das ein Dielektrikum mit hoher Dielektrizitätskonstante und noch geringere Leckströmen bzw. Leckstromverteilungen und mindestens gleicher Kapazität liefern kann.
  • Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
  • Die der vorliegenden Erfindung zugrundeliegenden Idee besteht darin, die Abscheidung der dielektrischen Schicht in mehrere Teilschritte entsprechend einzelner Lagen zu zerlegen und nach mindestens einem der Teilschritte einen Plasmabehandlungsschritt, z. B. einen Plasmaoxidationsschritt, und/oder einen thermischen Behandlungsschritt zur strukturellen Verbesserung des Dielektrikums bzw. zur Verbesserung der Stöchiometrie und zur Entfernung von störenden Fremdatomen durchzuführen.
  • Der Plasmabehandlungsschritt, z. B. der Plasmaoxidationsschritt, und/oder der thermische Behandlungsschritt können je nach Notwendigkeit in beliebigen Intervallen vorgesehen werden, beispielsweise nach jeweils einem Abscheidezyklus oder beispielsweise jeweils nach zehn Abscheidezyklen oder nur einmal im gesamten Abscheideprozeß.
  • Vorteilhafterweise kann durch die Behandlung im sauerstoffhaltigen Plasma die Dicke des Dielektrikums im Vergleich zu üblichen Verfahren reduziert werden.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung werden die einzelnen Lagen der dielektrischen Schicht durch ein ALD- bzw. ALCVD- Verfahren jeweils durch Abscheidung mindestens zweier Prekursorlagen in einem jeweiligen Abscheidezyklus gebildet. Der Abscheidezyklus kann zudem Spülschritte etc. aufweisen.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird nach dem Vorsehen jeder der Lagen ein Plasmabehandlungsschritt, z. B. ein Plasmaoxidationsschritt, und/oder ein thermischer Behandlungsschritt durchgeführt.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird jeweils nach dem Vorsehen einer vorbestimmten Anzahl der Lagen ein Plasmabehandlungsschritt, z. B. ein Plasmaoxidationsschritt, und/oder ein thermischer Behandlungsschritt durchgeführt.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird ein Plasmabehandlungsschritt, z. B. ein Plasmaoxidationsschritt, und/oder ein thermischer Behandlungsschritt nur einmal im gesamten Abscheideprozeß durchgeführt.
  • Gemäß einer weiteren bevorzugten Weiterbildung sieht der thermische Bahandlungsschritt eine Temperung im Temperaturbereich 200 bis 1100°C, insbesondere nach der Abscheidung aller Lagen vor.
  • Gemäß einer weiteren bevorzugten Weiterbildung findet eine Temperung in einer Gasatmosphäre eines der folgenden Gase oder Kombinationen dieser statt: O2, NO, NO2 inerte oder oxidierende Gasen.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird der Plasmabehandlungsschritt, z. B. ein Plasmaoxidationsschritt, und/oder ein thermischer Behandlungsschritt in situ in der Abscheidekammer für die Lagen durchgeführt.
  • Gemäß einer weiteren bevorzugten Weiterbildung enthalten die Lagen ein binäres Metalloxid, vorzugsweise Al2O3, Ta2O5, HfO2, ZrO2, La2O3, u. ä..
  • Gemäß einer weiteren bevorzugten Weiterbildung enthalten die Lagen eine ternäre Verbindung, vorzugsweise ein Silikat oder ein Aluminat.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die dielektrische Schicht Bestandteil eines Speicherkondensators.
  • Gemäß einer weiteren bevorzugten Weiterbildung enthalten ist die dielektrische Schicht Bestandteil eines Gate-Dielektrikums.
  • Gemäß einer weiteren bevorzugten Weiterbildung sieht der Plasmabehandlungsschritt eine Behandlung mit einer aktivierten Spezies, insbesondere mit Ozon oder UV/Ozon, vor.
  • Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • Fig. 1a-n die zum Verständnis der Erfindung wesentlichen Verfahrensschritte zur Herstellung eines Ausführungsbeispiels des erfindungsgemäßen Halbleiterbauelements in Form eines Grabenkondensators; und
  • Fig. 2a-d eine detaillierte Darstellung des Verfahrensschrittes nach Fig. 1h.
  • In den Fig. 1a-n bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
  • Bei der vorliegenden ersten Ausführungsform werden zunächst auf einem Siliziumsubstrat 1 eine Padoxidsschicht 5 und eine Padnitridschicht 10 abgeschieden, wie in Fig. 1a gezeigt. Dann wird eine weitere (nicht dargestellte) Oxidschicht abgeschieden und diese Schichten werden dann mittels einer ebenfalls nicht gezeigten Photolackmaske und einem entsprechenden Ätzverfahren zu einer sogenannten Hartmaske strukturiert. Unter Verwendung dieser Hartmaske werden Gräben 2 mit einer typischen Tiefe von circa 1-10 µm in das Siliziumsubstrat 1 geätzt. Danach wird die oberste Oxidschicht entfernt, um zum in Fig. 1a dargestellten Zustand zu gelangen.
  • In einem folgenden Prozessschritt wird, wie in Fig. 1b gezeigt, Arsensilikatglas (ASG) 20 auf der resultierenden Struktur abgeschieden, so daß das ASG 20 insbesondere die Gräben 2 vollständig auskleidet.
  • In einem weiteren Prozessschritt erfolgt, wie in Fig. 1c gezeigt, ein Auffüllen der resultierenden Struktur mit Photolack 30. Gemäß Fig. 1d erfolgt danach ein Lack-Recess, bzw. eine Lackentfernung im oberen Bereich der Gräben 2. Dies geschieht zweckmäßigerweise durch isotropes trockenchemisches Ätzen.
  • In einem weiteren Prozessschritt gemäß Fig. 1e erfolgt ein ebenfalls isotropes Ätzen des ASG 20 im unmaskierten, lackfreien Bereich, und zwar vorzugsweise in einem nasschemischen Ätzprozess. Daraufhin wird der Lack 30 in einem plasmagestützten und/oder nasschemischen Prozess entfernt.
  • Wie in Fig. 1f gezeigt, wird danach ein Deckoxid 5' auf der resultierenden Struktur abgeschieden.
  • In einem weiteren Prozessschritt gemäß Fig. 1g erfolgt eine Ausdiffusion des Arsen aus dem übrig gebliebenen ASG 20 in das umliegende Siliziumsubstrat 1 in einem Temperschritt zur Bildung der vergrabenen Platte bzw. Buried Plate 60, welche eine erste Kondensatorelektrode bildet. Daran anschließend werden das Deckoxid 5' und das übrige ASG 20 zweckmäßigerweise nasschemisch entfernt.
  • Gemäß Fig. 1h wird dann ein spezielles Dielektrikum 70 mit hoher Dielektrizitätskonstante, hier Al2O3, mittels eines ALD- bzw. ALCVD-Verfahrens (Atomic Layer Deposition) auf die resultierende Struktur abgeschieden.
  • Fig. 2a-d eine detaillierte Darstellung des Verfahrensschrittes nach Fig. 1h.
  • Zunächst wird dazu eine Monolage eines ersten Precursors P1, hier TMA, in einer entsprechenden ALD-Abscheidekammer über der resultierenden Struktur, insbesondere dem Substrat 1 im Graben, abgeschieden, wie in Fig. 2a gezeigt.
  • In einem darauffolgenden Prozeßschritt wird die ALD-Kammer zunächst mit einem Spülgas, wie z. B. N2, gespült und dann ein zweiter Precursor P2, hier H2O, über dem ersten Precursor abgeschieden. Dies schafft gemäß Fig. 2b eine erste Monolage 701 des Dielektrikums 70, hier Al2O3.
  • In einem darauffolgenden Prozeßschritt gemäß Fig. 2c erfolgt dann in der ALD-Abscheidekammer in situ ein Plasmaoxidationsschritt PL.
  • Durch diesen Plasmaoxidationsschritt PL können Sauerstoffatome aus dem Plasma an Stellen, an denen die Monolage 701 nicht geschlossen ist, zum Siliziumsubstrat 1 diffundieren und dort eine SiO2-Schicht bilden, so daß ein möglicher Leckstrompfad an den entsprechenden Stellen geschlossen ist.
  • Weiterhin können Sauerstoffatome freie ungesättigte Bindungen an im dielektrischen Film gewünschten Atomen oder Molekülen besetzen, z. B. im vorliegenden Beispiel an freien Al-Atomen, so daß sich auch hier stöchiometrisches Al2O3 bildet. Somit findet durch den Plasmaoxidationsschritt PL quasi ein Ausgleich der Stöchiometrie statt.
  • Weiterhin lassen sich durch den Plasmaoxidationsschritt PL freie Bindungen an unerwünschten Fremdatomen absättigen, so daß diese entweder nicht als Fangstellen oder Störstellen wirken oder in die Gasphase übergehen und aus dem dielektrischen Film verschwinden. Beispielsweise lassen sich durch den Sauerstoff freie Bindungen an C-Atomen absättigen und dadurch CO2 bilden. Auch lassen sich gegebenenfalls vorhandene Wasserstoffmoleküle aus dem dielektrischen Film 70 entfernen.
  • Gemäß Fig. 2d läßt sich die Abscheidung von weiteren Lagen 70 1-70 n zur Bildung der dielektrischen Schicht 70 so lange wiederholen, bis eine gewünschte Dicke d des Dielektrikums erreicht worden ist.
  • Nach der Abscheidung des gesamten Lagenstapels 70 1 . . . 70 n erfolgt eine Temperung im Temperaturbereich 400 bis 1100°C. Die Temperung kann im Vakuum oder in einer Gasatmosphäre eines der folgenden Gase oder einer Kombination dieser Gase stattfinden: O2, NO, NO2, Formiergas, H2, N2, Ar, NH3, Naßoxidationsgas oder ein ähnliches oxidierendes oder inertes Gas.
  • Nach der Bildung des speziellen Dielektrikums 70 wird in einem weiteren Prozessschritt gemäß Fig. 1i als zweite Kondensatorplatte Arsen dotiertes polykristallines Silizium 80 auf der resultierenden Struktur abgeschieden, so daß es die Gräben 2 vollständig ausfüllt. Alternativermaßen könnte auch Polysilizium-Germanium oder Polysilizium-Metall Schichtfolgen oder auch nur Metall- bzw. Metall-Polysilizium-Schichtfolgen zur Auffüllung verwendet werden.
  • In einem darauffolgenden Prozessschritt gemäß Fig. 1j wird das dotierte Polysilizium 80, bzw. das Poly-Silizium- Germanium oder ein Metal bis zur Oberseite der Buried Plate 60 zurückgeätzt.
  • Zur Erreichung des in Fig. 1k dargestellten Zustands erfolgt dann ein isotropes Ätzen des Dielektrikums 70 mit hoher Dielektrizitätskonstante im oberem freigelegten Bereich der Gräben 2, und zwar entweder mit einem nasschemischen oder einem trockenchemischen Ätzverfahren.
  • In einem darauffolgenden Prozessschritt gemäß Fig. 11 wird ein Kragenoxid 5" im oberen Bereich der Gräben 2 gebildet. Dies geschieht durch eine ganzflächige Oxidabscheidung und ein darauffolgendes anisotropes Ätzen des Oxids, so daß das Kragenoxid 5" an den Seitenwänden im oberen Grabenbereich stehenbleibt.
  • Wie in Fig. 1m illustriert, wird in einem darauffolgenden Prozessschritt erneut mit Arsen dotiertes Polysilizium 80' abgeschieden und zurückgeätzt.
  • Gemäß Fig. 1n folgt schließlich eine nasschemische Entfernung des Kragenoxids 5" im oberen Grabenbereich.
  • Damit ist die Ausbildung des Grabenkondensators im Wesentlichen beendet. Das Bilden der Kondensatoranschlüsse sowie die Herstellung und Verbindung mit dem zugehörigen Auswahltransistor sind im Stand der Technik wohl bekannt und benötigen zur Erläuterung der vorliegenden Erfindung keiner weiteren Erwähnung.
  • Es hat sich gezeigt, daß der Plasmaoxidationsschritt die Kapazität pro Grabenkondensator bzw. pro Speicherzelle nicht beeinflußt.
  • Des weiteren hat sich gezeigt, daß beispielsweise bei einem Dielektrikum 70 aus AlO sich der Plasmaoxidationsschritt PL vorteilhaft auf die Leckstromverteilung der einzelnen Kondensatoren auswirkt.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Insbesondere ist die Erfindung für beliebige mehrlagigen dielektrische Schichten anwendbar.
  • Die vorliegende Erfindung ist insbesondere auf sämtliche Speicherprodukte und Gate-Materialien anwendbar. Bezugszeichenliste Herstellungsverfahren für ein Halbleiterbauelement
    1 Siliziumsubstrat
    3 aufgeweiteter Bereich
    5 Padoxid
    5' Deckoxid
    5" Kragenoxid
    10 Padnitrid
    20 ASG
    30 Photolack
    60 Buried Plate
    70 Dielektrikum
    80, 80' dotiertes Polysilizium
    P1, P2 erster, zweiter Prekursor
    70 1 . . . 70 n Lagen
    PL Plasmaoxidationsschritt

Claims (14)

1. Verfahren zum Herstellen eines Halbleiterbauelements mit einer auf bzw. in einem Substrat (1) vorgesehenen mehrlagigen dielektrischen Schicht (70; 70 1 . . . 70 n), dadurch gekennzeichnet, daß mindestens nach dem Vorsehen einer der Lagen (70 1 . . . 70 n) ein Plasmabehandlungsschritt, z. B. ein Plasmaoxidationsschritt, und/oder ein thermischer Behandlungsschritt durchgeführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die einzelnen Lagen (70 1 . . . 70 n) der dielektrischen Schicht (70; 70 1 . . . 70 n) durch ein ALD- bzw. ALCVD-Verfahren jeweils durch Abscheidung mindestens zweier Prekursorlagen in einem jeweiligen Abscheidezyklus gebildet werden.
3. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß nach dem Vorsehen jeder der Lagen (70 1. . . 70n) ein Plasmabehandlungsschritt, z. B. ein Plasmaoxidationsschritt, und/oder ein thermischer Behandlungsschritt durchgeführt wird.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß jeweils nach dem Vorsehen einer vorbestimmten Anzahl der Lagen (70 1. . . 70n) ein Plasmabehandlungsschritt, z. B. ein Plasmaoxidationsschritt, und/oder ein thermischer Behandlungsschritt durchgeführt wird.
5. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß ein Plasmabehandlungsschritt, z. B. ein Plasmaoxidationsschritt, und/oder ein thermischer Behandlungsschritt nur einmal im gesamten Abscheideprozeß durchgeführt.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der thermische Behandlungsschritt eine Temperung im Temperaturbereich 200 bis 1100°C vorsieht.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach der Abscheidung aller Lagen (70 1 . . . 70 n) eine Temperung im Temperaturbereich 200 bis 1100°C erfolgt.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Temperung in einer Gasatmosphäre eines der folgenden Gase oder Kombinationen dieser stattfindet: O2, NO, NO2, Formiergas, H2, N2, Ar, NH3, Naßoxidationsgas oder ähnliche inerte oder oxidierende Gasen.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Plasmabehandlungsschritt, z. B. ein Plasmaoxidationsschritt, und/oder ein thermischer Behandlungsschritt in situ in einer Abscheidekammer für die Lagen (70 1. . . 70n) durchgeführt wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Lagen (70 1 . . . 70 n) ein binäres Metalloxid, vorzugsweise Al2O3, Ta2O5, HfO2, ZrO2, La2O3, u. ä. enthalten.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Lagen (70 1 . . . 70 n) eine ternäre Verbindung, vorzugsweise ein Silikat oder ein Aluminat, enthalten.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die dielektrische Schicht (70; 70 1 . . .70 n) Bestandteil eines Speicherkondensators ist.
13. Verfahren nach einem der vorhergehenden Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die dielektrische Schicht (70; 70 1. . .70n) Bestandteil eines Gate-Dielektrikums ist.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Plasmabehandlungsschritt eine Behandlung mit einer aktivierten Spezies, insbesondere mit Ozon oder UV/Ozon, vorsieht.
DE10153288A 2001-10-31 2001-10-31 Herstellungsverfahren für ein Halbleiterbauelement Withdrawn DE10153288A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10153288A DE10153288A1 (de) 2001-10-31 2001-10-31 Herstellungsverfahren für ein Halbleiterbauelement
PCT/EP2002/011691 WO2003038885A1 (de) 2001-10-31 2002-10-18 Herstellungsverfahren für ein halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10153288A DE10153288A1 (de) 2001-10-31 2001-10-31 Herstellungsverfahren für ein Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE10153288A1 true DE10153288A1 (de) 2003-05-15

Family

ID=7704064

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10153288A Withdrawn DE10153288A1 (de) 2001-10-31 2001-10-31 Herstellungsverfahren für ein Halbleiterbauelement

Country Status (2)

Country Link
DE (1) DE10153288A1 (de)
WO (1) WO2003038885A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051321A (en) * 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
EP1096042A1 (de) * 1999-10-25 2001-05-02 Motorola, Inc. Verfahren zur Herstellung einer Halbleiter-Anordnung mit einer Silizium-Metalloxid Zwischenschicht
US6245606B1 (en) * 1998-11-17 2001-06-12 Texas Instruments Incorporated Low temperature method for forming a thin, uniform layer of aluminum oxide
EP1124262A2 (de) * 2000-02-11 2001-08-16 Sharp Kabushiki Kaisha Dielektrischer Schichtverbund und Verfahren
US6297539B1 (en) * 1999-07-19 2001-10-02 Sharp Laboratories Of America, Inc. Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360468B1 (ko) * 1995-03-20 2003-01-24 삼성전자 주식회사 강유전성박막제조방법및이를적용한캐패시터및그제조방법
JP2000012796A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd 半導体装置ならびにその製造方法および製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051321A (en) * 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
US6245606B1 (en) * 1998-11-17 2001-06-12 Texas Instruments Incorporated Low temperature method for forming a thin, uniform layer of aluminum oxide
US6297539B1 (en) * 1999-07-19 2001-10-02 Sharp Laboratories Of America, Inc. Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
EP1096042A1 (de) * 1999-10-25 2001-05-02 Motorola, Inc. Verfahren zur Herstellung einer Halbleiter-Anordnung mit einer Silizium-Metalloxid Zwischenschicht
EP1124262A2 (de) * 2000-02-11 2001-08-16 Sharp Kabushiki Kaisha Dielektrischer Schichtverbund und Verfahren

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 2001/00 00 866 A1 *

Also Published As

Publication number Publication date
WO2003038885A1 (de) 2003-05-08

Similar Documents

Publication Publication Date Title
DE60118817T2 (de) Integrierte Schaltung mit einem dielektrischen Schichtverbund und Verfahren
EP1145279B1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
EP1128428B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP1186030B1 (de) Kondensator für halbleiteranordnung und verfahren zum herstellen einer dielektrischen schicht für denselben
DE102006000613A1 (de) DRAM mit High-K-Dielektrikum-Speicherkondensator und Verfahren zum Herstellen desselben
DE10234735A1 (de) Verfahren zum vertikalen Strukturieren von Substraten in der Halbleiterprozesstechnik mittels inkonformer Abscheidung
DE102004020157A1 (de) Kondensator mit legierter dielektrischer Hafnium-Oxid und Aluminium-Oxid-Schicht und Verfahren zur Herstellung desselben
DE10064067B4 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE10219123B4 (de) Verfahren zur Strukturierung keramischer Schichten auf Halbleitersubstanzen mit unebener Topographie
DE10055431A1 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE10246306A1 (de) Verfahren zum Ausbilden eines schwach leckenden chipintegrierten Kondensators
DE10032213B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE102004057978A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements durch Benutzung von Radikalen - Oxidation
DE10130936B4 (de) Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD
DE10032209B4 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE10114956C2 (de) Verfahren zum Herstellen einer dielektrischen Schicht als Isolatorschicht für einen Grabenkondensator
WO2006029956A1 (de) Halbleiterbauelement sowie zugehöriges herstellungsverfahren
DE10303413B3 (de) Verfahren zur Herstellung eines Oxidkragens für einen Grabenkondensator
DE10153288A1 (de) Herstellungsverfahren für ein Halbleiterbauelement
DE4320089B4 (de) Verfahren zum Herstellen eines Kondensators einer Halbleiterspeicherzelle
EP1364408B1 (de) Verfahrenher zur herstellung einer elektrodenanordnung zur ladungsspeicherung
DE10156932A1 (de) Verfahren zur Abscheidung dünner Praseodymoxid-Schichten mittels ALD/CVD-Verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal