JP2001189312A - シリコンとの金属酸化物インタフェースを備える半導体構造の作成方法 - Google Patents

シリコンとの金属酸化物インタフェースを備える半導体構造の作成方法

Info

Publication number
JP2001189312A
JP2001189312A JP2000322458A JP2000322458A JP2001189312A JP 2001189312 A JP2001189312 A JP 2001189312A JP 2000322458 A JP2000322458 A JP 2000322458A JP 2000322458 A JP2000322458 A JP 2000322458A JP 2001189312 A JP2001189312 A JP 2001189312A
Authority
JP
Japan
Prior art keywords
oxide
silicon
layer
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000322458A
Other languages
English (en)
Inventor
Jamal Ramdani
ジャマル・ラムダニ
Ravindranath Droopad
ラビンドラナス・ドローパッド
Zhiyi Jimmy Yu
ツィイ・ジミー・ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2001189312A publication Critical patent/JP2001189312A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/32—Titanates; Germanates; Molybdates; Tungstates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 薄くて安定したシリコンとのケイ化物インタ
フェースを作成する方法を提供する。 【解決手段】 半導体構造を作成する方法は、表面１２
を有するシリコン基板１０を設ける段階と、シリコン基
板１０の表面１２上に原子層付着（ALD）によって、ケ
イ化物材料からなるシード層２０；２０’を形成する段
階と、原子層付着（ALD）によってシード層２０；２
０’の上に１層以上の高誘電率酸化物４０を形成する段
階とを含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般にシリコン基板と
金属酸化物との間のケイ化物インタフェースを備える半
導体構造の作成方法に関し、さらに詳しくは、原子層付
着または原子層エピタキシを利用してシード層を備える
インタフェースを作成する方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】シリ
コン（Si）が安定していることは、数多くの装置用途、
たとえば不揮発性高密度メモリや次世代MOS装置のため
の強誘電体または高誘電率酸化物に関して、シリコンの
上に金属酸化物の薄膜を引き続きエピタキシャル成長さ
せるためにきわめて望ましい。高ｋ金属酸化物を後に成
長させるために、Si基板上に安定した遷移層を定着させ
ることが枢要である。
【０００３】Si(100)上のBaOおよびBaTiO3など、これら
の酸化物の成長は、摂氏８５０度超の温度で分子線エピ
タキシを用いてSi(100)上にBaの１／４の単分子層を付
着させることによるBaSi2（立方晶）テンプレートに基
づくものがあると報告されている。たとえば、以下の参
考文献を参照されたい：R. McKee他，Appl. Phys. Let
t. 59(7), pp.782-784（１９９１年８月１２日）；R. M
cKee他，Appl. Phys. Lett. 63(20), pp.2818-2820（１
９９３年１１月１５日）；R. McKee他，Mat. Res. Soc.
Symp. Proc., Vol.21, pp.131-135（１９９１年）；１
９９３年７月６日発行の米国特許第５，２２５，０３１
号「PROCESS FOR DEPOSITING AN OXIDEEPITAXIALLY ONT
O A SILICON SUBSTRATE AND STRUCTURES PREPARED WITH
THE PROCESS」；および１９９６年１月９日発行の米国
特許第５，４８２，００３号「PROCESS FOR DEPOSITING
EPITAXIAL ALKALINE EARTH OXIDE ONTO A SUBSTRATE A
ND STRUCTURES PREPARED WITH THE PROCESS」。c(4x2)
構造を伴うストロンチウム・シリサイド（SrSi2）イン
タフェース・モデルが提案された。たとえば、R. McKee
他，Phys. Rev. Lett. 81(14), 3014（１９９８年１０
月５日）を参照されたい。しかし、この構造の原子レベ
ルのシミュレーションでは、温度を上げると安定になり
にくいことが示唆される。
【０００４】SrOバッファ層を用いるシリコン(100)上の
SrTiO3成長が実現された。しかし、SrOバッファ層が厚
い（１００Å）ので、トランジスタ膜用としては制約が
あり、結晶化が成長全体を通じて維持されなかった。
【０００５】さらに、SrOまたはTiOxの厚い酸化物層
（６０〜１２０Å）を用いてシリコン上にSrTiO3が成長
された。たとえば、B.K. Moon他，Jpn. J. Appl. Phy
s., Vol.33（１９９４年），pp.1472-1477を参照された
い。バッファ層がこのように厚いと、トランジスタとし
ての用途が制限されることになる。
【０００６】高ｋ酸化物は、次世代MOSFET用途にとって
きわめて重要である。通常、これらの既知の構造すべて
において、これらは分子線エピタキシ（MBE：molecular
beam epitaxy），パルス化レーザ付着（PLD: pulsed l
aser deposition），スパタリングおよび／または金属
有機化学蒸着（MOCVD: metal-organic chemical vapor
deposition）を利用して製造される。このような種類の
製造方法においては、酸化シリコン・インタフェースを
制御して、界面トラップの密度を低く抑え、漏洩電流を
低く抑え、８”以上の大きな面積上の厚みと組成の均一
性を達成し、トレンチ上の相似性を得ることが困難であ
る。従って、シリコン基板と金属酸化物層との間により
良いインタフェースを得るための方法であって、製造が
簡単で、制御可能であり、MOSFET装置におけるフリンジ
効果を抑えて、大量生産に適した方法が必要である。
【０００７】従って、本発明の目的は、薄くて安定した
シリコンとのケイ化物インタフェースを作成する方法を
提供することである。
【０００８】本発明のさらに別の目的は、信頼性があ
り、高処理量生産に適する金属酸化物インタフェースを
備える半導体構造を製造する方法を提供することであ
る。
【０００９】
【課題を解決するための手段】半導体構造を作成する方
法において、上記およびその他の問題点が少なくとも部
分的に解決され、上記およびその他の目的が実現され
る。本方法は、表面を有するシリコン基板を設ける段階
と、シリコン基板の表面上に、原子層付着（ALD：atomi
c layer deposition）によって、ケイ化物材料からなる
シード層を形成する段階と、原子層付着（ALD）によっ
て１層以上の高誘電率酸化物の層をシード層上に形成す
る段階とを備える。
【００１０】
【実施例】本開示により、シリコン基板とのインタフェ
ースを有する高誘電率（高ｋ）金属酸化物の作成方法を
教示する。本プロセスは、原子層付着（ALD）を利用し
てアルカリ土類金属酸化物層を後で成長させるために必
要なシード層を形成する方法に基づく。よって、原子層
付着を利用してシード層および金属酸化物層を成長させ
る新規の方法が開示される。
【００１１】シリコン（Si）基板と１層以上の高誘電率
（高ｋ）金属酸化物との間に新規のインタフェースを形
成するためには、基板に応じて、原子層付着を利用する
２種類の特殊な方法を用いることができる。第１の例
は、表面上に二酸化シリコン（SiO2）が形成されるSi基
板から始められる。二酸化シリコンは自然酸化物として
形成されるか、あるいは熱的または化学的方法を利用す
ることにより形成されるものとして開示される。SiO
2は、単結晶ではなく非晶質であり、基板上にシード層
材料を成長させる目的のためには、インタフェース層を
作成することが望ましい。第２の例は、水素（Ｈ）パッ
シベーションを行って、表面上に水素（Ｈ）層を形成し
たSi基板から始める。
【００１２】ここで、図面を参照するが、図面全体を通
じて同様の要素には同様の番号が付けられる。図１は、
表面１２と、その上にSiO2層１４を有するSi基板１０が
図示される。この実施例においては、SiO2層１４は、シ
リコン基板が空気（酸素）にさらされると自然に発生す
る（自然酸化物）。あるいは、SiO2層１４は、当技術で
は周知の制御された方法で、たとえば高温で表面１２上
に酸素を与える熱的方法、あるいは標準的な化学エッチ
・プロセスを用いる化学的方法で意図的に形成される場
合もある。層１４は、５〜１００Å厚の範囲の厚みで、
さらに詳しくは、１０〜２５Åの厚みで形成される。
【００１３】新規のシード層（以下に説明する）が原子
層付着を利用して形成される。まず、酸化ジルコニウム
（ZrO2），酸化ハフニウム（HfO2），酸化ストロンチウ
ム（SrO2）などの金属酸化物の２０Å未満の薄層１８
が、塩化物またはβジケトン化物先駆物質および酸素
（O2），水（H2O），一酸化二窒素（N2O）または一酸化
窒素（NO）を摂氏６００度未満などの比較的低い温度で
用いてSiO2層１４の表面１６上に付着させる。さらに詳
しくは、Si基板１０と非晶質SiO2層１４とが一般に摂氏
９００度未満のSiO2層１４の昇華温度より低い温度まで
加熱される。好適な実施例では、金属酸化物１８の付着
に先立って摂氏６００度未満まで加熱される。
【００１４】次に、基板１０の温度を摂氏６００度超ま
で昇温して、金属酸化物(MOx)層１８とSiO2層１４とを
反応させMSiOx（ケイ化物）のシード層２０を形成す
る。これを図２に示す。
【００１５】この段階は、シリコン基板上に安定したケ
イ化物を形成する。さらに詳しくは、シード層２０の形
成を行う。ケイ化物層すなわちシード層２０の厚みは、
ほぼ数単層であり、SiO2層１４と同じ厚み、さらに詳し
くは、５〜１００Åの範囲であり、好ましくは１０〜２
５Åの範囲である。この実施例では、金属酸化物１８を
層１４の表面１６に塗布し、それに続いて窒素（N2），
アルゴン（Ar）またはヘリウム（He）で洗浄し、加熱す
ると化学反応が起こり、酸化ハフニウム・シリコン（Hf
SiO4），酸化ジルコニウム・シリコン（ZrSiO4），酸化
ストロンチウム・シリコン（SrSiO4）などがシード層２
０としてできる。半導体構造の監視は、反射差顕微鏡，
分光偏光解析法などを利用して行うことができ、その場
で表面が監視される。
【００１６】これらのプロセスの関して与えられる温度
は説明される特定の実施例のために推奨されるものであ
るが、本発明は特定の温度または圧力範囲に制限されな
いことを当業者は理解頂きたい。
【００１７】代替の実施例においては、また図３ないし
図６に示されるように、水素（Ｈ）パッシベーションを
受けてその上に水素（Ｈ）の層１３が形成された表面１
２’を有するSi基板１０’が開示される。図３ないし図
５の構成部品に類似の図１および図２のすべての構成部
品には、同様の番号が振られ、異なる実施例であること
を示すために一重プライムが加えられることに留意され
たい。この実施例では、水素（Ｈ）層１３が水素パッシ
ベーション法により制御された方法で形成される。
【００１８】新規のシード層（以下に説明する）が原子
層付着を利用して形成される。まず、水素（Ｈ）層１３
が高温、好ましくは摂氏３００度超で表面１２’から脱
着される。次に、Si基板１０’の表面１２’がシラン
（SiH4），ジシラン（SiH6）などのSi先駆物質と、図４
で一般に１５と記されるハフニウム（Hf），ストロンチ
ウム（Sr），ジルコニウム（Zr）などの金属先駆物質と
に、図６で３０と記されるT1に等しい時間の間さらされ
る。基板１０’は、一般に摂氏１００度ないし５００度
の間の温度で、好適な実施例においては摂氏２５０度で
０．５MTorrの大気圧において、これらの先駆物質にさ
らされる。先駆物質が付着されると、表面１７は、図４
および図６に示されるように、アルゴン（Ar），窒素
（N2）またはヘリウム（He）などの不活性気体で時間T2
の間洗浄されて、余分な材料が除去される。積層物は次
にプラズマを伴うあるいは伴わない酸素（Ｏ），水（H2
O），一酸化二窒素（N2O）または一酸化窒素（NO）に、
時間T3の間にさらされて３４、Siおよび金属の層１５を
酸化させ、一般に図２のシード層２０と類似のシード層
２０’を形成する。最後にシード層２０’が図６に示さ
れるようにアルゴン（Ar），窒素（N2）またはヘリウム
（He）で洗浄され３６、余分な酸素（Ｏ）を取り除く。
【００１９】この段階で、水素パッシベーションされた
シリコン基板上に安定なケイ化物が形成される。さらに
詳しくは、シード層２０’が形成される。シード層２
０’の厚みは約数単層、より詳しくは、５ないし１００
Åの範囲で、好ましくは１０ないし２５Åの範囲であ
る。この実施例においては、原子層付着を数回、好まし
くは４ないし５回繰り返して、数単層を形成する。これ
により化学反応が起こり、酸化ハフニウム・シリコン
（HfSiO4），酸化ジルコニウム・シリコン（ZrSiO4），
酸化ストロンチウム・シリコン（SrSiO4）などがシード
層２０’として形成される。
【００２０】MxSi1-XOの組成を有する層２０’では、反
応室に導入する前に金属とシリコンを混合した先駆物質
の流れを用いて成分（ｘ）（ｘ＝０〜１）を調整して、
より良い制御を行うことができることは言うまでもな
い。さらに詳しくは、等級を付けた組成を用いることも
できる。これによってALDを利用する最終的な層付着に
より、シリコンを含まない単独の金属酸化物層が得られ
る。
【００２１】図７，８および９を参照して、高誘電率酸
化物層４０の形成が原子層付着により実現される。ま
ず、シード層２０がハフニウム（Hf），ストロンチウム
（Sr），ジルコニウム（Zr），ランタン（La），アルミ
ニウム（Al），イットリウム（Ｙ），チタン（Ti），バ
リウム（Ba），ランタン・スカンジウム（LaSc）などの
金属先駆物質に時間T1の間さらされ５０、それによって
シード層２０の表面２１上に層４２が形成される。シー
ド層２０は、一般に摂氏１００度ないし５００度の間の
温度、好適な実施例においては摂氏２５０度で０．５mT
orrの大気圧で金属先駆物質にさらされる５０。次に層
４２の表面４３が、アルゴン（Ar），窒素（N2）または
ヘリウム（He）などの不活性気体に時間T2の間、洗浄さ
れて５２、余分な金属先駆物質が除去される。最後に、
半導体構造は、プラズマを伴うあるいは伴わない酸素
（O2），水（H2O），一酸化二窒素（N2O）または一酸化
窒素（NO）に、時間T3の間さらされて５４、層４２を、
より詳しくは金属先駆物質を酸化させ、高ｋ金属酸化物
層４０を図９に示すように形成する。かくして高ｋ金属
酸化物層４０は、酸化ハフニウム（HfO2），酸化ジルコ
ニウム（ZrO2），チタン酸ストロンチウム(SrTiO3)，酸
化ランタン（La2O3），酸化イットリウム（Y2O3），酸
化チタン（TiO2），チタン酸バリウム（BaTiO3），アル
ミ酸塩ランタン（LaAlO3），酸化ランタン・スカンジウ
ム（LaScO3）および酸化アルミニウム（Al 2O3）の群か
ら選択される少なくとも１つの高誘電率酸化物を含む。
【００２２】最終段階として、層４０がアルゴン（A
r），窒素（N2），ヘリウム（He）などで洗浄されて５
６、余分な酸素が除去される。この原子層付着が特定の
回数繰り返されて、所望の厚みの高ｋ酸化物を形成す
る。
【００２３】よって、シリコン１０を伴う薄いシード層
２０を、本明細書においては原子層付着（ALD）を利用
して作成する方法が開示される。原子層付着によりケイ
化物層の形成を強制することによって大きな面積上で厚
みと組成とを高精度に制御することができる。また、ト
レンチ内における成長の相似性が達成される。付着プロ
セスの各サイクルにおいて、種の移動が表面上で強化さ
れる。
【図面の簡単な説明】
【図１】複数の酸化物層がその上に形成される、本発明
による清浄な半導体基板の第１実施例の断面図である。
【図２】本発明による原子層付着を利用してケイ化物層
で形成されるインタフェース・シード層を有する半導体
基板の断面図である。
【図３】水素層がその上に形成される、本発明による清
浄な半導体基板の第２実施例の断面図である。
【図４】酸化物層がその上に形成される、本発明による
半導体基板の断面図である。
【図５】本発明による原子層付着を利用してケイ化物層
で形成されるインタフェース・シード層を有する半導体
基板の断面図である。
【図６】本発明により原子層付着を利用してインタフェ
ース・シード層を形成する方法を示す。
【図７】本発明により原子層付着を利用して図２および
図５に示される構造の上に形成される高誘電率金属酸化
物層を有する半導体基板の断面図である。
【図８】本発明により原子層付着を利用して高誘電率金
属酸化物層を形成する方法を示す。
【図９】本発明により原子層付着を利用してシード層の
上に金属酸化物層が形成された半導体基板の断面図であ
る。
【符号の説明】
１０ シリコン基板 １２ シリコン基板の表面 １４ 酸化シリコン層 １６ 酸化シリコン層の表面 １８ 金属酸化物層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ３７１ 21/8247 29/788 29/792 (72)発明者 ラビンドラナス・ドローパッド アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・タイソン・ストリート4515 (72)発明者 ツィイ・ジミー・ユ アメリカ合衆国アリゾナ州ギルバート、ウ エスト・メリル・アベニュー449

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 半導体構造を作成する方法であって：表
    面（１２）を有するシリコン基板（１０）を設ける段
    階；前記シリコン基板の前記表面上に原子層付着により
    シード層（２０）を形成する段階；および原子層付着に
    より、前記シード層上に１層以上の高誘電率酸化物（４
    ０）を形成する段階；によって構成されることを特徴と
    する半導体構造作成方法。
  2. 【請求項２】 基板を設ける前記段階がその上に酸化シ
    リコン（１４）が形成される基板を設ける段階を含むこ
    とを特徴とする請求項１記載の半導体構造作成方法。
  3. 【請求項３】 原子層付着によりシード層を形成する前
    記段階が、金属酸化物の層（１８）を前記酸化シリコン
    の表面上に付着させる段階と、前記金属酸化物層を不活
    性気体で洗浄する段階と、前記金属酸化物と前記酸化シ
    リコンとを反応させてケイ化物を形成する段階とを含む
    ことを特徴とする請求項２記載の半導体構造作成方法。
  4. 【請求項４】 基板を設ける前記段階が、その上に水素
    パッシベーションにより形成される水素層（１３）を有
    する基板を設ける段階を含むことを特徴とする請求項１
    記載の半導体構造作成方法。
  5. 【請求項５】 原子層付着によりシード層（２０）を形
    成する前記段階が、前記基板上に形成される前記水素層
    （１３）を脱着する段階と、前記シリコン基板をシリコ
    ン先駆物質および少なくとも１つの金属先駆物質とにさ
    らして前記シリコン基板の前記表面上にシリコンおよび
    金属の層を形成する段階（５０）と、前記シリコン層を
    不活性気体で洗浄して余分なシリコンおよび金属先駆物
    質材料を除去する段階（５２）と、前記シリコン層の前
    記表面をプラズマを伴う、あるいは伴わない酸素
    （O2），水（H2O），一酸化二窒素（N2O）または一酸化
    窒素（NO）のうちの少なくとも１つにさらして前記シリ
    コンおよび金属層を酸化させ、それによって単独の酸化
    単層を形成する段階（５４）と、前記酸化単層を不活性
    気体で洗浄する段階（５６）とをさらに含むことを特徴
    とする請求項４記載の半導体構造作成方法。
  6. 【請求項６】 前記原子層付着を反復して単層を形成す
    る段階をさらに含むことを特徴とする請求項５記載の半
    導体構造作成方法。
  7. 【請求項７】 原子層付着により１層以上の高誘電率酸
    化物４２を形成する前記段階が、前記シード層を金属先
    駆物質にさらしてそれにより金属層を形成する段階（５
    ０）と、前記金属層を不活性気体で洗浄する段階（５
    ２）と、前記金属層をプラズマを伴う、あるいは伴わな
    い酸素（O2），水（H2O），一酸化二窒素（N2O）または
    一酸化窒素（NO）のうちの少なくとも１つにさらして前
    記金属層を酸化させ、それによって単独の高ｋ酸化単層
    を形成する段階（５４）と、前記酸化単層を不活性気体
    で洗浄する段階（５６）とをさらに含むことを特徴とす
    る請求項１記載の半導体構造作成方法。
  8. 【請求項８】 前記原子層付着を反復して所望の厚みの
    高ｋ酸化物層を形成する段階をさらに含むことを特徴と
    する請求項７記載の半導体構造作成方法。
  9. 【請求項９】 半導体構造を作成する方法であって：表
    面（１２）を有するシリコン基板（１０）を設ける段
    階；前記シリコン基板の前記表面上に、ケイ化物材料で
    形成されるシード層（２０）を原子層付着により形成す
    る段階；および原子層付着により、前記シード層上に１
    層以上の高誘電率酸化物（４２）を形成する段階；によ
    って構成されることを特徴とする半導体構造作成方法。
  10. 【請求項１０】 原子層付着によりケイ化物材料の前記
    シード層を形成する前記段階が、酸化ストロンチウム・
    シリコン（SrSiO4），酸化ジルコニウム・シリコン（Zr
    SiO4），酸化ハフニウム・シリコン（HfSiO4）から選択
    されるケイ化物材料の前記シード層を形成する段階を含
    むことを特徴とする請求項９記載の半導体構造作成方
    法。
  11. 【請求項１１】 前記シード層上に原子層付着によって
    １層以上の高誘電率酸化物を形成する前記段階が、酸化
    ハフニウム（HfO2），酸化ジルコニウム（ZrO2），チタ
    ン酸ストロンチウム(SrTiO3)，酸化ランタン（La
    2O3），酸化イットリウム（Y2O3），酸化チタン（Ti
    O2），チタン酸バリウム（BaTiO3），アルミ酸塩ランタ
    ン（LaAlO3），酸化ランタン・スカンジウム（LaScO3）
    および酸化アルミニウム（Al2O3）の群から選択される
    高誘電率酸化物の前記層を形成する段階を含むことを特
    徴とする請求項１０記載の半導体構造作成方法。
  12. 【請求項１２】 基板を設ける前記段階が、その上に酸
    化シリコン（１４）が形成される基板を設ける段階を含
    むことを特徴とする請求項１１記載の半導体構造作成方
    法。
  13. 【請求項１３】 原子層付着によりシード層を形成する
    前記段階が、金属酸化物の層（１８）を前記酸化シリコ
    ンの表面上に付着する段階と、前記金属酸化物層を不活
    性気体で洗浄する段階と、前記金属酸化物を前記酸化シ
    リコンと反応させて酸化ストロンチウム・シリコン（Sr
    SiO4），酸化ジルコニウム・シリコン（ZrSiO4）および
    酸化ハフニウム・シリコン（HfSiO4）から選択される前
    記ケイ化物を形成する段階とをさらに含むことを特徴と
    する請求項１２記載の半導体構造作成方法。
  14. 【請求項１４】 基板を設ける前記段階が、その上に水
    素パッシベーションにより形成される水素層（１３）を
    有する基板を設ける段階を含むことを特徴とする請求項
    １１記載の半導体構造作成方法。
  15. 【請求項１５】 原子層付着によりシード層を形成する
    前記段階が、前記基板上に形成される前記水素層を脱着
    する段階と、前記シリコン基板をシリコン先駆物質およ
    び少なくとも１つの金属先駆物質とにさらして前記シリ
    コン基板の前記表面上にシリコンおよび金属の層を形成
    する段階（５０）と、前記シリコン層を不活性気体で洗
    浄して余分なシリコンおよび金属先駆物質材料を除去す
    る段階（５２）と、前記シリコン層の前記表面をプラズ
    マを伴う、あるいは伴わない酸素（O2），水（H2O），
    一酸化二窒素（N2O）または一酸化窒素（NO）のうちの
    少なくとも１つにさらして前記シリコンおよび金属層を
    酸化させ、それによって単独の酸化単層を形成する段階
    （５４）と、前記酸化単層を不活性気体で洗浄する段階
    （５６）とをさらに含むことを特徴とする請求項１４記
    載の半導体構造作成方法。
JP2000322458A 1999-10-25 2000-10-23 シリコンとの金属酸化物インタフェースを備える半導体構造の作成方法 Pending JP2001189312A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US425945 1995-04-19
US42594599A 1999-10-25 1999-10-25

Publications (1)

Publication Number Publication Date
JP2001189312A true JP2001189312A (ja) 2001-07-10

Family

ID=23688685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000322458A Pending JP2001189312A (ja) 1999-10-25 2000-10-23 シリコンとの金属酸化物インタフェースを備える半導体構造の作成方法

Country Status (7)

Country Link
US (1) US20020146895A1 (ja)
EP (1) EP1096042A1 (ja)
JP (1) JP2001189312A (ja)
KR (1) KR100714378B1 (ja)
CN (1) CN1196172C (ja)
SG (1) SG99871A1 (ja)
TW (1) TW468212B (ja)

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064624A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 반도체소자의 유전체막 및 그 제조방법
JP2002367982A (ja) * 2001-05-07 2002-12-20 Samsung Electronics Co Ltd 多成分系薄膜及びその形成方法
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
US6660126B2 (en) 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US6729824B2 (en) 2001-12-14 2004-05-04 Applied Materials, Inc. Dual robot processing system
US6734020B2 (en) 2001-03-07 2004-05-11 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
US6765178B2 (en) 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US6825447B2 (en) 2000-12-29 2004-11-30 Applied Materials, Inc. Apparatus and method for uniform substrate heating and contaminate collection
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
JP2005229129A (ja) * 2000-06-08 2005-08-25 Genitech Inc 薄膜形成方法
US7078302B2 (en) 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
JP2006523952A (ja) * 2003-03-04 2006-10-19 マイクロン テクノロジー，インコーポレイティド 原子層堆積絶縁層
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7422953B2 (en) 2001-09-27 2008-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2009532881A (ja) * 2006-03-31 2009-09-10 東京エレクトロン株式会社 原子層成膜により混合希土類酸化物およびアルミン酸塩の膜を形成する方法
US7645339B2 (en) 2002-10-18 2010-01-12 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US7648927B2 (en) 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7651955B2 (en) 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
JP2010056582A (ja) * 2009-12-10 2010-03-11 Tokyo Electron Ltd 誘電体膜の形成方法
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7695563B2 (en) 2001-07-13 2010-04-13 Applied Materials, Inc. Pulsed deposition process for tungsten nucleation
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers
US7745333B2 (en) 2000-06-28 2010-06-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7780788B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US7779784B2 (en) 2002-01-26 2010-08-24 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US7781326B2 (en) 2001-02-02 2010-08-24 Applied Materials, Inc. Formation of a tantalum-nitride layer
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US7833865B2 (en) 2004-09-13 2010-11-16 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a LaAIO3 layer
US7867914B2 (en) 2002-04-16 2011-01-11 Applied Materials, Inc. System and method for forming an integrated barrier layer
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US8029620B2 (en) 2006-07-31 2011-10-04 Applied Materials, Inc. Methods of forming carbon-containing silicon epitaxial layers
US8093154B2 (en) 2005-01-31 2012-01-10 Applied Materials, Inc. Etchant treatment processes for substrate surfaces and chamber surfaces
US8501594B2 (en) 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
JP2014523131A (ja) * 2011-06-27 2014-09-08 クリー インコーポレイテッド チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス
US9587310B2 (en) 2001-03-02 2017-03-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693781B1 (ko) * 2000-10-25 2007-03-12 주식회사 하이닉스반도체 단원자층 증착법을 이용한 실리케이트 형성 방법
US7371633B2 (en) * 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US7588989B2 (en) * 2001-02-02 2009-09-15 Samsung Electronic Co., Ltd. Dielectric multilayer structures of microelectronic devices and methods for fabricating the same
JP4639000B2 (ja) * 2001-05-21 2011-02-23 パナソニック株式会社 Ｍｉｓ型半導体装置及びその製造方法
US6828218B2 (en) 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition
TW564550B (en) * 2001-06-05 2003-12-01 Hitachi Ltd Semiconductor device
JP3863391B2 (ja) 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
DE10130936B4 (de) * 2001-06-27 2004-04-29 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement mittels Atomschichtabscheidung/ALD
KR20030018134A (ko) * 2001-08-27 2003-03-06 한국전자통신연구원 조성과 도핑 농도의 제어를 위한 반도체 소자의 절연막형성 방법
DE10153288A1 (de) * 2001-10-31 2003-05-15 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement
DE10156932A1 (de) * 2001-11-20 2003-05-28 Infineon Technologies Ag Verfahren zur Abscheidung dünner Praseodymoxid-Schichten mittels ALD/CVD-Verfahren
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6893984B2 (en) 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US6846516B2 (en) 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
KR100468729B1 (ko) 2002-04-25 2005-01-29 삼성전자주식회사 Ｈｃｄ 소스를 이용하여 실리콘 산화막을 원자층 증착하는방법
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7135421B2 (en) * 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US6858547B2 (en) 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US20030232501A1 (en) 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
KR100505668B1 (ko) * 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6884739B2 (en) 2002-08-15 2005-04-26 Micron Technology Inc. Lanthanide doped TiOx dielectric films by plasma oxidation
JP2004091829A (ja) * 2002-08-30 2004-03-25 Tokyo Electron Ltd エッチング方法及びエッチング装置
US7079377B2 (en) * 2002-09-30 2006-07-18 Joachim Hossick Schott Capacitor and method for producing a capacitor
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
DE10309728B4 (de) * 2003-02-26 2009-06-04 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Verfahren zur Herstellung von Si-Wafern mit einer Lanthanoid-Silikat-Schicht
US7084076B2 (en) 2003-02-27 2006-08-01 Samsung Electronics, Co., Ltd. Method for forming silicon dioxide film using siloxane
US7183186B2 (en) 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US7256982B2 (en) * 2003-05-30 2007-08-14 Philip Michael Lessner Electrolytic capacitor
DE10340202A1 (de) * 2003-08-28 2005-04-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum
DE10357756B4 (de) * 2003-12-10 2006-03-09 Infineon Technologies Ag Verfahren zur Herstellung von Metall-Oxynitriden durch ALD-Prozesse unter Verwendung von NO und/oder N2O
US20060088952A1 (en) * 2004-01-21 2006-04-27 Groves James F Method and system for focused ion beam directed self-assembly of metal oxide island structures
DE102004012856A1 (de) * 2004-03-16 2005-06-30 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7508648B2 (en) 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7374964B2 (en) 2005-02-10 2008-05-20 Micron Technology, Inc. Atomic layer deposition of CeO2/Al2O3 films as gate dielectrics
US7498247B2 (en) 2005-02-23 2009-03-03 Micron Technology, Inc. Atomic layer deposition of Hf3N4/HfO2 films as gate dielectrics
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
US7365027B2 (en) 2005-03-29 2008-04-29 Micron Technology, Inc. ALD of amorphous lanthanide doped TiOx films
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
KR100660890B1 (ko) * 2005-11-16 2006-12-26 삼성전자주식회사 Ａｌｄ를 이용한 이산화실리콘막 형성 방법
TW200720499A (en) 2005-11-24 2007-06-01 Univ Nat Tsing Hua Manufacturing method of substrate used for forming MOSFET device and products thereof
DE102005062917A1 (de) * 2005-12-29 2007-07-12 Infineon Technologies Ag Atomlagenabscheideverfahren
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7563730B2 (en) 2006-08-31 2009-07-21 Micron Technology, Inc. Hafnium lanthanide oxynitride films
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US7776765B2 (en) 2006-08-31 2010-08-17 Micron Technology, Inc. Tantalum silicon oxynitride high-k dielectrics and metal gates
JP5039396B2 (ja) * 2007-02-19 2012-10-03 ローム株式会社 半導体装置の製造方法
US8367560B2 (en) * 2007-06-15 2013-02-05 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method
JP5286565B2 (ja) * 2007-06-15 2013-09-11 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US7759237B2 (en) 2007-06-28 2010-07-20 Micron Technology, Inc. Method of forming lutetium and lanthanum dielectric structures
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
CN102110650A (zh) 2009-12-29 2011-06-29 中国科学院微电子研究所 一种半导体器件及其制造方法
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR20150036985A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
US20230317634A1 (en) * 2022-04-05 2023-10-05 Applied Materials, Inc. Coatings with diffusion barriers for corrosion and contamination protection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01270591A (ja) * 1988-04-20 1989-10-27 Seiko Epson Corp 誘電体膜の形成方法
US5225031A (en) * 1991-04-10 1993-07-06 Martin Marietta Energy Systems, Inc. Process for depositing an oxide epitaxially onto a silicon substrate and structures prepared with the process
US5482003A (en) * 1991-04-10 1996-01-09 Martin Marietta Energy Systems, Inc. Process for depositing epitaxial alkaline earth oxide onto a substrate and structures prepared with the process
US5194397A (en) * 1991-06-05 1993-03-16 International Business Machines Corporation Method for controlling interfacial oxide at a polycrystalline/monocrystalline silicon interface
JPH08335580A (ja) * 1995-06-08 1996-12-17 Sharp Corp 誘電体薄膜の製造方法及びそれを用いた強誘電体記憶素子の製造方法
US5783495A (en) * 1995-11-13 1998-07-21 Micron Technology, Inc. Method of wafer cleaning, and system and cleaning solution regarding same
US6191011B1 (en) * 1998-09-28 2001-02-20 Ag Associates (Israel) Ltd. Selective hemispherical grain silicon deposition
US6248459B1 (en) * 1999-03-22 2001-06-19 Motorola, Inc. Semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US6241821B1 (en) * 1999-03-22 2001-06-05 Motorola, Inc. Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon

Cited By (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229129A (ja) * 2000-06-08 2005-08-25 Genitech Inc 薄膜形成方法
JP4684706B2 (ja) * 2000-06-08 2011-05-18 ジニテック インク． 薄膜形成方法
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7745333B2 (en) 2000-06-28 2010-06-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7846840B2 (en) 2000-06-28 2010-12-07 Applied Materials, Inc. Method for forming tungsten materials during vapor deposition processes
US7674715B2 (en) 2000-06-28 2010-03-09 Applied Materials, Inc. Method for forming tungsten materials during vapor deposition processes
US6765178B2 (en) 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
US6825447B2 (en) 2000-12-29 2004-11-30 Applied Materials, Inc. Apparatus and method for uniform substrate heating and contaminate collection
US9012334B2 (en) 2001-02-02 2015-04-21 Applied Materials, Inc. Formation of a tantalum-nitride layer
US7781326B2 (en) 2001-02-02 2010-08-24 Applied Materials, Inc. Formation of a tantalum-nitride layer
US8114789B2 (en) 2001-02-02 2012-02-14 Applied Materials, Inc. Formation of a tantalum-nitride layer
KR20020064624A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 반도체소자의 유전체막 및 그 제조방법
US6660126B2 (en) 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US9587310B2 (en) 2001-03-02 2017-03-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6734020B2 (en) 2001-03-07 2004-05-11 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
JP2002367982A (ja) * 2001-05-07 2002-12-20 Samsung Electronics Co Ltd 多成分系薄膜及びその形成方法
US7695563B2 (en) 2001-07-13 2010-04-13 Applied Materials, Inc. Pulsed deposition process for tungsten nucleation
US10280509B2 (en) 2001-07-16 2019-05-07 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US7422953B2 (en) 2001-09-27 2008-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7737511B2 (en) 2001-09-27 2010-06-15 Kabushikik Kaisha Toshiba Semiconductor device and method of manufacturing the same
US8668776B2 (en) 2001-10-26 2014-03-11 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7780788B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6729824B2 (en) 2001-12-14 2004-05-04 Applied Materials, Inc. Dual robot processing system
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
US7779784B2 (en) 2002-01-26 2010-08-24 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US7732325B2 (en) 2002-01-26 2010-06-08 Applied Materials, Inc. Plasma-enhanced cyclic layer deposition process for barrier layers
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7745329B2 (en) 2002-02-26 2010-06-29 Applied Materials, Inc. Tungsten nitride atomic layer deposition processes
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US7867914B2 (en) 2002-04-16 2011-01-11 Applied Materials, Inc. System and method for forming an integrated barrier layer
US7645339B2 (en) 2002-10-18 2010-01-12 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US7758697B2 (en) 2002-10-18 2010-07-20 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
JP2006523952A (ja) * 2003-03-04 2006-10-19 マイクロン テクノロジー，インコーポレイティド 原子層堆積絶縁層
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7439142B2 (en) 2003-10-10 2008-10-21 Applied Materials, Inc. Methods to fabricate MOSFET devices using a selective deposition process
US7737007B2 (en) 2003-10-10 2010-06-15 Applied Materials, Inc. Methods to fabricate MOSFET devices using a selective deposition process
US8501594B2 (en) 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
CN101483136B (zh) * 2003-10-10 2012-02-29 应用材料公司 选择性沉积重掺杂外延硅锗的方法
US7611976B2 (en) 2004-02-23 2009-11-03 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing
US7078302B2 (en) 2004-02-23 2006-07-18 Applied Materials, Inc. Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal
US7833865B2 (en) 2004-09-13 2010-11-16 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a LaAIO3 layer
US8586456B2 (en) 2004-12-01 2013-11-19 Applied Materials, Inc. Use of CL2 and/or HCL during silicon epitaxial film formation
US7732305B2 (en) 2004-12-01 2010-06-08 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7960256B2 (en) 2004-12-01 2011-06-14 Applied Materials, Inc. Use of CL2 and/or HCL during silicon epitaxial film formation
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US8492284B2 (en) 2005-01-31 2013-07-23 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US8093154B2 (en) 2005-01-31 2012-01-10 Applied Materials, Inc. Etchant treatment processes for substrate surfaces and chamber surfaces
US8445389B2 (en) 2005-01-31 2013-05-21 Applied Materials, Inc. Etchant treatment processes for substrate surfaces and chamber surfaces
US7651955B2 (en) 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US8387557B2 (en) 2005-06-21 2013-03-05 Applied Materials Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
JP2009532881A (ja) * 2006-03-31 2009-09-10 東京エレクトロン株式会社 原子層成膜により混合希土類酸化物およびアルミン酸塩の膜を形成する方法
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US8029620B2 (en) 2006-07-31 2011-10-04 Applied Materials, Inc. Methods of forming carbon-containing silicon epitaxial layers
JP2010056582A (ja) * 2009-12-10 2010-03-11 Tokyo Electron Ltd 誘電体膜の形成方法
JP2014523131A (ja) * 2011-06-27 2014-09-08 クリー インコーポレイテッド チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス
JP2017022388A (ja) * 2011-06-27 2017-01-26 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． チャンネル移動度を増加させた半導体デバイスを製造するためのウェット・ケミストリー・プロセス

Also Published As

Publication number Publication date
EP1096042A1 (en) 2001-05-02
KR20010051012A (ko) 2001-06-25
US20020146895A1 (en) 2002-10-10
CN1302080A (zh) 2001-07-04
TW468212B (en) 2001-12-11
CN1196172C (zh) 2005-04-06
KR100714378B1 (ko) 2007-05-07
SG99871A1 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
JP2001189312A (ja) シリコンとの金属酸化物インタフェースを備える半導体構造の作成方法
US6709989B2 (en) Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6270568B1 (en) Method for fabricating a semiconductor structure with reduced leakage current density
US6319730B1 (en) Method of fabricating a semiconductor structure including a metal oxide interface
US6291319B1 (en) Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
JP4133659B2 (ja) ＣＭＯＳアプリケーション用の多重高κゲート誘電体を堆積する方法
US6022410A (en) Alkaline-earth metal silicides on silicon
US6241821B1 (en) Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
TW511232B (en) Semiconductor structure and process for fabricating same
JP3761419B2 (ja) Ｍｏｓｆｅｔトランジスタおよびその製造方法
US6248459B1 (en) Semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US6113690A (en) Method of preparing crystalline alkaline earth metal oxides on a Si substrate
KR100287174B1 (ko) 다원자계산화물 및 질화물의박막제조방법
US6479173B1 (en) Semiconductor structure having a crystalline alkaline earth metal silicon nitride/oxide interface with silicon
US6224669B1 (en) Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
CN102005380A (zh) 一种采用原子层淀积AlN/高k栅介质双层结构的方法
WO1999032691A1 (en) Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
JP2005533364A (ja) 単結晶表面からの非晶質酸化物の除去
KR20030051820A (ko) 고 유전 상수 재료를 가지는 반도체 구조체
CN1334361A (zh) 在硅衬底上制备结晶碱土金属氧化物的方法
JPH1045490A (ja) 化学的気相成長法
JPH06267954A (ja) 金属薄膜の形成方法
JP2002050623A (ja) シリコン（Ｓｉ）基板上に結晶性アルカリ土類金属酸化物を作成する方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927