JP2010287732A - 窒化物半導体素子 - Google Patents

窒化物半導体素子 Download PDF

Info

Publication number
JP2010287732A
JP2010287732A JP2009140361A JP2009140361A JP2010287732A JP 2010287732 A JP2010287732 A JP 2010287732A JP 2009140361 A JP2009140361 A JP 2009140361A JP 2009140361 A JP2009140361 A JP 2009140361A JP 2010287732 A JP2010287732 A JP 2010287732A
Authority
JP
Japan
Prior art keywords
electrode
nitride semiconductor
layer
floating
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009140361A
Other languages
English (en)
Other versions
JP5481103B2 (ja
Inventor
Wataru Saito
渉 齋藤
Yasunobu Saito
泰伸 斉藤
Takao Noda
隆夫 野田
Hidetoshi Fujimoto
英俊 藤本
Tetsuya Ono
哲也 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009140361A priority Critical patent/JP5481103B2/ja
Priority to US12/757,528 priority patent/US8203172B2/en
Publication of JP2010287732A publication Critical patent/JP2010287732A/ja
Application granted granted Critical
Publication of JP5481103B2 publication Critical patent/JP5481103B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本発明は、過電圧印加時に電圧クランプ機能を有する窒化物半導体素子を提供することを目的とする。
【解決手段】第１の窒化物半導体からなる第１の層と、第１の層の上に設けられ、第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなる第２の層と、第２の層に電気的に接続された第１の電極と、第２の層の上に設けられ、第１の方向において第１の電極と並設された第２の電極と、第２の層の上に設けられたフローティング電極と、を備え、フローティング電極は、第１の方向に直交する第２の方向において第２の電極に挟まれた部分と、第１の電極に向けて第２の電極よりも突出した部分と、を有することを特徴とする窒化物半導体素子。
【選択図】図１

Description

本発明は、窒化物半導体素子に関し、例えば、窒化物半導体のヘテロ接合を有し電力制御用のスイッチングなどに用いられる窒化物半導体素子に関する。
電力制御の用途に用いられるスイッチング素子には、低いオン抵抗と高い耐圧が求められる。一方、半導体スイッチング素子には、オン抵抗を下げると耐圧が低下してしまうトレードオフが存在し、所望のオン抵抗に対して、使用される半導体材料に固有の耐圧限界が存在する。
ＧａＮ等の窒化物半導体は、Ｓｉに比べて大きいバンドギャップを有する為、材料固有のオン抵抗と耐圧のトレードオフを劇的に改善することができる。従って、窒化物半導体を材料とするスイッチング素子は、従来のＳｉを材料とするスイッチング素子に比べて、低いオン抵抗で高い耐圧を実現できるものと期待されている。そして、窒化物半導体を材料とするスイッチング素子として、ｎ−ＡｌＧａＮとｉ−ＧａＮのヘテロ接合を用いた電界効果トランジスタ（ＨＦＥＴ：Heterojunction Field Effect Transister）やＧａＮを用いたショットキバリアダイオード（ＳＢＤ：Schottky BarrierDiode）が有望視されている。（特許文献１、非特許文献１、２）
一方、電力制御に用いられる素子では、高電圧の印加に耐えることは、もちろんのこと、印加された電圧にノイズなどが重畳され過電圧となった場合に、後段の回路に印加される電圧が大きくなり過ぎないように電圧をクランプして、回路内の受動素子や他のスイッチング素子などを保護する必要がある。つまり、過電圧に対して、ある程度の電流を流して電圧をクランプする機能が不可欠である。
しかしながら、窒化物半導体を材料とするスイッチング素子では、高電圧が印加されてアバランシェ降伏が生じると、すぐに素子の破壊に至る過電流が流れてしまうという不具合がある。つまり、アバランシェ降伏により生じる電流を利用した電圧クランプ機能を持たせることができないという問題があった。
特開２００７−１８０１４３号公報
Japanese Journal ofApplied Physics Vol.44, No.9A, 2005, pp.6385-6388 Proceeding of 2004 International Symposiumon Power Semiconductor Devices & ICs, pp.319-322
本発明の目的は、上記の問題に鑑みて、電圧クランプ機能を有する窒化物半導体素子を提供することである。
本発明の一態様によれば、第１の窒化物半導体からなる第１の層と、前記第１の層の上に設けられ、前記第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなる第２の層と、前記第２の層に電気的に接続された第１の電極と、前記第２の層の上に設けられ、第１の方向において前記第１の電極と並設された第２の電極と、前記第２の層の上に設けられたフローティング電極と、を備え、前記フローティング電極は、前記第１の方向に直交する第２の方向において前記第２の電極に挟まれた部分と、前記第１の電極に向けて第２の電極よりも突出した部分と、を有することを特徴とする窒化物半導体素子が提供される。
本発明によれば、電圧クランプ機能を有する窒化物半導体素子を実現することができる。
本発明の第１の実施形態に従った窒化物半導体ＳＢＤの構成を模式的に示す電極パターン図と断面図である。 本発明の第２の実施形態に従った窒化物半導体ＨＦＥＴの構成を模式的に示す電極パターン図と断面図である。 本発明の第２の実施形態に従った窒化物半導体ＨＦＥＴの電極パターン図である。 本発明の第２の実施形態に従った窒化物半導体ＨＦＥＴの構成を模式的に示す電極パターン図と断面図である。 本発明の第３の実施形態に従った窒化物半導体ＨＦＥＴの構成を模式的に示す電極パターン図と断面図である。 本発明の第４の実施形態に従った窒化物半導体ＨＦＥＴの構成を模式的に示す電極パターン図と断面図である。 本発明の第５の実施形態に従った窒化物半導体ＨＦＥＴの構成を模式的に示す電極パターン図と断面図である。 本発明の第５の実施形態に従った窒化物半導体ＨＦＥＴの構成を模式的に示す電極パターン図と断面図である。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
（第１の実施形態）
図１は、本発明の第１の実施の形態に係る窒化物半導体ＳＢＤの構成を示す模式図である。図１（ａ）は、ＳＢＤの電極パターンを示す模式図であり、図１（ｂ）および（ｃ）は、それぞれＳＢＤのＡ−Ａ断面およびＢ−Ｂ断面を示す模式図である。
本実施形態に係る窒化物半導体ＳＢＤは、第１の窒化物半導体からなる第１の層であるｉ−ＧａＮ層１と、ｉ−ＧａＮ層１の上に設けられ、ＧａＮよりもバンドギャップが大なる第２の窒化物半導体からなる第２の層であるｉ−ＡｌＧａＮ層２と、ｉ−ＡｌＧａＮ層２に電気的に接続された第１の電極であるカソード電極１４と、ｉ−ＡｌＧａＮ層の上に設けられ、第１の方向においてカソード電極１４と並設された第２の電極であるアノード電極１３と、ｉ−ＡｌＧａＮ層２上に設けられたフローティング電極６と、を備えている。
さらに、フローティング電極６は、第１の方向に直交する第２の方向においてアノード電極１３に挟まれた部分６ａと、カソード電極１４に向けてアノード電極１３よりも突出した部分６ｂと、を有している。なお、図１（ａ）において、第１の方向は、図中の横方向を意味し、第２の方向は上下方向を意味する。
次に、上記の構成の詳細を説明する。ｉ−ＧａＮ層１とｉ−ＡｌＧａＮ層２とが積層された窒化物半導体基板２１上に形成されたカソード電極１４は、ｉ−ＡｌＧａＮ層２の上面に電気的に接続されている。すなわち、カソード電極１４とｉ−ＡｌＧａＮ層２との間には、オーミックコンタクトが形成されている。一方、カソード電極１４に対向する位置に設けられたアノード電極１３は、ｉ−ＡｌＧａＮ層２との間でショットキーコンタクトを形成している。
本実施形態に係るｉ−ＧａＮ層１とｉ−ＡｌＧａＮ層２は、アンドープの高抵抗層であるが、ｉ−ＡｌＧａＮ層２をｎ型ドープしたｎ−ＡｌＧａＮ層としても実施可能である。また、ｉ−ＧａＮ層１に代えて、ｉ−ＡｌＧａＮ層２よりもバンドギャップの小さなｉ−ＡｌＧａＮ層を用いることができる。
ＳＢＤのオン動作時には、アノード電極１３のショットキーコンタクトが順バイアスされ、ｉ−ＧａＮ層１とｉ−ＡｌＧａＮ層２のヘテロ界面に形成されているチャネル２３を介して、アノード電極１３からカソード電極１４へ電流が流れる。一方、ｉ−ＧａＮ層１とｉ−ＡｌＧａＮ層２のヘテロ界面には、バリア層として機能するｉ−ＡｌＧａＮ層２からｉ−ＧａＮ層側に電子が供給され、高濃度の２次元電子ガスが形成されている。これにより、チャネル２３が低抵抗化し、低いオン抵抗を実現することができる。
さらに、図１（ａ）の電極パターンに示すように、アノード電極１３は、カソード電極１４に対向する方向の電極長を相対的に短くした短電極部２２を有している。また、アノード電極１３とカソード電極１４との間において、フローティング電極６が、短電極部２２に近接した位置に設けられている。ＳＢＤのオフ動作時において、アノード電極１３とカソード電極１４との間に逆バイアスが印加されると、カソード電極１４に向けてアノード電極１３よりも突出した部分６ｂを有するフローティング電極６の浮遊電位は、バイアス電圧に応じて変化していく。この際、アノード電極１３のショットキーコンタクトの降伏電圧より低い、ある程度の高電圧が印加された時に、フローティング電極６に近いアノード電極１３の下のポテンシャルバリアが押し下げられて電流が流れ、電圧がクランプされる。すなわち、フローティング電極６を形成することにより、ＳＢＤの耐圧より低い電圧において、電圧をクランプする機能を実現することができる。フローティング電極６の電位の変化によるアノード電極１３のポテンシャルバリアの押し下げの効果を確実にするためには、フローティング電極６とアノード電極１３との間の距離ｄを、短電極部２２の電極長Ｌｇよりも短くすることが望ましい。また、フローティング電極６はリーク電流経路とならないようにｉ−ＡｌＧａＮ層２に対してショットキーコンタクトとなることが望ましい。
また、図１（ａ）に示すように、アノード電極１３は、短電極部２２を凹部とする櫛型形状に形成されている。一方、フローティング電極６は、その凹部に入れ子状に設けられ、アノード電極１３に挟まれた部分６ａを有している。これにより、フローティング電極６の電位が変化した場合に、短電極部２２のポテンシャルバリアのみが押し下げられるので、電圧クランプ時の電流経路が短電極部２２の周辺に制限され、素子の破壊に至るような過剰電流を防ぐことができる。すなわち、フローティング電極６とアノード電極１３（短電極部２２）との間の距離ｄは、アノード電極１３の凹部の窪み幅ΔLgより短くすることが好ましい。
（第２の実施形態）
図２は本発明の第２の実施の形態に係る窒化物半導体ＨＦＥＴの構成を模式的に示す電極パターン図と断面図である。図２（ａ）は、ＨＦＥＴの電極パターンを示す模式図であり、図２（ｂ）および（ｃ）は、それぞれＨＦＥＴのＡ−Ａ断面およびＢ−Ｂ断面を示す模式図である。
図２に示す窒化物半導体ＨＦＥＴでは、バリア層であるｉ−ＡｌＧａＮ層２に電気的に接続されたソース電極３およびドレイン電極４、ｉ−ＡｌＧａＮ層２にショットキーコンタクトしたゲート電極５が形成されている。ソース電極３は第３の電極であり、第１の方向において第１の電極であるドレイン電極４に並設されている。また、第２の電極であるゲート電極５は、ソース電極３とドレイン電極４との間に設けられている。ゲート電極５のゲート長は、ゲート長が短い短電極部２２を有するように変化している。一方、フローティング電極６は、短電極部２２に近接して設けられ、第２の方向においてゲート電極５に挟まれた部分６ａとドレイン電極４に向けて突出した部分６ｂとを有している。なお、図２（ａ）においても、第１の方向は、図中の横方向を意味し、第２の方向は上下方向を意味する。
ゲート電極５とソース電極３との間に印加される電圧がゲート閾値電圧以下であれば、ゲート電極５下のチャネル２３は空乏化しており、ＨＦＥＴはオフ状態となっている。この時、ソース電極３とドレイン電極４との間に電圧を印加していくと、フローティング電極６の電位は、ドレイン電圧に応じて変化していく。ソースドレイン間の耐圧より低い、ある程度の高電圧が印加されると、フローティング電極６の電位が変化して短電極部２２のポテンシャルバリアが下げられ、チャネル２３に２次元電子ガスが形成されて電流が流れるようになる。これにより、電圧クランプ機能を持たせることができる。
単純に、ゲート電極５にゲート長の短い部分（短電極部２２）を形成しておけば、短チャネル効果により、高電圧印加時に電流を流すという機能を持たせることができる。しかし、電圧クランプを効果的に機能させるためには、短チャネル効果を起こさせる部分と起こさない部分のゲート長に大きく差をつける必要があるなど、設計の自由度が低い。一方、図２に示す本実施形態の構造では、フローティング電極６においてドレイン電極４に向けてゲート電極５よりも突出して形成された部分６ｂがドレイン電極４に近いため、フローティング電極６のポテンシャルが集中的に制御され、電圧クランプを効果的に機能させることができる。すなわち、フローティング電極６の長さを変えることによりクランプ電圧を設計することができるので、設計の自由度を高くすることができる。さらに、短チャネル効果を起こさせない部分のゲート長を短くすることが可能となり、オン抵抗を下げることができる。また、ゲート長を短くすることにより、ゲート容量を小さくすることができ、高速スイッチングが可能となる効果も得られる。
また、ドレイン電極４に電圧を印加した際、ドレイン電極４に向き合うゲート電極５の端部に電界の集中が起こるが、同じくドレイン電極４に向き合うフローティング電極６端部においても電界の集中が生じる。これにより、電界の集中する箇所が分散し、集中した電界のピーク値が小さくなる効果が得られる。その結果、窒化物半導体ＨＦＥＴに特有の電流コラプスによるオン抵抗増加が起き難くなると共に、ゲート閾値電圧の変動やゲートリーク電流の増加などの特性変動が生じ難くなり、信頼性の向上を図ることができる。
図１および図２に示した櫛形状の電極パターンは、方形の階段状の態様であるが、例えば、図３に示すようにゲート長が長い部分にテーパをつけるなど、連続的にゲート長が変化する態様であっても実施可能である。図３に示す態様の電極パターンにおいて、フローティング電極６は、ゲート電極５の形状に対応したテーパ形状となっている。これにより、ドレイン電極４に対向する幅の広い端部６ｃによって、浮遊容量を介したカップリングを強くし、一方、幅の狭い端部６ｄをゲート電極５に対向させて電圧クランプ時の電流を制限することができる。すなわち、図２に示す実施態様では電圧クランプ時の電流が流れ過ぎるような場合に、ドレイン電極４とのカップリングを維持しながら、電圧クランプ時に流れる電流を小さくすることが可能となる。
図４は、第２の実施の形態の変形例に係る窒化物半導体ＨＦＥＴの構成を模式的に示す電極パターン図と断面図である。図４（ａ）は、ＨＦＥＴの電極パターンを示す模式図であり、図４（ｂ）および（ｃ）は、それぞれＨＦＥＴのＡ−Ａ断面およびＢ−Ｂ断面を示す模式図である。
図４（ａ）に示すように、本実施形態においては、ソース電極３とドレイン電極４との間に複数のゲート電極５が離間して設けられている。そして、フローティング電極６は、ゲート電極５の間に挟まれた部分６ａと、ドレイン電極４に向けてゲート電極５より突出した部分６ｂを有している。複数のゲート電極５は、図示しない配線でつながれており、ＨＦＥＴの動作時には共通のゲート電圧が印加される。このような態様の電極パターンとすることにより、ゲート容量を小さくすることができ、高速のスイッチング特性が得られる。
一方、図４（ｂ）および（ｃ）に示すように、ゲート電極５およびフローティング電極６の下のｉ−ＡｌＧａＮ層２には、リセス２５が形成されている。このようなリセス構造とすることにより、ゲート電極５およびフローティング電極６のショットキバリアのビルトインポテンシャルによってチャネル２３が空乏化され、ノーマリオフ動作が実現される。
図４に示すＨＦＥＴにおいて、ゲートバイアスが０Ｖのオフ状態でソースドレイン間に電圧が印加されると、ゲート電極５の間に設けられたフローティング電極６の電位がドレイン電圧に応じて変化していく。前述したように、ある程度のドレイン電圧が印加されると、フローティング電極６の電位によって、ゲート電極５のポテンシャルバリアが下げられ、空乏化したチャネル２３に２次元電子ガスが形成されて電流が流れるようになる。本実施態様においては、ゲート電極５の間に挟まれた部分６ａに隣接するゲート電極５の端部において電流が流れ、ソースドレイン間の電圧がクランプされる。すなわち、フローティング電極６とソース電極３との間にゲート電極５が無い本実施形態においても、電圧クランプ機能を持たせることが可能である。また、上記のリセス構造以外に、ゲート電極５の下を選択的にｐ型層とする構成を用いてＨＦＥＴのノーマリオフ動作を実現することも可能であり、その場合においても、上記の形態を実施することができる。
フローティング電極６を備えていない従来の窒化物半導体ＨＦＥＴにおいては、ソースドレイン間に高電圧が印加された時、チャネル２３内が高電界となりアバランシェ降伏が起こる。アバランシェ降伏が起こると電子・正孔対が発生し、電界によって加速された電子はドレイン電極４へと流れ込む。一方、正孔はソース電極３側に移動するが、ｉ−ＡｌＧａＮ層２またはｎ−ＡｌＧａＮ層に形成されたソースコンタクトの抵抗が高いため、速やかにソース電極３に流れ込むことができずチャネル２３内に蓄積される。正孔が蓄積されたチャネル２３内は更に高電界となり、アバランシェ降伏が強くなって、更なる電子・正孔対が発生してしまう。このような帰還作用により、瞬時の高電圧の印加であっても素子の破壊が起こる。このような破壊を避ける方法として、正孔を排出するｐ層を設けてソース電極３に接続することが考えられるが、素子構造が複雑になり設計が困難になる。そこで、図２ないし４に示したフローティング電極６を付加する実施態様により、電圧をクランプする機能を持たせることが有効である。
（第３の実施形態）
図５は、本発明の第３の実施の形態に係る窒化物半導体ＨＦＥＴの構成を模式的に示す電極パターン図および断面図である。図５（ａ）は、ＨＦＥＴの電極パターンを示す模式図であり、図５（ｂ）および（ｃ）は、それぞれＨＦＥＴのＡ−Ａ断面およびＢ−Ｂ断面を示す模式図である。
本実施形態に係る窒化物半導体ＨＦＥＴでは、図５（ａ）および（ｃ）に示すように、第２の電極であるゲート電極５が、絶縁膜７を介してフローティング電極６の一部を覆うように形成されている。一方、図５（ｂ）に示すように、フローティング電極６にオーバーラップしていないゲート電極５の部分は、ｉ−ＡｌＧａＮ層２に接触してショットキーコンタクトを形成している。フローティング電極６の電位は、ゲート電極５とフローティング電極６との間の容量と、フローティング電極６とドレイン電極４との間の容量と、によって決まる。ゲート電極５とフローティング電極６が絶縁膜７を介してオーバーラップすることで、ゲート電極５とフローティング電極６間の容量が大きくなり、クランプ電圧を制御することが容易となる。
（第４の実施形態）
図６は、本発明の第４の実施の形態に係る窒化物半導体ＨＦＥＴの構成を模式的に示す電極パターン図および断面図である。図６（ａ）は、ＨＦＥＴの電極パターンを示す模式図であり、図６（ｂ）および（ｃ）は、それぞれＨＦＥＴのＡ−Ａ断面およびＢ−Ｂ断面を示す模式図である。
本実施形態に係る窒化物半導体ＨＦＥＴでは、図６（ｂ）および（ｃ）に示すように、ゲート電極５とドレイン電極４との間に、フローティング電極６とＡｌＧａＮ層２表面を覆う第１のフィールド絶縁膜８が形成されている。また、ゲート電極５に接続され、第１のフィールド絶縁膜８上においてドレイン電極４に向かって伸びるように配置された第１のフィールドプレート電極９が形成されている。これにより、ゲート電極５におけるドレイン電極４に向き合う端部の電界集中が緩和されて、電流コラプスによるオン抵抗増加やゲート閾値電圧の変動およびリーク電流の増加を抑制することができる。第３の実施形態でも述べたように、ゲート電極５に接続された第１のフィールドプレート電極９がフローティング電極６を覆うように形成されることで、ゲート電極５とフローティング電極６間の容量が大きくなり、クランプ電圧を制御し易くなる効果も得られる。
（第５の実施形態）
図７は、本発明の第５の実施の形態に係る窒化物半導体ＨＦＥＴの構成を模式的に示す電極パターン図および断面図である。図７（ａ）は、ＨＦＥＴの電極パターンを示す模式図であり、図７（ｂ）および（ｃ）は、それぞれＨＦＥＴのＡ−Ａ断面およびＢ−Ｂ断面を示す模式図である。
本実施形態に係る窒化物半導体ＨＦＥＴでは、図７（ｂ）に示すように、ゲート電極５に接続され、第１のフィールド絶縁膜８上においてドレイン電極４に向かって伸びるように配置された第１のフィールドプレート電極９が形成されている。さらに、図７（ａ）および（ｃ）に示すように、第１のフィールドプレート電極９および９ｂと離間して形成され、且つ、フローティング電極６に接続された第２のフィールドプレート電極１０が配置されている。また、第２のフィールドプレート電極１０は、第１のフィールド絶縁膜８上において、フローティング電極６からドレイン電極４に向かって伸びるように配置されている。
これにより、前述した第１のフィールドプレート電極９の効果に加えて、ドレイン電極４に対向する端部におけるフローティング電極６の電界集中を抑制する効果が得られる。すなわち、第２のフィールドプレート電極１０を配置したことにより、電流コラプスに起因するオン抵抗増加やゲート閾値電圧変動、およびリーク電流の増加を抑制することができる。そして、図７（ａ）に示すように、フローティング電極６に接続された第２のフィールドプレート電極１０を、第１のフィールドプレート電極９よりもドレイン電極４に近づけることで、確実にフローティング電極６近傍のポテンシャルバリアを低下させることが可能となり、クランプ電圧の制御が容易となる。
図８は、第５の実施の形態の変形例に係る窒化物半導体ＨＦＥＴの構成を模式的に示す電極パターン図と断面図である。図８（ａ）は、ＨＦＥＴの電極パターンを示す模式図であり、図８（ｂ）および（ｃ）は、それぞれＨＦＥＴのＡ−Ａ断面およびＢ−Ｂ断面を示す模式図である。
本実施形態に係る窒化物半導体ＨＦＥＴでは、図７に示した構成に加えて、図８（ｂ）および（ｃ）に示すように、第２のフィールド絶縁膜１１を設け、ソース電極３に接続された第３のフィールドプレート電極１２を第２のフィールド絶縁膜１１上に配置している。これにより、ドレイン電極４に対向する第１および第２のフィールドプレート電極端部に生じる電界集中を抑制することができ、更に、電流コラプスによるオン抵抗増加やゲートしきい値電圧変動、およびリーク電流の増加を抑制することができる。
以上、本発明の第１乃至第５の実施形態とその変形例について説明してきたが、本発明は、これらの実施形態に限定されるものではない。すなわち、これ以外にも、当該分野における技術者が容易に考え得る変形はすべて本発明の範囲に包含される。
例えば、チャネル層をＧａＮ層、バリア層をＡｌＧａＮ層とした具体例を例示したが、これ以外にも、例えば、チャネル層にＩｎＧａＮ層、バリア層にＧａＮ層を用いたものや、チャネル層にＡｌＧａＮ層、バリア層にＡｌＮ層を用いたものなど他の窒化物半導体の組み合せや、構成元素の割合を変えてバンドギャップを調整した窒化物半導体層の組み合せを用いて実施することも可能である。また、図３ないし７に示したＨＦＥＴのゲート電極の構造を、図１に示したＨＳＢＤのアノード電極へ転用することも可能である。
一般に、ＨＦＥＴのゲート閾値電圧はマイナスで、ノーマリーオン型の素子となる。このため、上記の実施形態は、ゲート電圧をマイナス側に印加した状態の下で適用され、電圧クランプを実施する。すなわち、本発明は、ゲート閾値電圧に関係なく、ノーマリーオフ型の素子でもノーマリーオン型の素子でも実施可能である。また、ＨＦＥＴの高耐圧化に一段ソースフィールドプレート構造を用いて説明したが、これに限定するものでなく、ドレインフィールドプレート構造や多段フィールドプレート構造、リサーフ構造といった他の高耐圧化の構造を用いても実施可能である。
また、上述した具体例は、ＳＢＤおよびＨＦＥＴに適用した場合を例示したが、これら以外にも、例えば、ゲート絶縁ゲート構造としたＭＩＳ−ＨＦＥＴやＭＥＳＦＥＴやＪＦＥＴなどの窒化物半導体を用いた電界効果素子であれば、実施可能である。ＭＩＳゲート構造とした場合、フローティング電極を介したリーク電流を低減するために、フローティング電極もゲート絶縁膜上に形成されることが望ましい。また、ＧａＮ層およびＡｌＧａＮ層を形成する上で用いる支持基板を示さなかったが、ＧａＮ基板、ＳｉＣ基板、サファイア基板、Ｓｉ基板などで実施可能であり、支持基板材料によって限定されるものではない。
なお、本願明細書において、「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ（１−ｘ−ｙ−ｚ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ≦１）のIII−Ｖ族化合物半導体を含み、さらに、Ｖ族元素としては、Ｎ（窒素）に加えてリン（Ｐ）や砒素（Ａｓ）などを含有する混晶も含むものとする。
１ ＧａＮ層
２ ＡｌＧａＮ層
３ ソース電極
４ ドレイン電極
５ ゲート電極
６ フローティング電極
７ 絶縁膜
８ フィールド絶縁膜
９ フィールドプレート電極
１０ フィールドプレート電極
１３ アノード電極
１４ カソード電極
２２ 短電極部

Claims (5)

  1. 第１の窒化物半導体からなる第１の層と、
    前記第１の層の上に設けられ、前記第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなる第２の層と、
    前記第２の層に電気的に接続された第１の電極と、
    前記第２の層の上に設けられ、第１の方向において前記第１の電極と並設された第２の電極と、
    前記第２の層の上に設けられたフローティング電極と、
    を備え、
    前記フローティング電極は、前記第１の方向に直交する第２の方向において前記第２の電極に挟まれた部分と、前記第１の電極に向けて第２の電極よりも突出した部分と、を有することを特徴とする窒化物半導体素子。
  2. 前記第２の層に電気的に接続され、前記第１の方向において前記第１及び第２の電極と並設された第３の電極をさらに備え、
    前記第２の電極は、前記第１の電極と前記第３の電極との間に設けられたことを特徴とする請求項１記載の窒化物半導体素子。
  3. 前記第２の電極は、絶縁膜を介して前記フローティング電極の一部を覆っていることを特徴とする請求項１または２に記載の窒化物半導体素子。
  4. 前記第２の電極と前記第１の電極との間に設けられ、前記フローティング電極と前記第２の層の表面を覆うフィールド絶縁膜と、
    前記第２の電極に接続され、前記フィールド絶縁膜の上を前記第１の電極に向かって伸びるように設けられた第１のフィールドプレート電極と、
    をさらに備えたことを特徴とする請求項１または２に記載の窒化物半導体素子。
  5. 前記第１のフィールドプレート電極と離間して設けられ、且つ、前記フローティング電極に接続された第２のフィールドプレート電極をさらに備え、
    前記第２のフィールドプレート電極は、前記フィールド絶縁膜の上を前記フローティング電極から前記第１の電極に向かって伸びるように設けられたことを特徴とする請求項４記載の窒化物半導体素子。
JP2009140361A 2009-06-11 2009-06-11 窒化物半導体素子 Expired - Fee Related JP5481103B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009140361A JP5481103B2 (ja) 2009-06-11 2009-06-11 窒化物半導体素子
US12/757,528 US8203172B2 (en) 2009-06-11 2010-04-09 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009140361A JP5481103B2 (ja) 2009-06-11 2009-06-11 窒化物半導体素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014024636A Division JP5841624B2 (ja) 2014-02-12 2014-02-12 窒化物半導体素子

Publications (2)

Publication Number Publication Date
JP2010287732A true JP2010287732A (ja) 2010-12-24
JP5481103B2 JP5481103B2 (ja) 2014-04-23

Family

ID=43305671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009140361A Expired - Fee Related JP5481103B2 (ja) 2009-06-11 2009-06-11 窒化物半導体素子

Country Status (2)

Country Link
US (1) US8203172B2 (ja)
JP (1) JP5481103B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091406A (ja) * 2009-10-26 2011-05-06 Infineon Technologies Austria Ag 横型ｈｅｍｔおよび横型ｈｅｍｔの製造方法
JP2011210752A (ja) * 2010-03-26 2011-10-20 Nec Corp 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
JP2012231107A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法
JP2012231128A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法
JP2013058662A (ja) * 2011-09-09 2013-03-28 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2013074279A (ja) * 2011-09-29 2013-04-22 Fujitsu Ltd 半導体装置及びその製造方法
US11152480B2 (en) 2019-06-28 2021-10-19 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP5105160B2 (ja) 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
US8236640B2 (en) * 2009-12-18 2012-08-07 Intel Corporation Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions
JP5758132B2 (ja) 2011-01-26 2015-08-05 株式会社東芝 半導体素子
JP5692357B2 (ja) * 2011-03-18 2015-04-01 富士通株式会社 化合物半導体装置及びその製造方法
WO2013036593A1 (en) * 2011-09-06 2013-03-14 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
JP6211804B2 (ja) * 2013-05-30 2017-10-11 トランスフォーム・ジャパン株式会社 半導体装置
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
CN103400854B (zh) * 2013-07-24 2016-02-03 中国电子科技集团公司第十三研究所 一种具有新型栅结构的栅控半导体器件
JP2015056637A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
DE102014203851B4 (de) * 2014-03-03 2021-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsanordnung
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
US9590087B2 (en) 2014-11-13 2017-03-07 Infineon Technologies Austria Ag Compound gated semiconductor device having semiconductor field plate
US9559161B2 (en) * 2014-11-13 2017-01-31 Infineon Technologies Austria Ag Patterned back-barrier for III-nitride semiconductor devices
US9543402B1 (en) * 2015-08-04 2017-01-10 Power Integrations, Inc. Integrated high performance lateral schottky diode
CN107230623A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓肖特基二极管及其制作方法
US9853145B1 (en) * 2016-10-04 2017-12-26 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method of manufacturing the same
US11876118B2 (en) * 2020-02-14 2024-01-16 Vanguard International Semiconductor Corporation Semiconductor structure with gate metal layer
FR3110770B1 (fr) * 2020-05-19 2022-04-29 Commissariat Energie Atomique Composant électronique à hétérojonction comprenant une plaque de champ et une région flottante dopée p
CN111952354A (zh) * 2020-07-30 2020-11-17 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 半导体器件
EP4141958A1 (en) * 2021-08-26 2023-03-01 Infineon Technologies Austria AG Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4020007C2 (de) * 1989-06-22 1994-09-29 Nippon Telegraph & Telephone Nichtflüchtiger Speicher
JP4417677B2 (ja) * 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP2007180143A (ja) 2005-12-27 2007-07-12 Toshiba Corp 窒化物半導体素子
JP4695622B2 (ja) * 2007-05-02 2011-06-08 株式会社東芝 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091406A (ja) * 2009-10-26 2011-05-06 Infineon Technologies Austria Ag 横型ｈｅｍｔおよび横型ｈｅｍｔの製造方法
JP2011210752A (ja) * 2010-03-26 2011-10-20 Nec Corp 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
JP2012231107A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法
JP2012231128A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法
JP2013058662A (ja) * 2011-09-09 2013-03-28 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US9406773B2 (en) 2011-09-09 2016-08-02 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2013074279A (ja) * 2011-09-29 2013-04-22 Fujitsu Ltd 半導体装置及びその製造方法
US11152480B2 (en) 2019-06-28 2021-10-19 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US8203172B2 (en) 2012-06-19
JP5481103B2 (ja) 2014-04-23
US20100314666A1 (en) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5481103B2 (ja) 窒化物半導体素子
JP5672756B2 (ja) 半導体装置
JP5620767B2 (ja) 半導体装置
JP6413104B2 (ja) サージ保護素子
US6933544B2 (en) Power semiconductor device
JP4542912B2 (ja) 窒素化合物半導体素子
JP5659182B2 (ja) 窒化物半導体素子
JP5548909B2 (ja) 窒化物系半導体装置
US7737467B2 (en) Nitride semiconductor device with a hole extraction electrode
JP5591776B2 (ja) 窒化物半導体装置およびそれを用いた回路
JP6201422B2 (ja) 半導体装置
JP5751404B2 (ja) 半導体装置
JP5653326B2 (ja) 窒化物半導体装置
US20100207164A1 (en) Field effect transistor
JP2007180143A (ja) 窒化物半導体素子
JP2006351691A (ja) 半導体装置
WO2004068590A1 (en) Power semiconductor device
JP6665157B2 (ja) 窒化物半導体装置
JP2012156320A (ja) 半導体素子
US20140098585A1 (en) Rectifying circuit and semiconductor device
JP6562359B2 (ja) 半導体装置
JP5841624B2 (ja) 窒化物半導体素子
US20220376055A1 (en) Nitride semiconductor device
JP5400563B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

LAPS Cancellation because of no payment of annual fees