JP2010283347A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010283347A5 JP2010283347A5 JP2010123865A JP2010123865A JP2010283347A5 JP 2010283347 A5 JP2010283347 A5 JP 2010283347A5 JP 2010123865 A JP2010123865 A JP 2010123865A JP 2010123865 A JP2010123865 A JP 2010123865A JP 2010283347 A5 JP2010283347 A5 JP 2010283347A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- iridium
- barrier
- barrier layer
- ild
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (13)
- 半導体デバイス製造で用いられる拡散バリアを形成する方法であって、該方法は、
物理蒸着(PVD)工程によって、パターン形成された中間誘電体(ILD)層の上にイリジウム・ドープされたタンタル・ベースのバリア層を堆積するステップを含み、
前記バリア層は、60原子%超のイリジウム濃度で、前記バリア層が結果としてアモルファス構造を有するように堆積される、
前記方法。 - 前記バリア層は、アモルファスなイリジウム−タンタル(α−TaIr)層およびアモルファスなイリジウム−タンタル窒化物(α−TaNIr)層のうちの一つを含む、請求項1に記載の方法。
- PVDによって、前記バリア層上に銅シード層を形成するステップをさらに含む、請求項1に記載の方法。
- 前記パターン形成されるILD層は、前記バリア層が堆積されることになる、下部金属層の上面部を露出させる、デュアル・ダマシン構造にパターン形成される、請求項1に記載の方法。
- 半導体デバイスのための拡散バリア構造体であって、
パターン形成された中間誘電体(ILD)層の上に形成されたイリジウム・ドープされたタンタル・ベースのバリア層を含み、
前記バリア層は、60原子%超のイリジウム濃度で、前記バリア層が結果としてアモルファス構造を有するように形成される、
前記拡散バリア構造体。 - 半導体デバイスを形成する方法であって、前記方法は、
中間誘電体(ILD)層中にデュアル・ダマシン溝およびビア構造の一つ以上のパターンを形成するステップであって、前記中間誘電体層は下部導電体層の上に形成される、前記形成するステップと、
物理蒸着(PVD)工程によって、前記パターン形成されたILD層と前記下部導電体層の露出部分との上に犠牲層を堆積するステップであって、前記犠牲層はイリジウム・ドープされたタンタル・ベースの第一層を包含する、前記堆積するステップと、
前記犠牲層の水平面を選択的に除去し、前記下部導電体層中に削り凹部を形成するステップと、
PVDによって、前記ILD層、前記犠牲層の残存垂直部分、および前記削り凹部に対応する前記下部導電体層の前記露出部分の上にバリア層を堆積するステップであって、前記バリア層は、イリジウム・ドープされたタンタル・ベースの第二層を包含する、前記堆積するステップと、
を含み、
前記犠牲層およびバリア層の双方は、60原子%超のイリジウム濃度で、結果としてアモルファス構造を有するように堆積される、
前記方法。 - 前記犠牲層は、アモルファスなイリジウム−タンタル(α−TaIr)層およびアモルファスなイリジウム−タンタル窒化物(α−TaNIr)層のうちの一つを含む、請求項6に記載の方法。
- 前記バリア層は、アモルファスなイリジウム−タンタル窒化物(α−TaNIr)層を含む、請求項7に記載の方法。
- PVDによって、前記バリア層上に銅シード層を形成するステップをさらに含む、請求項7に記載の方法。
- 半導体デバイスを形成する方法であって、前記方法は、
中間誘電体(ILD)層中にビア・パターンを形成するステップであって、前記中間誘電体層は下部導電体層の上に形成される、前記形成するステップと、
物理蒸着(PVD)工程によって、前記パターン形成されたILD層と前記下部導電体層の露出部分との上に犠牲層を堆積するステップであって、前記犠牲層はイリジウム・ドープされたタンタル・ベースの第一層を包含する、前記堆積するステップと、
前記犠牲層の水平面を選択的に除去し、前記下部導電体層中に削り凹部を形成するステップと、
前記ILD中に一つ以上の溝をパターン形成するステップと、
PVDによって、前記ILD層、前記犠牲層の残存垂直部分、および前記削り凹部に対応する前記下部導電体層の前記露出部分の上に犠牲層を堆積するステップであって、前記バリア層は、イリジウム・ドープされたタンタル・ベースの第二層を包含する、前記堆積するステップと、
を含み、
前記犠牲層およびバリア層の双方は、60原子%超のイリジウム濃度で、結果としてアモルファス構造を有するように堆積される、
前記方法。 - 前記犠牲層は、アモルファスなイリジウム−タンタル(α−TaIr)層およびアモルファスなイリジウム−タンタル窒化物(α−TaNIr)層のうちの一つを含む、請求項10に記載の方法。
- 前記バリア層は、アモルファスなイリジウム−タンタル窒化物(α−TaNIr)層を含む、請求項11に記載の方法。
- PVDによって、前記バリア層上に銅シード層を形成するステップをさらに含む、請求項11に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/477389 | 2009-06-03 | ||
US12/477,389 US7951708B2 (en) | 2009-06-03 | 2009-06-03 | Copper interconnect structure with amorphous tantalum iridium diffusion barrier |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010283347A JP2010283347A (ja) | 2010-12-16 |
JP2010283347A5 true JP2010283347A5 (ja) | 2013-09-12 |
JP5444124B2 JP5444124B2 (ja) | 2014-03-19 |
Family
ID=43263917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010123865A Expired - Fee Related JP5444124B2 (ja) | 2009-06-03 | 2010-05-31 | 拡散バリアを形成する方法、拡散バリア構造体及び半導体デバイスを形成する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7951708B2 (ja) |
JP (1) | JP5444124B2 (ja) |
KR (1) | KR101581050B1 (ja) |
CN (1) | CN101908501A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6013901B2 (ja) * | 2012-12-20 | 2016-10-25 | 東京エレクトロン株式会社 | Cu配線の形成方法 |
KR20160086757A (ko) * | 2014-12-09 | 2016-07-20 | 인텔 코포레이션 | 구리 합금 도전성 루트 구조체를 갖는 마이크로전자 기판 |
US9875958B1 (en) * | 2016-11-09 | 2018-01-23 | International Business Machines Corporation | Trace/via hybrid structure and method of manufacture |
KR102624631B1 (ko) | 2016-12-02 | 2024-01-12 | 삼성전자주식회사 | 반도체 장치 |
US10211052B1 (en) * | 2017-09-22 | 2019-02-19 | Lam Research Corporation | Systems and methods for fabrication of a redistribution layer to avoid etching of the layer |
US11195748B2 (en) | 2017-09-27 | 2021-12-07 | Invensas Corporation | Interconnect structures and methods for forming same |
JP7368394B2 (ja) * | 2018-06-30 | 2023-10-24 | ラム リサーチ コーポレーション | ライナの不動態化および接着性改善のための金属ライナのジンケート処理およびドーピング |
JP2021144969A (ja) * | 2020-03-10 | 2021-09-24 | キオクシア株式会社 | 磁気記憶装置 |
US11107731B1 (en) | 2020-03-30 | 2021-08-31 | International Business Machines Corporation | Self-aligned repaired top via |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8303298D0 (en) * | 1983-02-07 | 1983-03-09 | Gen Electric Co Plc | Temperature sensors |
NL8800857A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Inrichting en werkwijze voor het vervaardigen van een inrichting. |
NL8802873A (nl) * | 1988-11-22 | 1990-06-18 | Philips Nv | Zachtmagnetische multilaagfilm en magneetkop voorzien van een dergelijke zachtmagnetische multilaagfilm. |
CA2028125C (en) * | 1989-02-28 | 1996-06-18 | Kenji Hasegawa | Ink jet head having heat generating resistor made of non-single crystalline substance containing ir and ta and ink jet apparatus having such ink jet head |
JP2757797B2 (ja) * | 1994-11-10 | 1998-05-25 | 日本電気株式会社 | 配線層形成方法およびその装置 |
US6181012B1 (en) | 1998-04-27 | 2001-01-30 | International Business Machines Corporation | Copper interconnection structure incorporating a metal seed layer |
US6294836B1 (en) * | 1998-12-22 | 2001-09-25 | Cvc Products Inc. | Semiconductor chip interconnect barrier material and fabrication method |
US6812143B2 (en) | 2002-04-26 | 2004-11-02 | International Business Machines Corporation | Process of forming copper structures |
US6787912B2 (en) | 2002-04-26 | 2004-09-07 | International Business Machines Corporation | Barrier material for copper structures |
WO2004077519A2 (en) * | 2003-02-27 | 2004-09-10 | Mukundan Narasimhan | Dielectric barrier layer films |
US20050263891A1 (en) * | 2004-05-28 | 2005-12-01 | Bih-Huey Lee | Diffusion barrier for damascene structures |
JP4832807B2 (ja) * | 2004-06-10 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20060251872A1 (en) * | 2005-05-05 | 2006-11-09 | Wang Jenn Y | Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof |
US7999330B2 (en) * | 2005-06-24 | 2011-08-16 | Micron Technology, Inc. | Dynamic random access memory device and electronic systems |
US7727888B2 (en) * | 2005-08-31 | 2010-06-01 | International Business Machines Corporation | Interconnect structure and method for forming the same |
WO2007097396A1 (ja) * | 2006-02-22 | 2007-08-30 | Nippon Mining & Metals Co., Ltd. | 高融点金属からなる焼結体スパッタリングターゲット |
JP5285898B2 (ja) * | 2007-12-17 | 2013-09-11 | Jx日鉱日石金属株式会社 | 銅拡散防止用バリア膜、同バリア膜の形成方法、ダマシン銅配線用シード層の形成方法及びダマシン銅配線を備えた半導体ウェハー |
-
2009
- 2009-06-03 US US12/477,389 patent/US7951708B2/en not_active Expired - Fee Related
-
2010
- 2010-05-18 KR KR1020100046447A patent/KR101581050B1/ko not_active IP Right Cessation
- 2010-05-31 JP JP2010123865A patent/JP5444124B2/ja not_active Expired - Fee Related
- 2010-06-03 CN CN2010101960734A patent/CN101908501A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010283347A5 (ja) | ||
US7666753B2 (en) | Metal capping process for BEOL interconnect with air gaps | |
US11508742B2 (en) | Devices including stair step structures adjacent substantially planar, vertically extending surfaces of a stack structure | |
TWI273671B (en) | Method of manufacturing a semiconductor device having damascene structures with air gaps | |
TWI303093B (en) | Single mask mim capacitor and resistor with in trench copper drift barrier | |
CN105493244B (zh) | 通过双图案化和填充技术来形成不同金属材料的平行导线的方法 | |
US20080073748A1 (en) | Dielectric spacers for metal interconnects and method to form the same | |
TW200849468A (en) | Interconnect structure with bi-layer metal cap | |
TW201218316A (en) | Method for processing semiconductor structure and device based on the same | |
JP2012514319A5 (ja) | ||
JP2013530519A5 (ja) | ||
JP2009540565A5 (ja) | ||
US8211800B2 (en) | Ru cap metal post cleaning method and cleaning chemical | |
JP2007311584A5 (ja) | ||
CN103579092B (zh) | 半导体器件及其制造方法 | |
JP5467471B2 (ja) | 離間された導電配線に電気的接続を提供する方法 | |
WO2006059261A3 (en) | A method of forming an interconnect structure on an integrated circuit die | |
RU2015122434A (ru) | Изготовление электродов с сильно развитой трехмерной поверхностью | |
JP2008066678A5 (ja) | ||
TW200634983A (en) | Method of forming a plug | |
JP2018538700A5 (ja) | ||
JP2020505770A5 (ja) | ||
CN106601665A (zh) | 半导体结构及其形成方法 | |
JP2008503073A5 (ja) | ||
KR102042861B1 (ko) | 무전해 구리 퇴적 |