JP2010272570A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2010272570A JP2010272570A JP2009120817A JP2009120817A JP2010272570A JP 2010272570 A JP2010272570 A JP 2010272570A JP 2009120817 A JP2009120817 A JP 2009120817A JP 2009120817 A JP2009120817 A JP 2009120817A JP 2010272570 A JP2010272570 A JP 2010272570A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- resin base
- base material
- linear expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/029—Woven fibrous reinforcement or textile
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T442/00—Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
- Y10T442/30—Woven fabric [i.e., woven strand or strip material]
- Y10T442/3179—Woven fabric is characterized by a particular or differential weave other than fabric in which the strand denier or warp/weft pick count is specified
- Y10T442/322—Warp differs from weft
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T442/00—Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
- Y10T442/30—Woven fabric [i.e., woven strand or strip material]
- Y10T442/3179—Woven fabric is characterized by a particular or differential weave other than fabric in which the strand denier or warp/weft pick count is specified
- Y10T442/322—Warp differs from weft
- Y10T442/3228—Materials differ
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Abstract
【解決手段】配線層Cにおける残銅率の各配線層間での違いと配線の不均等性によって生じる各配線層間の異方性を持つ熱膨張量の差を、少なくとも1層の樹脂基材層Bの繊維束における経糸もしくは緯糸の材質を他の繊維束のそれと異なることによって生じる樹脂基材層の異方性を持つ熱膨張量の差により打ち消すことにより、リフローはんだ付けにおける基板の鞍反りを低減する。
【選択図】図1
Description
導電材料からなる配線と絶縁性の樹脂で構成されたn(nは4以上の整数)層の配線層と、織布状の繊維束に絶縁性の樹脂が含浸された(n−1)層の樹脂基材層とが、交互に重なり合う状態で積層された多層配線基板であって、
前記(n−1)層の樹脂基材層のうち少なくとも1層の繊維束の経糸もしくは緯糸の一部が、他の繊維束と材質が異なるものである。
n/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目から(n/2)番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値より小さく、
1番目から(n/2−1)番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数よりも小さいことが好ましい。
(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n-1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
1番目から(n−1)/2番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数よりも小さいことが好ましい。
n/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目から(n/2)番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値より小さく、
n/2番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数よりも大きいことが好ましい。
(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n−1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
(n+1)/2番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数よりも大きいことが好ましい。
、リフローはんだ付けにおける基板の鞍反りを低減することができる。
ずれかの方法により、基板100bの反りを低減できる。
(1)コア基材層104の上側の積層基材層105(樹脂基材層B1およびB2)のうち少なくとも1層において、緯糸方向の繊維束の線膨張係数が、他のそれよりも小さい繊維束を用いる。
(2)コア基材層104の下側の積層基材層105(樹脂基材層B4およびB5)のうち少なくとも1層において、緯糸方向の繊維束の線膨張係数が、他のそれよりも大きい繊維束を用いる。
μmであった。このようにして製造された基板100bを50mm×50mmの大きさに切り出し、リフロー時の最高温度260℃を負荷したところ、反りは1.16mmであった。
最初に、図1に示した本実施の形態の基板100bの構成、すなわち5層の樹脂基材層のうちB1、B3、B4、B5には経糸、緯糸ともガラス繊維を基材とする繊維束を配した樹脂基材層を用い、B2のみ経糸にガラス繊維、緯糸にアラミド繊維を基材とする繊維束を配した樹脂基材層を用いた場合についてシミュレーションを行った。各配線層の残銅率はC1から順に、32%、28%、37%、46%、52%、54%である。各配線層Cの厚みは10μm、各樹脂基材層Bの厚みは30μmである。また基板の大きさは50mm×50mmである。
次に、図10に示す従来の基板100fについて反りシミュレーションの結果を説明する。従来の基板100fでは、5層の樹脂基材層(B1〜B5)に経糸、緯糸ともガラス繊維を基材とする繊維束を配した樹脂基材層を用いている。各配線層の残銅率は上述した例と同じ、すなわち図10に示した配線層C1から順に、32%、28%、37%、46%、52%、54%である。各配線層Cの厚み(10μm)、各樹脂基材層Bの厚み(30μm)および基板の大きさ(50mm×50mm)共に、上述した例と同じである。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図3は基板100cの構成を示す。基板100cは、上部から順にC1〜C6までの6層の配線層を有し、各配線層Cの間に、上部から順にB1、B2(ともに積層基材層105)、B3(コア基材層104)、B4、B5(ともに積層基材層105)の5層の樹脂基材層を有している。また各配線層Cの残銅率は配線層C1から順に、32%、28%、37%、46%、52%、54%である。これらの配置および構成は、前述した基板100bと同じである。
次に、図13に示す従来の基板100gについて反りシミュレーションの結果を説明する。従来の基板100fと繊維束の材質のみ異なる基板100gでは、5層の樹脂基材層(B1〜B5)に経糸、緯糸ともアラミド繊維を基材とする繊維束を配した樹脂基材層を用いている。各配線層の残銅率は上述した例と同じ、すなわち図13に示した配線層C1から順に、32%、28%、37%、46%、52%、54%である。各配線層Cの厚み(10μm)、各樹脂基材層Bの厚み(30μm)および基板の大きさ(50mm×50mm)共に、上述した例と同じである。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図5に基板100dの構成を示す。基板100dは、上部から順にC1〜C6までの6層の配線層を有し、各配線層の間に、上部から順にB1、B2(ともに積層基材層105)、B3(コア基材層104)、B4、B5(ともに積層基材層105)の5層の樹脂基材層を有している。また各配線層の残銅率は、C1から順に、32%、28%、37%、46%、52%、54%である。これらの配置および構成は、前述した基板100bと同じである。
図7に基板100eの構成を示す。基板100eは、上部から順にC1〜C6までの6層の配線層を有し、各配線層の間に、上部から順にB1、B2(ともに積層基材層105)、B3(コア基材層104)、B4、B5(ともに積層基材層105)の5層の樹脂基材層を有している。各配線層Cの残銅率は配線層C1から順に、32%、28%、37%、46%、52%、54%である。これらの配置および構成は、前述した基板100bと同じである。
「多層ばり理論によるプリント基板の応力・変形の評価」 尾田 十八、阿部 新吾 日本機械学会論文集(A編) 59巻563号 p.203−208
なお、本実施の形態では、5層の樹脂基材層を持つ基板について説明したが、本発明はこれに限定されるものではない。また本実施の形態では、基板の中央にコア基材層104がある場合、すなわち配線層が偶数ある場合について説明したが、本発明はこれに限定されない。本発明は、基板の中央にコア基材層104がなく、基板が積層基材層105だけで構成されている場合、すなわち配線層が奇数ある場合についても、上述した実施の形態と同様の効果を発揮できる。
(1)基板の上側の積層基材層105のうち少なくとも1層において、緯糸方向の繊維束の線膨張係数が、他のそれよりも小さい繊維束を用いる。
(2)基板の下側の積層基材層105のうち少なくとも1層において、緯糸方向の繊維束の線膨張係数が、他のそれよりも大きい繊維束を用いる。
C1〜C6 配線層
100b〜100g 多層配線基板
101 銅配線
102 ガラス繊維の繊維束
103 樹脂
104 コア基材層
105 積層基材層
106 アラミド繊維の繊維束
108 ダミーパターン
Claims (9)
- 導電材料からなる配線と絶縁性の樹脂で構成されたn(nは4以上の整数)層の配線層と、織布状の繊維束に絶縁性の樹脂が含浸された(n−1)層の樹脂基材層とが、交互に重なり合う状態で積層された多層配線基板であって、
前記(n−1)層の樹脂基材層のうち少なくとも1層の繊維束の経糸もしくは緯糸の一部が、他の繊維束と材質が異なることを特徴とする多層配線基板。 - nは偶数であり、
かつn/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目から(n/2)番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値よりも小さく、
1番目から(n/2−1)番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数より1×10-6以上小さいことを特徴とする請求項1に記載の多層配線基板。 - 前記1番目の樹脂基材層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数より1×10-6以上小さいことを特徴とする請求項2に記載の多層配線基板。
- nは奇数であり、
かつ(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n-1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
1番目から(n−1)/2番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数より1×10-6以上小さいことを特徴とする請求項1に記載の多層配線基板。 - nは偶数であり、
かつn/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目から(n/2)番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値よりも小さく、
n/2番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数より1×10-6以上大きいことを特徴とする請求項1に記載の多層配線基板。 - 前記(n−1)番目の樹脂基材層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数より1×10-6以上大きいことを特徴とする請求項4に記載の多層配線基板。
- nは奇数であり、
かつ(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n−1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
(n+1)/2番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数より1×10-6以上大きいことを特徴とする請求項1に記載の多層配線基板。 - 前記少なくとも1層の前記繊維と前記他の層の繊維の前記線膨張係数の差が、6×10-6以上大きい請求項2から7のうちいずれか1項に記載の多層配線基板。
- 前記少なくとも1層の前記繊維がアラミド繊維であり、前記他の層の繊維がガラス繊維である請求項1から8のうちいずれか1項に記載の多層配線基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120817A JP5497334B2 (ja) | 2009-05-19 | 2009-05-19 | 多層配線基板 |
CN201010188780.9A CN101902875B (zh) | 2009-05-19 | 2010-05-18 | 多层布线基板 |
US12/783,015 US8344260B2 (en) | 2009-05-19 | 2010-05-19 | Multilayer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120817A JP5497334B2 (ja) | 2009-05-19 | 2009-05-19 | 多層配線基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010272570A true JP2010272570A (ja) | 2010-12-02 |
JP2010272570A5 JP2010272570A5 (ja) | 2012-04-19 |
JP5497334B2 JP5497334B2 (ja) | 2014-05-21 |
Family
ID=43123819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009120817A Expired - Fee Related JP5497334B2 (ja) | 2009-05-19 | 2009-05-19 | 多層配線基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8344260B2 (ja) |
JP (1) | JP5497334B2 (ja) |
CN (1) | CN101902875B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190018590A (ko) * | 2017-08-14 | 2019-02-25 | 삼성전자주식회사 | 회로 기판 및 이를 이용한 반도체 패키지 |
KR20190050636A (ko) * | 2017-11-03 | 2019-05-13 | 주식회사 네패스 | 반도체 패키지용 인터포저 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8022310B2 (en) * | 2007-08-23 | 2011-09-20 | Panasonic Corporation | Multilayer wiring board |
JP5302635B2 (ja) * | 2008-11-13 | 2013-10-02 | パナソニック株式会社 | 多層配線基板 |
US20120090883A1 (en) * | 2010-10-13 | 2012-04-19 | Qualcomm Incorporated | Method and Apparatus for Improving Substrate Warpage |
US8502391B2 (en) * | 2011-12-08 | 2013-08-06 | Stats Chippac, Ltd. | Semiconductor device and method of making single layer substrate with asymmetrical fibers and reduced warpage |
CN104066265A (zh) * | 2013-03-22 | 2014-09-24 | 叶云照 | 多层印刷电路板结构 |
JP2015023251A (ja) * | 2013-07-23 | 2015-02-02 | ソニー株式会社 | 多層配線基板およびその製造方法、並びに半導体製品 |
JP5934171B2 (ja) | 2013-11-29 | 2016-06-15 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | インターボーザの厚さ決定方法、コンピュータプログラム、インターボーザおよびチップ実装構造体 |
JP6751910B2 (ja) * | 2016-10-05 | 2020-09-09 | パナソニックIpマネジメント株式会社 | 多層プリント配線板、多層プリント配線板の製造方法 |
CN108304963B (zh) * | 2018-04-11 | 2022-03-11 | 惠州美锐电子科技有限公司 | 一种多层线路板的涨缩预测方法 |
EP3964824B1 (en) * | 2020-09-02 | 2024-02-14 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Expansion coefficient determination with deformation measurement and simulation |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08327987A (ja) * | 1995-03-24 | 1996-12-13 | Shin Kobe Electric Mach Co Ltd | 液晶ディスプレイ装置 |
JPH10121346A (ja) * | 1996-10-15 | 1998-05-12 | Sakai Composite Kk | 土木建築構造物強化用織物及び土木建築構造物の施工方法 |
JP2009054621A (ja) * | 2007-08-23 | 2009-03-12 | Panasonic Corp | 多層配線基板 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4513055A (en) * | 1981-11-30 | 1985-04-23 | Trw Inc. | Controlled thermal expansion composite and printed circuit board embodying same |
US4372347A (en) * | 1981-12-28 | 1983-02-08 | Uop Inc. | Hybrid woven glass cloths |
US4414264A (en) * | 1981-12-28 | 1983-11-08 | Uop Inc. | Chip carrier substrates of hybrid woven glass cloths |
JPS62165393A (ja) * | 1986-01-16 | 1987-07-21 | 三洋電機株式会社 | 混成集積回路基板 |
US5350621A (en) * | 1992-11-30 | 1994-09-27 | Allied-Signal Inc. | System of electronic laminates with improved registration properties |
JP3116341B2 (ja) * | 1995-04-26 | 2000-12-11 | 新神戸電機株式会社 | 積層板および積層板基材用ガラス織布、ならびに積層板の使用法 |
JP2000151035A (ja) | 1998-11-18 | 2000-05-30 | Toshiba Corp | 配線基板とその製造方法 |
JP2001111218A (ja) * | 1999-10-13 | 2001-04-20 | Hitachi Ltd | 多層プリント回路基板および電子装置 |
JP4113389B2 (ja) | 2002-07-30 | 2008-07-09 | 富士フイルム株式会社 | 電子カメラ |
JP4199198B2 (ja) | 2003-01-16 | 2008-12-17 | 富士通株式会社 | 多層配線基板およびその製造方法 |
JP2005217029A (ja) | 2004-01-28 | 2005-08-11 | Kyocera Corp | 配線基板 |
JP2007149870A (ja) | 2005-11-25 | 2007-06-14 | Denso Corp | 回路基板及び回路基板の製造方法。 |
JP4907216B2 (ja) | 2006-04-19 | 2012-03-28 | 三菱電機株式会社 | プリント配線板及びプリント配線板の製造方法 |
JP4869007B2 (ja) | 2006-09-28 | 2012-02-01 | 京セラ株式会社 | プリント配線板 |
US8022310B2 (en) | 2007-08-23 | 2011-09-20 | Panasonic Corporation | Multilayer wiring board |
JP5302635B2 (ja) * | 2008-11-13 | 2013-10-02 | パナソニック株式会社 | 多層配線基板 |
-
2009
- 2009-05-19 JP JP2009120817A patent/JP5497334B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-18 CN CN201010188780.9A patent/CN101902875B/zh not_active Expired - Fee Related
- 2010-05-19 US US12/783,015 patent/US8344260B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08327987A (ja) * | 1995-03-24 | 1996-12-13 | Shin Kobe Electric Mach Co Ltd | 液晶ディスプレイ装置 |
JPH10121346A (ja) * | 1996-10-15 | 1998-05-12 | Sakai Composite Kk | 土木建築構造物強化用織物及び土木建築構造物の施工方法 |
JP2009054621A (ja) * | 2007-08-23 | 2009-03-12 | Panasonic Corp | 多層配線基板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190018590A (ko) * | 2017-08-14 | 2019-02-25 | 삼성전자주식회사 | 회로 기판 및 이를 이용한 반도체 패키지 |
KR102419891B1 (ko) * | 2017-08-14 | 2022-07-13 | 삼성전자주식회사 | 회로 기판 및 이를 이용한 반도체 패키지 |
KR20190050636A (ko) * | 2017-11-03 | 2019-05-13 | 주식회사 네패스 | 반도체 패키지용 인터포저 |
KR102206937B1 (ko) * | 2017-11-03 | 2021-01-25 | 주식회사 네패스 | 반도체 패키지용 인터포저 |
Also Published As
Publication number | Publication date |
---|---|
US8344260B2 (en) | 2013-01-01 |
JP5497334B2 (ja) | 2014-05-21 |
CN101902875B (zh) | 2015-12-09 |
CN101902875A (zh) | 2010-12-01 |
US20100294554A1 (en) | 2010-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5497334B2 (ja) | 多層配線基板 | |
JP5302635B2 (ja) | 多層配線基板 | |
US8022310B2 (en) | Multilayer wiring board | |
JP4764731B2 (ja) | 多層構造のプリント配線基板 | |
JP4869007B2 (ja) | プリント配線板 | |
JP5225734B2 (ja) | 多層配線基板 | |
US8802997B2 (en) | Multi layer circuit board and manufacturing method of the same | |
JP7037521B2 (ja) | 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法 | |
JP2009054621A (ja) | 多層配線基板 | |
JP5194951B2 (ja) | 回路基板の製造方法 | |
JP2009088173A (ja) | 配線基板 | |
US20150062850A1 (en) | Printed circuit board | |
JP5506984B2 (ja) | 多層配線基板 | |
Kim et al. | Warpage and Solder Joint Strength of Stacked PCB using an Interposer | |
KR20140000983A (ko) | 인쇄회로기판 | |
JP2007157865A (ja) | 半導体装置及びその製造方法 | |
JP2002361500A (ja) | 熱プレス装置 | |
JP2013120934A (ja) | 印刷回路基板の製造方法 | |
JP2017159615A (ja) | 金属張積層体 | |
JP2003188493A (ja) | 回路基板の製造方法 | |
JP7101454B2 (ja) | 光電気混載基板 | |
JP2024013103A (ja) | コア基板、その製造方法、多層配線基板 | |
KR20120129096A (ko) | 물성 제어를 통한 기판의 휨 제어방법 및 이를 적용한 기판 | |
JP2010177555A (ja) | 多層配線基板及びその製造方法並びにプローブカード | |
JP2007313803A (ja) | 多層積層板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140306 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5497334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |