JP2010272570A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2010272570A
JP2010272570A JP2009120817A JP2009120817A JP2010272570A JP 2010272570 A JP2010272570 A JP 2010272570A JP 2009120817 A JP2009120817 A JP 2009120817A JP 2009120817 A JP2009120817 A JP 2009120817A JP 2010272570 A JP2010272570 A JP 2010272570A
Authority
JP
Japan
Prior art keywords
layer
substrate
resin base
base material
linear expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009120817A
Other languages
English (en)
Other versions
JP5497334B2 (ja
JP2010272570A5 (ja
Inventor
Toru Okazaki
亨 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009120817A priority Critical patent/JP5497334B2/ja
Priority to CN201010188780.9A priority patent/CN101902875B/zh
Priority to US12/783,015 priority patent/US8344260B2/en
Publication of JP2010272570A publication Critical patent/JP2010272570A/ja
Publication of JP2010272570A5 publication Critical patent/JP2010272570A5/ja
Application granted granted Critical
Publication of JP5497334B2 publication Critical patent/JP5497334B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T442/00Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
    • Y10T442/30Woven fabric [i.e., woven strand or strip material]
    • Y10T442/3179Woven fabric is characterized by a particular or differential weave other than fabric in which the strand denier or warp/weft pick count is specified
    • Y10T442/322Warp differs from weft
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T442/00Fabric [woven, knitted, or nonwoven textile or cloth, etc.]
    • Y10T442/30Woven fabric [i.e., woven strand or strip material]
    • Y10T442/3179Woven fabric is characterized by a particular or differential weave other than fabric in which the strand denier or warp/weft pick count is specified
    • Y10T442/322Warp differs from weft
    • Y10T442/3228Materials differ

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】ダミーパターンを形成するスペースが充分にない場合でも、リフローはんだ付け時の反りが低減できる多層配線基板を提供する。
【解決手段】配線層Cにおける残銅率の各配線層間での違いと配線の不均等性によって生じる各配線層間の異方性を持つ熱膨張量の差を、少なくとも1層の樹脂基材層Bの繊維束における経糸もしくは緯糸の材質を他の繊維束のそれと異なることによって生じる樹脂基材層の異方性を持つ熱膨張量の差により打ち消すことにより、リフローはんだ付けにおける基板の鞍反りを低減する。
【選択図】図1

Description

本発明は、2層以上の配線層を備えた全層ビルドアップ構造の多層配線基板に関する。
全層ビルドアップ構造の多層配線基板は、複雑な電子回路を高密度に構成し、その上に種々の電子部品を高密度に実装することを目的として開発された電子機器用部材である。この全層ビルドアップ構造の多層配線基板は、銅配線と樹脂で構成される複数の配線層と、樹脂と繊維束で構成される複数の樹脂基材層とを交互に重ね合わせた構造を有し、様々なデジタル機器やモバイル機器に用いられている。
最初に、一般的な全層ビルドアップ構造の多層配線基板について説明する。図9に全層ビルドアップ構造の多層配線基板(場合により「基板」と略す)の基本的な構成を示す。基板100aは、n層(nは3以上の整数)の配線層(C1〜Cn)と(n−1)層の樹脂基材層[B1〜B(n−1)]とが、交互に重なり合う状態で積層されている。以降、配線層および樹脂基材層を総称する場合には、それぞれ配線層Cおよび樹脂基材層Bと表示する。
配線層Cは銅配線101と絶縁性の樹脂103で構成されている。樹脂基材層Bは、織布状の繊維束102に絶縁性の樹脂103が含浸されて構成されている。なお、図では、樹脂基材層Bとして、繊維束102に樹脂103が含浸された状態を模式的に表している。以後の図面においても同様に表示する。
繊維束102としては、一般にガラス繊維やアラミド繊維が用いられる。また、絶縁性の樹脂103としては、エポキシ樹脂、フェノール樹脂、ポリイミド、BT樹脂等の熱硬化性の樹脂が用いられる。
通常、配線層Cおよび樹脂基材層Bは、絶縁性の樹脂が含浸された繊維束と配線パターンが形成された銅箔とを重ねた状態で加圧・加熱して樹脂を硬化させることにより形成される。配線層Cを構成する樹脂103は、加圧・加熱の際に、繊維束に含浸された樹脂の一部が配線パターンの間に入り込むことにより形成される。
なお、図には示されていないが、各配線層Cの間は、樹脂基材層Bに形成されたビアホールもしくはスルーホールによって電気的に接続されている。また上記した全層ビルドアップ構造の多層配線基板の構成については、非特許文献1に詳しく定義されている(第2頁の構造例3、4参照)。
樹脂基材層Bは、基板製造時の積層プレス工程において多層構造の中央層となるコア基材層104と、コア基材層104の上下に積層される積層基材層105とに分けられる。コア基材層104および積層基材層105を構成する樹脂基材については、同一の場合と異なる場合がある。これに対し、積層基材層105の各層の樹脂基材については、繊維束の含有率が一定である単一の材料が用いられる。
基板100aは、リフローはんだ付け工程において、表裏の実装面に電子部品が仮止めされた状態でリフローベルトあるいはリフローパレット上に配置され、常温から220℃以上に昇温してはんだ付けされた後、再び常温に降温される。このとき基板100aには、残銅率(配線層Cの全体の面積に占める銅配線の面積の比率)が各配線層間において異なることによって配線層間の熱膨張量に差が生じ、そのことに起因して反りが生じる。基板の反りが生じるメカニズムを、図10を参照しながら具体的に説明する。
図10に示す基板100fは、上部から順にC1〜C6までの6層の配線層を有し、各配線層の間に、上部から順にB1、B2(ともに積層基材層105)、B3(コア基材層104)、B4、B5(ともに積層基材層105)の5層の樹脂基材層を有する。各配線層の残銅率は配線層C1から順に、32%、28%、37%、46%、52%、54%である。この場合、コア基材層104(樹脂基材層B3)を境にした上側の各配線層(C1〜C3)と下側の各配線層(C4〜C6)の残銅率の平均値を出すと、残銅率の平均値はコア基材層104の下側の方が大きい。
配線層Cを構成する銅配線101と樹脂103とを比較すると、樹脂103の方が銅配線101より線膨張係数が大きい。このため、残銅率が大きい配線層は温度負荷による熱膨張量が小さくなる。よって、図10に示す基板100fにおいては、コア基材層104を境にした上側の熱膨張量は、残銅率が少ない(樹脂が多い)ので大きく、下側の熱膨張量は残銅率が高い(樹脂が少ない)ので小さい。したがって、温度を負荷した場合、基板は上側に凸に反る。
また、図10に示す基板100fの左右方向を緯糸方向、紙面に垂直な方向を経糸方向と定義する場合、電子回路の配線は、多層配線基板上に不均等に配置されているため、一般に、基板の反りは、図12に示すように、緯糸方向と経糸方向の反り量が異なる、いわゆる鞍反りとなる。
リフローはんだ付け工程時に基板の反りが生じたままの状態で電子部品を実装すると、電子部品と基板との間の接続信頼性を著しく低下させることとなる。このことは、多層配線基板を組み込んだ電子回路の品質を悪化させる大きな要因となっている。
リフローはんだ付け工程時の基板の反りを防止するために、従来、特許文献1に示す対策が採られていた。すなわち、前述の図9に示すように、各配線層Cにおいて残銅率の違いに由来する熱膨張量の差ができるだけ生じないようにするため、配線層Cに、電子回路を構成する本来の銅配線101とは別にダミーパターン108を形成し、各配線層Cの残銅率ができる限り一律になるようにしていた。
特開2000−151015号公報
「JPCA規格 ビルドアップ配線版(用語)(試験方法)」長嶋 紀孝 編 (社)日本電子回路工業会
しかし、電子回路の高密度実装が要求される小型電子機器用の基板では、配線層にダミーパターンを設ける十分なスペースを確保することができず、基板の反りを低減することが困難であった。また、上記した鞍反りを抑えるために、ある一方向のみの反り量を低減する有効な手段が無かった。
本発明は、上記従来の問題点を解決するもので、配線層にダミーパターンを設けるスペースがない場合でも、鞍反りが低減できる多層配線基板を提供することを目的とする。
上記目的を達成するために、本発明に係る多層配線基板は、
導電材料からなる配線と絶縁性の樹脂で構成されたn(nは4以上の整数)層の配線層と、織布状の繊維束に絶縁性の樹脂が含浸された(n−1)層の樹脂基材層とが、交互に重なり合う状態で積層された多層配線基板であって、
前記(n−1)層の樹脂基材層のうち少なくとも1層の繊維束の経糸もしくは緯糸の一部が、他の繊維束と材質が異なるものである。
ここで、nが偶数の場合、
n/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目から(n/2)番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値より小さく、
1番目から(n/2−1)番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数よりも小さいことが好ましい。
また、前記1番目の樹脂基材層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数よりも小さいことが好ましい。
一方、nが奇数の場合、
(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n-1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
1番目から(n−1)/2番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数よりも小さいことが好ましい。
更に、nが偶数の場合、
n/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目から(n/2)番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値より小さく、
n/2番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数よりも大きいことが好ましい。
また、前記(n−1)番目の樹脂基材層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数よりも大きいことが好ましい。
一方、nが奇数の場合、
(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n−1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
(n+1)/2番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数よりも大きいことが好ましい。
本発明に係る多層配線基板は、少なくとも1層の樹脂基材層における繊維束の経糸もしくは緯糸の一部の線膨張係数を、他の繊維束の線膨張係数と異ならせている。結果、経糸方向もしくは緯糸方向の一方向のみ、各樹脂基材層の熱膨張量に差が生じる。従って、各配線層の残銅率が異なることによって生じる配線層間の熱膨張率の差に由来する歪を、各樹脂基板層に意図的に与えた経糸と緯糸との熱膨張率の差を利用して打ち消すことにより
、リフローはんだ付けにおける基板の鞍反りを低減することができる。
本発明の実施の形態に係る多層配線基板の構成を示す断面図 図1の多層配線基板の反りシミュレーションの結果を示した図 本発明の実施の形態に係る多層配線基板の他の構成を示す断面図 図3の多層配線基板の反りシミュレーションの結果を示した図 本発明の実施の形態に係る多層配線基板の更に他の構成を示す断面図 図5の多層配線基板の反りシミュレーションの結果を示した図 本発明の実施の形態に係る多層配線基板の更に他の構成を示す断面図 図7の多層配線基板の反りシミュレーションの結果を示した図 全層ビルドアップ構造の多層配線基板の基本構成を示す断面図 従来の多層配線基板(繊維束:ガラス繊維)の構成を示す断面図 図10の多層配線基板の反りシミュレーションの結果を示した図 鞍反りの説明図 従来の多層配線基板(繊維束:アラミド繊維)の構成を示す断面図 図13の多層配線基板の反りシミュレーションの結果を示した図 複合歪を示した図
以下、6層の配線層と5層の樹脂基材層を有する基板を例に挙げて、本発明に係る多層配線基板の構成を説明する。図1に、本発明の実施の形態に係る多層配線基板100bの構成を示す。基板100bは、上部から順にC1〜C6までの6層の配線層を有し、各配線層の間に、上部から順にB1、B2(ともに積層基材層105)、B3(コア基材層104)、B4、B5(ともに積層基材層105)の5層の樹脂基材層を有する。各配線層の残銅率はC1から順に、32%、28%、37%、46%、52%、54%である。残銅率は、基板CAD(Computer Aided Design)のデータに含まれる各配線層Cの残銅率から抽出した。
また、図2に示す基板反りシミュレーションの結果より、基板100bは緯糸方向の反りが大きく、経糸方向の反りが小さい鞍反りになることがわかった。なお、図中、図9および図10に示す基板と同一の構成要素には同一の符号を付し、詳細な説明を省略する。以降の説明においても同様とする。
本実施の形態の具体的な説明に先立ち、基板の鞍反りを低減する原理について説明する。本発明に係る基板では、少なくとも1層の樹脂基材層における繊維束の経糸もしくは緯糸の線膨張係数を、他の繊維束の線膨張係数と異ならせている。樹脂基材層は繊維束の線膨張係数によって熱膨張量が異なり、繊維束の線膨張係数が小さいほど熱膨張量が小さくなる。従って、各配線層の残銅率が異なることによって生じる配線層間の熱膨張量の差を、一方向のみ線膨張係数が異なることによって生じる樹脂基材層間の異方性をもつ熱膨張量の差により打ち消すことができる。
上述の通り、基板100bの各配線層の残銅率はC1から順に、32%、28%、37%、46%、52%、54%である。コア基材層104を境にした上側の各配線層(C1〜C3)と下側の各配線層(C4〜C6)の残銅率の平均値を出すと、それぞれ32%および51%となり、残銅率の平均値はコア基材層104の下側の方が大きい。
前述したように、配線層Cは、残銅率が大きいほど熱膨張量が小さくなる。これに対し樹脂基材層Bは、用いられる繊維束の線膨張係数が小さいほど熱膨張量が小さくなる。また、基板上の配線の不均等性により緯糸方向の反りが大きい鞍反りになる場合、以下のい
ずれかの方法により、基板100bの反りを低減できる。
(1)コア基材層104の上側の積層基材層105(樹脂基材層B1およびB2)のうち少なくとも1層において、緯糸方向の繊維束の線膨張係数が、他のそれよりも小さい繊維束を用いる。
(2)コア基材層104の下側の積層基材層105(樹脂基材層B4およびB5)のうち少なくとも1層において、緯糸方向の繊維束の線膨張係数が、他のそれよりも大きい繊維束を用いる。
上記のいずれの方法においても、基板の各配線層Cに働く上に凸に反らせる力に対して、各樹脂基材層Bに下に凸に反らせる力を持たせることができ、かつ、緯糸方向の反りが大きい鞍反りに対して、有効な低減策となる。
なお、上述した方法では、経糸、緯糸とも同じ繊維束で製造された樹脂基材層と、経糸と緯糸が異なる材料の繊維束で構成された樹脂基材層の2種類を組み合わせることにより基板100bの反りの低減を図っている。
経糸と緯糸の材質が異なる樹脂基材層の製造は、例えば繊維束を製造する場合に、経糸にガラス繊維、緯糸にアラミド繊維を適用する等の方法により行う。なお、アラミド繊維の線膨張係数はガラス繊維のそれに比べて小さい。
以下、本実施の形態に係る基板100bの構成について具体的に説明する。本実施の形態では、5層の樹脂基材層のうちB1、B3、B4、B5には経糸、緯糸ともガラス繊維を基材とする繊維束を配した樹脂基材層を用い、B2(図1で※印を付与)にのみ経糸にガラス繊維、緯糸にアラミド繊維を基材とする繊維束を配した樹脂基材層を用いた。
最初に、基板100bの製造方法について説明する。最初に、ともに断面の長半径25μm、短半径10μmであるガラス繊維とアラミド繊維をそれぞれ束状にした繊維束を用意し、まずは、経糸、緯糸ともガラス繊維の繊維束を布状に編んだ。次いで、経糸にガラス繊維の繊維束、緯糸にアラミド繊維の繊維束を配したものを布状に編んだ。
次に、このようにして製造した2種類の繊維束を布状に編んだものに樹脂を含浸させて、経糸と緯糸が同じ材質の樹脂基材層と、経糸と緯糸の繊維束の材質が異なる樹脂基材層の2種類の樹脂基材層を生成した。
次に、このようにして生成した樹脂基材層の所定の位置にレーザ加工等によって孔を開け、その孔にインナービアを形成するため、金属粉と熱硬化性樹脂を混合した導電性樹脂組成物を充填した。次に、一方の面に配線パターンが形成された2枚の離型フィルムで樹脂基材層の両面を覆った後、加圧した状態で加熱し、樹脂を硬化させると共に配線パターンを樹脂基材層に固着した。その後、樹脂基材層から離型フィルムを剥離した。なお、配線パターンの形成については、樹脂基材層の両面を銅箔で覆った後、エッチングによって配線パターンを形成する方法を採用してもよい。
このようにして得られた1層目の樹脂基材層および配線層の上に繊維束および一方の面に配線パターンが形成された離型フィルムを載せ、上述と同様の方法でインナービアを形成した後、加圧・加熱した。図1に示す順序で1層のみ繊維束の緯糸の材質が異なる樹脂基材層を挟み、配線層と樹脂基材層を積み重ねながら、上述の処理を繰り返して行った。そして、最終的に5層の樹脂基材層Bおよび6層の配線層Cを有する基板100bを製造した。
製造された基板100bの配線層Cの厚みは約10μm、樹脂基材層Bの厚みは約30
μmであった。このようにして製造された基板100bを50mm×50mmの大きさに切り出し、リフロー時の最高温度260℃を負荷したところ、反りは1.16mmであった。
比較例として、図10に示す構成の基板100fを、基板100bと経糸および緯糸に同一の繊維束および樹脂を用いて製造し、50mm×50mmの大きさに切り出した。基板100bと基板100fで異なるのは、樹脂基材層B2の緯糸方向の繊維束の材質が基板100bはアラミド繊維であるのに対し、基板100fは他の樹脂基材層の繊維束と同じガラス繊維である点である。基板100fについてリフロー時の最高温度260℃を負荷したところ、反りは1.63mmであった。
次に、4層の積層基材層105のうち1層の積層基材層(樹脂基材層B1、B2、B4およびB5のいずれか)の繊維束の緯糸の材質をそれぞれ変えた場合の基板の反りについて説明する。以下の説明では基板を解析モデル化し、その解析モデルを用いて反りの状態をシミュレーションした結果を示す。なお、解析モデルを作成する際には、基板100bおよび100fを用いて実測した反りの値とシミュレーション結果が同じ値になるように計算式のパラメータを定めた。そのため、このシミュレーションは非常に高い精度で実際の基板の挙動を表わすことができる。
<反りシミュレーションNo.1>
最初に、図1に示した本実施の形態の基板100bの構成、すなわち5層の樹脂基材層のうちB1、B3、B4、B5には経糸、緯糸ともガラス繊維を基材とする繊維束を配した樹脂基材層を用い、B2のみ経糸にガラス繊維、緯糸にアラミド繊維を基材とする繊維束を配した樹脂基材層を用いた場合についてシミュレーションを行った。各配線層の残銅率はC1から順に、32%、28%、37%、46%、52%、54%である。各配線層Cの厚みは10μm、各樹脂基材層Bの厚みは30μmである。また基板の大きさは50mm×50mmである。
なお、本反りシミュレーションにおいては、基板の各部材の物性値について、銅配線101の縦弾性係数を50000(MPa)、線膨張係数を17×10-6(1/℃)、樹脂103の縦弾性係数を8000(MPa)、線膨張係数を60×10-6(1/℃)、ガラス繊維の繊維束102は縦弾性係数を70000(MPa)、線膨張係数を5×10-6(1/℃)、アラミド繊維の繊維束106は縦弾性係数を65000(MPa)、線膨張係数を−1.5×10-6(1/℃)とし、樹脂基材層における繊維束の体積含有率は、ガラス繊維を有する層、アラミド繊維を有する層とも62%としている。
図2は、基板100bのシミュレーション結果における反り形状を図化したものである。図2は基板100bを斜め上から見た状態を示し、図中に表された複数のリングは等高線を示している。四角形状の基板の4つの頂点で形成される平面から中央のリングの中心部Tまでの距離が基板100bの反り量を示す。シミュレーション結果の反り量(図中の括弧内の数字)は実測値1.16mmと同じ値である。
<反りシミュレーションNo.2>
次に、図10に示す従来の基板100fについて反りシミュレーションの結果を説明する。従来の基板100fでは、5層の樹脂基材層(B1〜B5)に経糸、緯糸ともガラス繊維を基材とする繊維束を配した樹脂基材層を用いている。各配線層の残銅率は上述した例と同じ、すなわち図10に示した配線層C1から順に、32%、28%、37%、46%、52%、54%である。各配線層Cの厚み(10μm)、各樹脂基材層Bの厚み(30μm)および基板の大きさ(50mm×50mm)共に、上述した例と同じである。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図11に、従来の基板100fのシミュレーション結果における反り形状を示す。シミュレーションの反り量は実測値1.63mmと同じ値である。前述した図2の結果と図11の結果を比較すると、図2(基板100b)では1.16mmの反り量を呈しているのに対し、図11(基板100f)では1.63mmの反り量を呈しており、本発明によって反りが約29%低減されていることがわかる。これは、基板100bでは、樹脂基板層(B2)の緯糸に用いたアラミド繊維は、他の繊維束であるガラス繊維よりも熱膨張量が小さいからである。
図10に示す、樹脂基材層Bの繊維束が経糸、緯糸とも同じである基板100fでは、温度負荷時の反りは、各配線層Cにおける残銅率が各配線層間において異なることに起因する熱膨張量の差によって生じる。基板100fの場合は、残銅率が配線層C1から順に、32%、28%、37%、46%、52%、54%と下側になるほど高くなるため、6層の配線層Cには、基板100fを上に凸に反らせる力が働く。
これに対して、図2に示す基板100bでは、樹脂基材層B2において、緯糸(アラミド繊維)が経糸(ガラス繊維)より線膨張係数が小さく、この緯糸方向のみ他の樹脂基材層の熱膨張量より膨張量が小さくなるため、樹脂基材層B2の緯糸方向のみ、基板を下に凸に反らせる力が働く。したがって、各配線層Cに働く上に凸に反らせる力に対して、各樹脂基材層Bに働く下に凸に反らせる力が打ち消す働きを持ち、反りが低減される。
<反りシミュレーションNo.3>
図3は基板100cの構成を示す。基板100cは、上部から順にC1〜C6までの6層の配線層を有し、各配線層Cの間に、上部から順にB1、B2(ともに積層基材層105)、B3(コア基材層104)、B4、B5(ともに積層基材層105)の5層の樹脂基材層を有している。また各配線層Cの残銅率は配線層C1から順に、32%、28%、37%、46%、52%、54%である。これらの配置および構成は、前述した基板100bと同じである。
図3の基板100cは、樹脂基材層B2、B3、B4、B5に経糸、緯糸ともガラス繊維を基材とする繊維束を配した樹脂基材層を用い、上側に位置する最外層の樹脂基材層B1(図3に※印を付与)のみ経糸にガラス繊維、緯糸にアラミド繊維を基材とする繊維束を配した樹脂基材層を用いている。
上記以外の構成、すなわち各配線層Cの厚み、各樹脂基材層Bの厚みおよび基板の大きさは、基板100bと同じである。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図4に、リフロー時の最高温度260℃を負荷した場合の反りシミュレーションの結果を示す。図4の結果を図11の結果と比較すると、図4(基板100c)では0.62mmの反り量を呈しているのに対し、図11(基板100f)では1.63mmの反り量を呈しており、本発明によって反りが約62%低減されていることがわかる。
図3に示す基板100cでは、樹脂基材層B1において、緯糸(アラミド繊維)が緯糸(ガラス繊維)より線膨張係数が小さく、この緯糸方向のみ他の樹脂基材層の熱膨張量より膨張が小さくなるため、5層の樹脂基材層Bには基板100cを下に凸に反らせる力が働く。したがって、各配線層Cに働く上に凸に反らせる力に対して、各樹脂基材層Bに働く下に凸に反らせる力が打ち消す働きを持ち、反りが低減される。
基板100cおよび100bは、共にコア基材層104の上側の樹脂基材層(B1、B2)に、線膨張係数が他の繊維束より大きい繊維束を緯糸として用いているが、基板100cは基板100bに比較して、基板の反りを低減する効果が大きい。これは、線膨張係数が大きい緯糸を用いた樹脂基材層の配置に起因するものであり、最外層に経糸と緯糸の線膨張係数が異なる繊維束を適用した樹脂基材層を配置した場合に、最も大きな効果が得られる。
一方、図13に示す基板100gは、図10に示す基板100fに対し、繊維束の材質を全てガラス繊維からアラミド繊維に置き換えて製造したものである。基板100gの基板100fに対する相違点は、上述した繊維束の材質のみであり、その他の構成については、基板100fと同様のものである。基板100gについてリフロー時の最高温度260℃を負荷したところ、反りは1.54mmであった。
<反りシミュレーションNo.4>
次に、図13に示す従来の基板100gについて反りシミュレーションの結果を説明する。従来の基板100fと繊維束の材質のみ異なる基板100gでは、5層の樹脂基材層(B1〜B5)に経糸、緯糸ともアラミド繊維を基材とする繊維束を配した樹脂基材層を用いている。各配線層の残銅率は上述した例と同じ、すなわち図13に示した配線層C1から順に、32%、28%、37%、46%、52%、54%である。各配線層Cの厚み(10μm)、各樹脂基材層Bの厚み(30μm)および基板の大きさ(50mm×50mm)共に、上述した例と同じである。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図14に、基板100gのシミュレーション結果における反り形状を示す。シミュレーションの反り量は実測値1.54mmと同じ値である。
<反りシミュレーションNo.5>
図5に基板100dの構成を示す。基板100dは、上部から順にC1〜C6までの6層の配線層を有し、各配線層の間に、上部から順にB1、B2(ともに積層基材層105)、B3(コア基材層104)、B4、B5(ともに積層基材層105)の5層の樹脂基材層を有している。また各配線層の残銅率は、C1から順に、32%、28%、37%、46%、52%、54%である。これらの配置および構成は、前述した基板100bと同じである。
図5の基板100dは、樹脂基材層B1、B2、B3、B5に経糸、緯糸ともアラミド繊維を基材とする繊維束を配した樹脂基材層を用い、コア基材層104を境にして下側に位置する樹脂基材層B4(図5に※印を付与)のみに経糸にアラミド繊維、緯糸にガラス繊維を基材とする繊維束を配した樹脂基材層を用いている。
上記以外の構成、すなわち各配線層Cの厚み、各樹脂基材層Bの厚みおよび基板の大きさは、基板100bと同じである。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図6に、リフロー時の最高温度260℃を負荷した場合の反りシミュレーションの結果を示す。図6の結果を図11の結果と比較すると、図6(基板100d)では1.05mmの反り量を呈しているのに対し、図14(基板100g)では1.54mmの反り量を呈しており、本発明により反りが約32%低減されていることがわかる。
図6に示す基板100dでは、樹脂基材層B4において、緯糸(ガラス繊維)が経糸(アラミド繊維)より線膨張係数が大きく、この緯糸方向のみ他の樹脂基材層の熱膨張量より膨張が大きくなるため、樹脂基材層B4の緯糸方向のみ、基板を下に凸に反らせる力が働く。したがって、各配線層Cに働く上に凸に反らせる力に対して、各樹脂基材層Bに働く下に凸に反らせる力が打ち消す働きを持ち、反りが低減される。
<反りシミュレーションNo.6>
図7に基板100eの構成を示す。基板100eは、上部から順にC1〜C6までの6層の配線層を有し、各配線層の間に、上部から順にB1、B2(ともに積層基材層105)、B3(コア基材層104)、B4、B5(ともに積層基材層105)の5層の樹脂基材層を有している。各配線層Cの残銅率は配線層C1から順に、32%、28%、37%、46%、52%、54%である。これらの配置および構成は、前述した基板100bと同じである。
図7の基板100eは、樹脂基材層B1、B2、B3、B4に経糸、緯糸ともアラミド繊維を基材とする繊維束を配した樹脂基材層を用い、下側に位置する最外層の樹脂基材層B5(図7に※印を付与)のみに経糸にアラミド繊維、緯糸にガラス繊維を基材とする繊維束を配した樹脂基材層を用いている。
上記以外の構成、すなわち各配線層Cの厚み、各樹脂基材層Bの厚みおよび基板の大きさは、基板100bと同じである。また、反りシミュレーションにおける基板の各部材の物性値についても、上述した例と同じである。
図8に、リフロー時の最高温度260℃を負荷した場合の反りシミュレーションの結果を示す。図8の結果を図11の結果と比較すると、図8(基板100e)では0.57mmの反り量を呈しているのに対し、図14(基板100g)では1.51mmの反り量を呈しており、本発明により約63%反りが低減されていることがわかる。
図7に示す基板100eでは、樹脂基材層B5において、緯糸(ガラス繊維)が経糸(アラミド繊維)より線膨張係数が大きく、この緯糸方向のみ他の樹脂基材層の熱膨張量より膨張が大きくなるため、樹脂基材層B5の緯糸方向のみ、基板を下に凸に反らせる力が働く。したがって、各配線層Cに働く上に凸に反らせる力に対して、各樹脂基材層Bに働く下に凸に反らせる力が打ち消す働きを持ち、反りが低減される。
基板100eは基板100dに比較し、基板の反りを低減する効果が大きい。これは、シミュレーションNo.3で説明したのと同様に樹脂基材層の配置に起因するものであり、最外層に経糸と緯糸の線膨張係数が異なる繊維束を適用した樹脂基材層を配置した場合に、最も大きな効果が得られる。
なお、上記例では、ガラス繊維とアラミド繊維を用いた。その線膨張係数の差は、6.5×10-6(1/℃)あった。しかし、繊維の特性ばらつきから、その差は、1.0×10-6(1/℃)以上あれば、効果ができる。より好ましくは、6.5×10-6(1/℃)以上あればよい。
前述したように基板の反りを低減させる方法として、樹脂基材層のうちの1層において、経糸もしくは緯糸に、線膨張係数が他の繊維束より小さい繊維束を用いる方法(シミュレーションNo.1、3)と、樹脂基材層のうちの1層において、経糸もしくは緯糸に、線膨張係数が他の繊維束より大きい繊維束を用いる方法(シミュレーションNo.5、6)がある。反りシミュレーションの結果から明らかなように、これらのいずれの方法においても、基板の各配線層Cに働く上に凸に反らせる力に対して、各樹脂基材層Bに下に凸に反らせる力を持たせ、基板の反りを低減できる。
以上、基板の反りを低減する種々の実施の形態を示したが、各配線層における配線の不均等性や残銅率の違い、あるいは、各樹脂基材層の繊維束の体積含有率の違いにより、上記の実施の形態による基板反り低減の効果は異なる。また、場合によっては、基板の各配線層に働く上に凸に反らせる力に対して、各樹脂基材層に下に凸に反らせる力が大きすぎ、逆反りが生じることもある。
こうした事態を避けるため、下記の文献に示されている多層ばり理論によって、樹脂基材層に2種類以上の繊維束を採用した場合に、基板の反りが増大しないか、あるいは逆反りにならないかということを予測しておくとよい。その際には、あらかじめ配線層各層の縦弾性係数と線膨張係数、樹脂基材層各層の縦弾性係数と線膨張係数を求めておく。
「多層ばり理論によるプリント基板の応力・変形の評価」 尾田 十八、阿部 新吾 日本機械学会論文集(A編) 59巻563号 p.203−208
なお、本実施の形態では、5層の樹脂基材層を持つ基板について説明したが、本発明はこれに限定されるものではない。また本実施の形態では、基板の中央にコア基材層104がある場合、すなわち配線層が偶数ある場合について説明したが、本発明はこれに限定されない。本発明は、基板の中央にコア基材層104がなく、基板が積層基材層105だけで構成されている場合、すなわち配線層が奇数ある場合についても、上述した実施の形態と同様の効果を発揮できる。
例えば、基板の中央にある配線層を除いて、基板の下側にある配線層の残銅率の平均値が、上側にある配線層の残銅率の平均値よりも大きい場合、以下のいずれかの方法により、基板の反りを低減できる。
(1)基板の上側の積層基材層105のうち少なくとも1層において、緯糸方向の繊維束の線膨張係数が、他のそれよりも小さい繊維束を用いる。
(2)基板の下側の積層基材層105のうち少なくとも1層において、緯糸方向の繊維束の線膨張係数が、他のそれよりも大きい繊維束を用いる。
また本実施の形態では、1層の樹脂基材層の経糸もしくは緯糸の線膨張係数を他の繊維束と異ならせる場合について説明したが、これに限定されない。本発明は、2層以上の樹脂基材層の経糸もしくは緯糸の線膨張係数を他の繊維束と異ならせる場合にも適用できる。
さらに、本発明は1層中の所定の部分で、経糸若しくは緯糸の膨張を変えてもよい。例えば、図15では、基板の前側は上側に凸にひずみ、基板の後ろ側は下側に凸となっている。この場合、基板の前側では、コア基材層より上の樹脂基材層で緯糸の線膨張係数を小さくし、基板の後ろ側では、コア基材層より下の樹脂基材層で緯糸の線膨張係数を小さくすることで、このような歪をも打ち消すことができる。
図15の場合は、基板の前側では、コア基材層より下の樹脂基材層で緯糸の線膨張係数を大きくし、基板の後ろ側では、コア基材層より上の樹脂基材層で緯糸の線膨張係数を大きくしても同様の効果を得ることができる。
繊維束の線膨張係数の値を変えるのは繊維の材質である。従って、本発明では、樹脂基材層中の少なくとも1つの樹脂基材層において、経糸若しくは緯糸の繊維束の少なくとも一部が他の繊維束と異なる材質であればよい。
本発明の多層配線基板は、携帯電子機器をはじめ、デジタルモバイル商品などの電子回路形成のために搭載される配線基板として、多くの用途に適用できる。
B1〜B5 樹脂基材層
C1〜C6 配線層
100b〜100g 多層配線基板
101 銅配線
102 ガラス繊維の繊維束
103 樹脂
104 コア基材層
105 積層基材層
106 アラミド繊維の繊維束
108 ダミーパターン

Claims (9)

  1. 導電材料からなる配線と絶縁性の樹脂で構成されたn(nは4以上の整数)層の配線層と、織布状の繊維束に絶縁性の樹脂が含浸された(n−1)層の樹脂基材層とが、交互に重なり合う状態で積層された多層配線基板であって、
    前記(n−1)層の樹脂基材層のうち少なくとも1層の繊維束の経糸もしくは緯糸の一部が、他の繊維束と材質が異なることを特徴とする多層配線基板。
  2. nは偶数であり、
    かつn/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目から(n/2)番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値よりも小さく、
    1番目から(n/2−1)番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数より1×10-6以上小さいことを特徴とする請求項1に記載の多層配線基板。
  3. 前記1番目の樹脂基材層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数より1×10-6以上小さいことを特徴とする請求項2に記載の多層配線基板。
  4. nは奇数であり、
    かつ(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n-1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
    1番目から(n−1)/2番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数より1×10-6以上小さいことを特徴とする請求項1に記載の多層配線基板。
  5. nは偶数であり、
    かつn/2番目の前記樹脂基材層を境として、一方の実装面から数えて1番目から(n/2)番目までの前記配線層の残銅率の平均値が、(n/2+1)番目からn番目までの前記配線層の残銅率の平均値よりも小さく、
    n/2番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数より1×10-6以上大きいことを特徴とする請求項1に記載の多層配線基板。
  6. 前記(n−1)番目の樹脂基材層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数より1×10-6以上大きいことを特徴とする請求項4に記載の多層配線基板。
  7. nは奇数であり、
    かつ(n+1)/2番目の前記配線層を境として、一方の実装面から数えて1番目から(n−1)/2番目までの前記配線層の残銅率の平均値が、(n+3)/2番目からn番目までの前記配線層の残銅率の平均値より小さく、
    (n+1)/2番目から(n−1)番目までの前記樹脂基材層のうち少なくとも1層の前記繊維束の経糸もしくは緯糸の線膨張係数が、前記他の繊維束の前記線膨張係数より1×10-6以上大きいことを特徴とする請求項1に記載の多層配線基板。
  8. 前記少なくとも1層の前記繊維と前記他の層の繊維の前記線膨張係数の差が、6×10-6以上大きい請求項2から7のうちいずれか1項に記載の多層配線基板。
  9. 前記少なくとも1層の前記繊維がアラミド繊維であり、前記他の層の繊維がガラス繊維である請求項1から8のうちいずれか1項に記載の多層配線基板。
JP2009120817A 2009-05-19 2009-05-19 多層配線基板 Expired - Fee Related JP5497334B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009120817A JP5497334B2 (ja) 2009-05-19 2009-05-19 多層配線基板
CN201010188780.9A CN101902875B (zh) 2009-05-19 2010-05-18 多层布线基板
US12/783,015 US8344260B2 (en) 2009-05-19 2010-05-19 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009120817A JP5497334B2 (ja) 2009-05-19 2009-05-19 多層配線基板

Publications (3)

Publication Number Publication Date
JP2010272570A true JP2010272570A (ja) 2010-12-02
JP2010272570A5 JP2010272570A5 (ja) 2012-04-19
JP5497334B2 JP5497334B2 (ja) 2014-05-21

Family

ID=43123819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009120817A Expired - Fee Related JP5497334B2 (ja) 2009-05-19 2009-05-19 多層配線基板

Country Status (3)

Country Link
US (1) US8344260B2 (ja)
JP (1) JP5497334B2 (ja)
CN (1) CN101902875B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190018590A (ko) * 2017-08-14 2019-02-25 삼성전자주식회사 회로 기판 및 이를 이용한 반도체 패키지
KR20190050636A (ko) * 2017-11-03 2019-05-13 주식회사 네패스 반도체 패키지용 인터포저

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022310B2 (en) * 2007-08-23 2011-09-20 Panasonic Corporation Multilayer wiring board
JP5302635B2 (ja) * 2008-11-13 2013-10-02 パナソニック株式会社 多層配線基板
US20120090883A1 (en) * 2010-10-13 2012-04-19 Qualcomm Incorporated Method and Apparatus for Improving Substrate Warpage
US8502391B2 (en) * 2011-12-08 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of making single layer substrate with asymmetrical fibers and reduced warpage
CN104066265A (zh) * 2013-03-22 2014-09-24 叶云照 多层印刷电路板结构
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
JP5934171B2 (ja) 2013-11-29 2016-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation インターボーザの厚さ決定方法、コンピュータプログラム、インターボーザおよびチップ実装構造体
JP6751910B2 (ja) * 2016-10-05 2020-09-09 パナソニックIpマネジメント株式会社 多層プリント配線板、多層プリント配線板の製造方法
CN108304963B (zh) * 2018-04-11 2022-03-11 惠州美锐电子科技有限公司 一种多层线路板的涨缩预测方法
EP3964824B1 (en) * 2020-09-02 2024-02-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Expansion coefficient determination with deformation measurement and simulation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327987A (ja) * 1995-03-24 1996-12-13 Shin Kobe Electric Mach Co Ltd 液晶ディスプレイ装置
JPH10121346A (ja) * 1996-10-15 1998-05-12 Sakai Composite Kk 土木建築構造物強化用織物及び土木建築構造物の施工方法
JP2009054621A (ja) * 2007-08-23 2009-03-12 Panasonic Corp 多層配線基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513055A (en) * 1981-11-30 1985-04-23 Trw Inc. Controlled thermal expansion composite and printed circuit board embodying same
US4372347A (en) * 1981-12-28 1983-02-08 Uop Inc. Hybrid woven glass cloths
US4414264A (en) * 1981-12-28 1983-11-08 Uop Inc. Chip carrier substrates of hybrid woven glass cloths
JPS62165393A (ja) * 1986-01-16 1987-07-21 三洋電機株式会社 混成集積回路基板
US5350621A (en) * 1992-11-30 1994-09-27 Allied-Signal Inc. System of electronic laminates with improved registration properties
JP3116341B2 (ja) * 1995-04-26 2000-12-11 新神戸電機株式会社 積層板および積層板基材用ガラス織布、ならびに積層板の使用法
JP2000151035A (ja) 1998-11-18 2000-05-30 Toshiba Corp 配線基板とその製造方法
JP2001111218A (ja) * 1999-10-13 2001-04-20 Hitachi Ltd 多層プリント回路基板および電子装置
JP4113389B2 (ja) 2002-07-30 2008-07-09 富士フイルム株式会社 電子カメラ
JP4199198B2 (ja) 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法
JP2005217029A (ja) 2004-01-28 2005-08-11 Kyocera Corp 配線基板
JP2007149870A (ja) 2005-11-25 2007-06-14 Denso Corp 回路基板及び回路基板の製造方法。
JP4907216B2 (ja) 2006-04-19 2012-03-28 三菱電機株式会社 プリント配線板及びプリント配線板の製造方法
JP4869007B2 (ja) 2006-09-28 2012-02-01 京セラ株式会社 プリント配線板
US8022310B2 (en) 2007-08-23 2011-09-20 Panasonic Corporation Multilayer wiring board
JP5302635B2 (ja) * 2008-11-13 2013-10-02 パナソニック株式会社 多層配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327987A (ja) * 1995-03-24 1996-12-13 Shin Kobe Electric Mach Co Ltd 液晶ディスプレイ装置
JPH10121346A (ja) * 1996-10-15 1998-05-12 Sakai Composite Kk 土木建築構造物強化用織物及び土木建築構造物の施工方法
JP2009054621A (ja) * 2007-08-23 2009-03-12 Panasonic Corp 多層配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190018590A (ko) * 2017-08-14 2019-02-25 삼성전자주식회사 회로 기판 및 이를 이용한 반도체 패키지
KR102419891B1 (ko) * 2017-08-14 2022-07-13 삼성전자주식회사 회로 기판 및 이를 이용한 반도체 패키지
KR20190050636A (ko) * 2017-11-03 2019-05-13 주식회사 네패스 반도체 패키지용 인터포저
KR102206937B1 (ko) * 2017-11-03 2021-01-25 주식회사 네패스 반도체 패키지용 인터포저

Also Published As

Publication number Publication date
US8344260B2 (en) 2013-01-01
JP5497334B2 (ja) 2014-05-21
CN101902875B (zh) 2015-12-09
CN101902875A (zh) 2010-12-01
US20100294554A1 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
JP5497334B2 (ja) 多層配線基板
JP5302635B2 (ja) 多層配線基板
US8022310B2 (en) Multilayer wiring board
JP4764731B2 (ja) 多層構造のプリント配線基板
JP4869007B2 (ja) プリント配線板
JP5225734B2 (ja) 多層配線基板
US8802997B2 (en) Multi layer circuit board and manufacturing method of the same
JP7037521B2 (ja) 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法
JP2009054621A (ja) 多層配線基板
JP5194951B2 (ja) 回路基板の製造方法
JP2009088173A (ja) 配線基板
US20150062850A1 (en) Printed circuit board
JP5506984B2 (ja) 多層配線基板
Kim et al. Warpage and Solder Joint Strength of Stacked PCB using an Interposer
KR20140000983A (ko) 인쇄회로기판
JP2007157865A (ja) 半導体装置及びその製造方法
JP2002361500A (ja) 熱プレス装置
JP2013120934A (ja) 印刷回路基板の製造方法
JP2017159615A (ja) 金属張積層体
JP2003188493A (ja) 回路基板の製造方法
JP7101454B2 (ja) 光電気混載基板
JP2024013103A (ja) コア基板、その製造方法、多層配線基板
KR20120129096A (ko) 물성 제어를 통한 기판의 휨 제어방법 및 이를 적용한 기판
JP2010177555A (ja) 多層配線基板及びその製造方法並びにプローブカード
JP2007313803A (ja) 多層積層板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140306

R151 Written notification of patent or utility model registration

Ref document number: 5497334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees