JP2010218142A5 - - Google Patents

Download PDF

Info

Publication number
JP2010218142A5
JP2010218142A5 JP2009063202A JP2009063202A JP2010218142A5 JP 2010218142 A5 JP2010218142 A5 JP 2010218142A5 JP 2009063202 A JP2009063202 A JP 2009063202A JP 2009063202 A JP2009063202 A JP 2009063202A JP 2010218142 A5 JP2010218142 A5 JP 2010218142A5
Authority
JP
Japan
Prior art keywords
data storage
storage device
reference voltage
signal
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009063202A
Other languages
English (en)
Other versions
JP2010218142A (ja
JP5725695B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009063202A priority Critical patent/JP5725695B2/ja
Priority claimed from JP2009063202A external-priority patent/JP5725695B2/ja
Priority to KR1020100021052A priority patent/KR101192873B1/ko
Priority to US12/722,893 priority patent/US8139435B2/en
Priority to CN2010101322644A priority patent/CN101840264B/zh
Publication of JP2010218142A publication Critical patent/JP2010218142A/ja
Publication of JP2010218142A5 publication Critical patent/JP2010218142A5/ja
Application granted granted Critical
Publication of JP5725695B2 publication Critical patent/JP5725695B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、データを記憶するためのデータ記憶手段を備えるデータ記憶装置であって、複数の信号線を含むバスを介して、前記データ記憶手段との間でデータの送受信を行うよう前記データ記憶手段の動作を制御する動作制御手段と、前記データ記憶装置を省電力状態に移行させるべき条件が成立したかどうかを判定する判定手段と、前記複数の信号線に基準電圧を供給する基準電圧供給手段と、を備え、前記データ記憶装置を前記省電力状態に移行させるべき条件が成立したと前記判定手段が判定した場合、前記動作制御手段は、前記複数の信号線を介して送信される信号の状態を特定の信号状態に固定し、前記基準電圧供給手段は、前記基準電圧の供給を停止するとを特徴とする。

Claims (14)

  1. データを記憶するためのデータ記憶手段を備えるデータ記憶装置であって、
    複数の信号線を含むバスを介して、前記データ記憶手段との間でデータの送受信を行うよう前記データ記憶手段の動作を制御する動作制御手段と、
    前記データ記憶装置を省電力状態に移行させるべき条件が成立したかどうかを判定する判定手段と、
    前記複数の信号線に基準電圧を供給する基準電圧供給手段と、を備え、
    前記データ記憶装置を前記省電力状態に移行させるべき条件が成立したと前記判定手段が判定した場合、前記動作制御手段は、前記複数の信号線を介して送信される信号の状態を特定の信号状態に固定し、前記基準電圧供給手段は、前記基準電圧の供給を停止するとを特徴とするデータ記憶装置。
  2. 記動作制御手段が前記複数の信号線を介して送信される信号の状態を前記特定の信号状態に固定した後に、前記基準電圧供給手段は、前記基準電圧の供給を停止するとを特徴とする請求項1に記載のデータ記憶装置。
  3. 前記判定手段は、前記データ記憶装置を前記省電力状態から復帰させるべき条件が成立したかどうかを判定し、
    記データ記憶装置を前記省電力状態から復帰させるべき条件が成立したと前記判定手段が判定した場合、前記基準電圧供給手段は、前記基準電圧の供給を再開するとともに、前記動作制御手段は、前記複数の信号線を介して送信される信号の状態の固定を解除させるように制御することを特徴とする請求項1又は2に記載のデータ記憶装置。
  4. 記基準電圧供給手段は、前記基準電圧の供給を再開させた後に、前記動作制御手段は、前記複数の信号線を介して送信される信号の状態の固定を解除させるように制御することを特徴とする請求項3に記載のデータ記憶装置。
  5. 前記特定の信号状態は、前記動作制御手段が前記複数の信号線の前記基準電圧より電圧値の低いローレベル信号を出力する状態であることを特徴とする請求項1乃至4のいずれか1項に記載のデータ記憶装置。
  6. 前記基準電圧供給手段は、前記データ記憶装置の終端抵抗を介して前記複数の信号線に前記基準電圧を供給することを特徴とする請求項1乃至5のいずれか1項に記載のデータ記憶装置。
  7. 前記データ記憶手段はデータを保持するためのリフレッシュ動作を実行するDRAMであり、
    前記データ記憶装置は、前記バスを介して前記DRAMに前記リフレッシュ動作を実行させるための信号を送信する送信手段を有することを特徴とする請求項1乃至6のいずれか1項に記載のデータ記憶装置。
  8. 前記DRAMは、前記バスを介して送信される前記リフレッシュ動作を実行させるための信号に基づいて前記リフレッシュ動作を実行する第1のリフレッシュモードと、前記リフレッシュ動作を実行させるための信号を用いることなく前記リフレッシュ動作を実行する第2のリフレッシュモードのいずれか一方にて前記リフレッシュ動作を実行することを特徴とする請求項7に記載のデータ記憶装置。
  9. 前記動作制御手段は、前記データ記憶装置を前記省電力状態に移行させるべき条件が成立したと前記判定手段が判定した場合、クロック供給信号線を介して前記データ記憶手段へ供給されるクロック信号を遮断するよう制御することを特徴とする請求項1乃至8のいずれか1項に記載のデータ記憶装置。
  10. データを記憶するためのデータ記憶手段と、複数の信号線を含むバスを介して前記データ記憶手段との間でデータの送受信を行うよう前記データ記憶手段の動作を制御する動作制御手段と、前記複数の信号線に基準電圧を供給する基準電圧供給手段とを有するデータ記憶装置の制御方法であって、
    前記データ記憶装置を省電力状態に移行させるべき条件が成立したかどうかを判定する判定ステップと、
    前記データ記憶装置を前記省電力状態に移行させるべき条件が成立したと前記判定ステップにて判定された場合、記動作制御手段が前記複数の信号線を介して送信される信号の状態を特定の信号状態に固定させると共に、前記基準電圧供給手段前記基準電圧の供給を停止する、停止ステップと、
    を有することを特徴とするデータ記憶装置の制御方法。
  11. 前記データ記憶装置を前記省電力状態に移行させるべき条件が成立したと前記判定ステップにて判定された場合、前記動作制御手段が前記複数の信号線を介して送信される信号の状態を前記特定の信号状態に固定させた後に、前記基準電圧供給手段は、前記基準電圧の供給を停止することを特徴とする請求項10に記載のデータ記憶装置の制御方法。
  12. データを記憶するためのデータ記憶手段と、
    複数の信号線を含むバスを介して、前記データ記憶手段との間でデータの送受信を行うよう前記データ記憶手段の動作を制御する動作制御手段と、
    データ記憶装置を省電力状態に移行させるべき条件が成立したかどうかを判定する判定手段と、
    前記複数の信号線に基準電圧を供給する基準電圧供給手段と、を備え、
    前記データ記憶装置を前記省電力状態に移行させるべき条件が成立したと前記判定手段が判定した場合、前記基準電圧供給手段は、前記基準電圧の供給を停止すると共に、前記動作制御手段は、前記複数の信号線の中の第1信号線を介して送信される信号の状態が前記複数の信号線の中の第2信号線を介して送信される信号の状態と同じになるように、前記第1信号線を介して送信される信号の状態を変化させることを特徴とするデータ記憶装置。
  13. データを記憶するためのデータ記憶手段と、複数の信号線を含むバスを介して、前記データ記憶手段との間でデータの送受信を行うよう前記データ記憶手段の動作を制御する動作制御手段と、前記複数の信号線に基準電圧を供給する基準電圧供給手段と、を備えたデータ記憶装置の制御方法であって、
    前記データ記憶装置を省電力状態に移行させるべき条件が成立したかどうかを判定する判定ステップと、
    前記データ記憶装置を前記省電力状態に移行させるべき条件が成立したと前記判定ステップにて判定された場合、前記基準電圧供給手段は、前記基準電圧の供給を停止すると共に、前記動作制御手段は、前記複数の信号線の中の第1信号線を介して送信される信号の状態が前記複数の信号線の中の第2信号線を介して送信される信号の状態と同じになるように、前記第1信号線に出力される信号の状態を変化させるステップと、を備えることを特徴とするデータ記憶装置の制御方法。
  14. データを記憶するためのデータ記憶手段と、
    複数の信号線を含むバスを介して、前記データ記憶手段に信号を送信する送信手段と、
    データ記憶装置を省電力状態に移行させるべき条件が成立したかどうかを判定する判定手段と、
    前記複数の信号線に基準電圧を供給する基準電圧供給手段と、を備え、
    前記データ記憶装置を前記省電力状態に移行させるべき条件が成立したと前記判定手段が判定した場合、前記送信手段は、前記複数の信号線を介して前記データ記憶手段に送信される信号の状態を特定の信号状態にすると共に、前記基準電圧供給手段は、前記基準電圧の供給を停止する、ことを特徴とするデータ記憶装置。
JP2009063202A 2009-03-16 2009-03-16 データ記憶装置、及びデータ記憶装置の制御方法 Active JP5725695B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009063202A JP5725695B2 (ja) 2009-03-16 2009-03-16 データ記憶装置、及びデータ記憶装置の制御方法
KR1020100021052A KR101192873B1 (ko) 2009-03-16 2010-03-10 데이터 저장 장치 및 데이터 저장 장치의 제어 방법
US12/722,893 US8139435B2 (en) 2009-03-16 2010-03-12 Data storage apparatus and control method of data storage apparatus
CN2010101322644A CN101840264B (zh) 2009-03-16 2010-03-16 数据存储设备和数据存储设备的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009063202A JP5725695B2 (ja) 2009-03-16 2009-03-16 データ記憶装置、及びデータ記憶装置の制御方法

Publications (3)

Publication Number Publication Date
JP2010218142A JP2010218142A (ja) 2010-09-30
JP2010218142A5 true JP2010218142A5 (ja) 2012-05-10
JP5725695B2 JP5725695B2 (ja) 2015-05-27

Family

ID=42730607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009063202A Active JP5725695B2 (ja) 2009-03-16 2009-03-16 データ記憶装置、及びデータ記憶装置の制御方法

Country Status (4)

Country Link
US (1) US8139435B2 (ja)
JP (1) JP5725695B2 (ja)
KR (1) KR101192873B1 (ja)
CN (1) CN101840264B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8433937B1 (en) * 2010-06-30 2013-04-30 Western Digital Technologies, Inc. Automated transitions power modes while continuously powering a power controller and powering down a media controller for at least one of the power modes
JP5678784B2 (ja) * 2011-04-14 2015-03-04 セイコーエプソン株式会社 回路、電子機器、及び印刷装置
JP5732991B2 (ja) * 2011-04-14 2015-06-10 セイコーエプソン株式会社 回路及び電子機器
JP2012221443A (ja) * 2011-04-14 2012-11-12 Seiko Epson Corp コントローラー、電子機器、及び画像処理装置
EP2557480B1 (en) * 2011-08-09 2017-05-17 S-Printing Solution Co., Ltd. Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
US9104420B2 (en) 2011-08-09 2015-08-11 Samsung Electronics Co., Ltd. Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
KR101665611B1 (ko) 2012-05-08 2016-10-12 마벨 월드 트레이드 리미티드 컴퓨터 시스템 및 메모리 관리의 방법
JP2014209324A (ja) * 2013-03-28 2014-11-06 パナソニック株式会社 電子機器
JP6774160B2 (ja) * 2013-12-06 2020-10-21 キヤノン株式会社 情報処理装置、並びに、データ転送装置の制御方法
JP6409590B2 (ja) * 2015-01-22 2018-10-24 富士ゼロックス株式会社 情報処理装置及びプログラム
US9778723B2 (en) 2015-12-28 2017-10-03 Micron Technology, Inc. Apparatuses and methods for exiting low power states in memory devices
CN114355312A (zh) * 2021-12-10 2022-04-15 深圳市速腾聚创科技有限公司 一种雷达控制方法、装置、激光雷达和存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365487A (en) * 1992-03-24 1994-11-15 Texas Instruments Incorporated DRAM power management with self-refresh
JP2701752B2 (ja) * 1994-08-31 1998-01-21 日本電気株式会社 マイクロプロセッサのクロック供給制御回路
JP2001093275A (ja) * 1999-09-20 2001-04-06 Mitsubishi Electric Corp 半導体集積回路装置
JP2004287948A (ja) * 2003-03-24 2004-10-14 Seiko Epson Corp メモリ制御装置および電子機器のコントローラ
JP4265274B2 (ja) * 2003-04-25 2009-05-20 富士ゼロックス株式会社 省電力制御装置
JP2005115906A (ja) * 2003-09-19 2005-04-28 Ricoh Co Ltd メモリ駆動システム
US7085152B2 (en) 2003-12-29 2006-08-01 Intel Corporation Memory system segmented power supply and control
JP4298610B2 (ja) * 2004-08-31 2009-07-22 キヤノン株式会社 データ記憶装置
JP4680682B2 (ja) * 2005-05-30 2011-05-11 シャープ株式会社 省電力制御装置および省電力制御方法
JP2008205714A (ja) 2007-02-19 2008-09-04 Ricoh Co Ltd 画像形成装置およびその制御方法およびプログラム
JP4951786B2 (ja) 2007-05-10 2012-06-13 ルネサスエレクトロニクス株式会社 半導体記憶装置

Similar Documents

Publication Publication Date Title
JP2010218142A5 (ja)
JP2013159030A5 (ja)
WO2012150847A3 (en) Image forming apparatus and method for controlling the same
WO2012078357A3 (en) Memory device refresh commands on the fly
JP2006072476A5 (ja)
TW200705165A (en) System and method of coherent data transfer during processor idle states
EP2423801A3 (en) Image forming apparatus, system-on-chip (SOC) unit, and driving method thereof
WO2010134987A8 (en) Systems and method for determining carbon credits utilizing two-way devices that report power usage data
JP2007249480A5 (ja)
EP2749956A3 (en) Image forming apparatus, method of controlling the same, and storage medium
EP2284837A3 (en) Method and apparatus for managing behavior of memory devices
JP2011065386A5 (ja) メモリコントローラおよびその制御方法
JP2012176611A5 (ja) 画像処理装置、及び画像処理装置の制御方法
JP2013058019A5 (ja)
JP2015183936A5 (ja)
WO2009075070A1 (ja) 共有キャッシュ制御装置、共有キャッシュ制御方法及び集積回路
JP2012224079A5 (ja) 制御装置、制御方法およびプログラム
JP2013168028A5 (ja) 情報処理装置及びその制御方法とプログラム
JP2016180967A5 (ja) 半導体装置、電子機器及び制御方法
JP2011253428A5 (ja) ジョブデータ送信装置、端末装置及びそれらの制御方法、並びにプログラム
JP2015052970A5 (ja)
JP2014016791A5 (ja)
JP2010011423A5 (ja)
WO2008139677A1 (ja) データ処理装置
JP2008299087A5 (ja)