JP4680682B2 - 省電力制御装置および省電力制御方法 - Google Patents
省電力制御装置および省電力制御方法 Download PDFInfo
- Publication number
- JP4680682B2 JP4680682B2 JP2005157572A JP2005157572A JP4680682B2 JP 4680682 B2 JP4680682 B2 JP 4680682B2 JP 2005157572 A JP2005157572 A JP 2005157572A JP 2005157572 A JP2005157572 A JP 2005157572A JP 4680682 B2 JP4680682 B2 JP 4680682B2
- Authority
- JP
- Japan
- Prior art keywords
- power saving
- saving mode
- data processing
- power
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
また特許文献2は、CPUがDDRメモリデバイスに対するアクセスを検出しない場合に、省電力モード移行信号を出力し、この省電力モード移行信号をDC/DCコントローラが受信したときに、メモリバスラインの終端部への電力の供給をオフにするものである。
また特許文献2は、省電力モード移行信号によってDC/DCコントローラをオフ状態にしてメモリバスラインへの電力供給をオフにするものであるが、メモリコントローラの出力バッファの状態によっては省電力を図ることができない。
本発明は、以上のような問題に鑑みて、パワーダウンモードまたはリフレッシュモードのとき、メモリコントローラの各端子の信号レベル状況を考察することにより、更なる省電力を実現可能であることを見出したものである。また本発明は簡単な回路構成により、確実な省電力動作を可能にするものである。
また本発明の省電力制御装置は、データ処理手段と、前記データ処理手段の動作を制御する動作制御手段と、前記データ処理手段と動作制御手段を接続するデータ伝送通信線と、前記データ伝送通信線に一端を接続して他端を電源に接続する終端抵抗と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時にハイレベルになる端子を接続する第3の遮断手段と、前記動作制御手段から出力されローレベルに設定されることで前記データ処理手段を省電力モードに制御する省電力モード設定端子には終端抵抗を接続することなくデータ処理手段のみに接続することにより、前記課題を解決する。
また本発明の省電力制御方法は、省電力モードからの復帰は、前記第1の遮断手段と第2の遮断手段を動作させ、電力供給をオンした後、その後省電力モード設定端子信号をローレベルからハイレベルに変化させるものである。
また本発明の省電力制御装置は、データ処理手段と、前記データ処理手段の動作を制御する動作制御手段と、前記データ処理手段と動作制御手段を接続するデータ伝送通信線と、前記データ伝送通信線に一端を接続して他端を電源に接続する終端抵抗と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時にハイレベルになる端子を接続する第3の遮断手段と、前記動作制御手段から出力されローレベルに設定されることで前記データ処理手段を省電力モードに制御する省電力モード設定端子には終端抵抗を接続することなくデータ処理手段のみに接続するので、省電力モード時に動作制御手段の端子が省電力モード設定端子を除き、すべてハイレベルになり、これら端子間に電流が流れることがなく、省電力モードのときの消費電力を極めて少なくすることができる。
SDRAMの動作を制御する。動作制御手段2はワードプロセッサやパーソナルコンピュータ等の上位より、アプリケーションプログラムによって作成された画像データや原稿読取装置等によって得られた画像データ、ネットワークを介してダウンロードされた画像データを入力端子11から受け取り、データ処理手段1に格納する。
画像処理ユニット3はデータ処理手段1に格納した画像データに対し変倍、回転、濃度変換、色変換等の画像処理を施し、処理済画像データを再度データ処理手段1に格納する。動作制御手段2はデータ処理手段1に格納された処理済画像データを出力端子12に出力する。出力端子には印刷エンジンが接続されており、処理済画像データは印刷エンジンにより印字出力される。または出力端子には通信手段が接続されており、処理済画像データは通信手段から通信線を介して外部のコンピュータに転送される。
制御装置10が通常の動作状態では、原稿読取装置、CPUまたは上位装置より画像データ信号が入力端子11に供給される。
画像データ信号は動作制御手段2がデータ処理手段1に格納し、画像処理ユニット3により所定の画像処理が施され、画像処理済画像データは動作制御手段2により出力端子12を介して印刷エンジンや通信装置に出力される。
本発明の実施の形態1を図2に示す。図2は図1の一部を示し、データ処理手段1と、動作制御手段2と、第1の遮断手段4aと第2の遮断手段4bと、電源5を示す。実施の形態1では省電力モードのとき、動作制御手段の端子がハイレベルになる端子に接続されるデータ伝送通信線6a(CS線、RAS線、CAS線、WE線)は、一まとめにして第1の遮断手段4aに接続し、ローレベルになる端子に接続されるデータ伝送通信線6b(ADR線、BA線、DM線、CKE線)は、一まとめにして第1の遮断手段4bに接続する。また省電力モードのとき、動作制御手段の端子がハイインピーダンスになる端子に接続されるデータ伝送通信線6c(DQ線、DQS線)は、第1または第2の遮断手段のいずれかに接続する。その他の部分は図1に示した構成と同じである。
本発明の実施の形態2を図3に示す。
図3は図1の一部を示し、データ処理手段1と、動作制御手段2と、第3の遮断手段4cと、電源5を示す。第3の遮断手段4cは前記第1第2の遮断手段同様、電圧安定化手段もしくは半導体スイッチからなる。
実施の形態2では省電力モードのとき、動作制御手段の端子が全てハイレベルになり、CKE信号のみローレベルになる場合の実施形態を示す。
端子に接続されるデータ伝送通信線6f、6g(CS線、RAS線、CAS線、WE線、ADR線、BA線、DM線)は、一まとめにして第3の遮断手段4cに接続し、1つだけローレベルになるCKE線6hは高速通信を行わないので、反射を生じることがなく、終端抵抗7に接続する必要はない。また第3の遮断手段4cにも接続せずに、データ処理手段1と動作制御手段2だけに接続する。ここで省電力モードのとき、動作制御手段の端子がハイインピーダンスになる端子に接続されるデータ伝送通信線(DQ線、DQS線)は、第3の遮断手段に接続する(図3では省略している)。その他の部分は図1に示した構成と同じである。
そして、省電力モードからの復帰は、第3の遮断手段4cを動作させ、電力供給をオンした後、CKE以外の全入出力端子を戻し、その後CKE信号をローレベルからハイレベルに変化させる。
上記実施の形態は、データ処理手段として、DDRメモリを使用した場合を説明したが、本発明は実施の形態に限定されることはなく、省電力モードを有するIC、LSIを使用して省電力制御装置を構成することが可能である。
2 動作制御手段
3 画像処理ユニット
4a 第1の遮断手段
4b 第2の遮断手段
4c 第3の遮断手段
5 電源
6 データ伝送通信線
7 終端抵抗
Claims (4)
- データ処理手段と、
前記データ処理手段の動作を制御する動作制御手段と、
前記データ処理手段と動作制御手段を接続するデータ伝送通信線と、
前記データ伝送通信線に一端を接続して他端を電源に接続する終端抵抗と、
前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第1の電位レベルになる端子を接続する第1の遮断手段と、
前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第2の電位レベルになる端子を接続する第2の遮断手段と、
前記動作制御手段が省電力モード時には前記第1と第2の遮断手段を制御する制御部を備えることを特徴とする省電力制御装置。 - 前記動作制御手段が省電力モード時にハイインピーダンスになる端子を、前記第1の遮断手段または第2の遮断手段の一方に接続することを特徴とする請求項1記載の省電力制御装置。
- データ処理手段と、前記データ処理手段と動作制御手段を接続するデータ伝送通信線と、前記データ伝送通信線に一端を接続して他端を電源に接続する終端抵抗と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第1の電位レベルになる端子を接続する第1の遮断手段と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第2の電位レベルになる端子を接続する第2の遮断手段を備える省電力制御装置の省電力制御方法であって、
前記データ処理手段へのアクセスが一定時間以上なくなったときには前記動作制御手段の省電力モード設定端子より省電力モード信号を発生するステップと、
前記省電力モード信号によりデータ処理手段を省電力モードに移行させるステップと、
前記データ処理手段が省電力モードに移行した後に前記第1の遮断手段と第2の遮断手段を遮断状態に作動させるステップと
からなることを特徴とする省電力制御装置の省電力制御方法。 - 省電力モードからの復帰は、前記第1の遮断手段と第2の遮断手段を動作させ、電力供給をオンした後、その後省電力モード設定端子信号をローレベルからハイレベルに変化させることを特徴とする請求項3に記載の省電力制御装置の省電力制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157572A JP4680682B2 (ja) | 2005-05-30 | 2005-05-30 | 省電力制御装置および省電力制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157572A JP4680682B2 (ja) | 2005-05-30 | 2005-05-30 | 省電力制御装置および省電力制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006331305A JP2006331305A (ja) | 2006-12-07 |
JP4680682B2 true JP4680682B2 (ja) | 2011-05-11 |
Family
ID=37552906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005157572A Active JP4680682B2 (ja) | 2005-05-30 | 2005-05-30 | 省電力制御装置および省電力制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4680682B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5200692B2 (ja) * | 2007-09-14 | 2013-06-05 | 株式会社リコー | データ処理装置、データ処理装置の電圧制御方法及び画像形成装置 |
US7868649B2 (en) | 2007-09-14 | 2011-01-11 | Ricoh Company, Limted | Data processing apparatus, method of controlling termination voltage of data processing apparatus, and image forming apparatus |
JP5725695B2 (ja) | 2009-03-16 | 2015-05-27 | キヤノン株式会社 | データ記憶装置、及びデータ記憶装置の制御方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033774A (ja) * | 2000-07-14 | 2002-01-31 | Nec Corp | バス終端調整装置及びバス終端調整方法 |
JP2003068082A (ja) * | 2001-08-24 | 2003-03-07 | Elpida Memory Inc | メモリデバイス及びメモリシステム |
JP2003271269A (ja) * | 2002-03-14 | 2003-09-26 | Toshiba Corp | 電子機器、電子機器の省電力化方法 |
-
2005
- 2005-05-30 JP JP2005157572A patent/JP4680682B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033774A (ja) * | 2000-07-14 | 2002-01-31 | Nec Corp | バス終端調整装置及びバス終端調整方法 |
JP2003068082A (ja) * | 2001-08-24 | 2003-03-07 | Elpida Memory Inc | メモリデバイス及びメモリシステム |
JP2003271269A (ja) * | 2002-03-14 | 2003-09-26 | Toshiba Corp | 電子機器、電子機器の省電力化方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006331305A (ja) | 2006-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100357732B1 (ko) | 전력을 적게 소비하는 동기식반도체메모리시스템 | |
US8164965B2 (en) | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency | |
US7262986B2 (en) | Memory system and semiconductor integrated circuit | |
US20010054135A1 (en) | Memory control technique | |
JP2008198356A (ja) | プリアンブル機能を有する半導体メモリ装置 | |
JP2010153018A (ja) | 不揮発性メモリと、不揮発性メモリからメモリコントローラへレディ/ビジー信号を提供する方法および装置 | |
JP4680682B2 (ja) | 省電力制御装置および省電力制御方法 | |
JP5039277B2 (ja) | 入出力回路 | |
JP4574967B2 (ja) | 部分的に制御される遅延同期ループを備える半導体メモリ装置 | |
JP4485637B2 (ja) | 半導体装置及び半導体装置の内部電源生成方法 | |
CN115413357A (zh) | 供电电压选择电路 | |
US8274843B2 (en) | Semiconductor device having nonvolatile memory element and data processing system including the same | |
KR100507855B1 (ko) | 디디알 에스디램의 읽기 동작을 위한 데이터 스위치 제어 신호발생 회로 | |
KR100587690B1 (ko) | 어드레스 버퍼 회로 및 어드레스 버퍼 제어방법 | |
JP4882807B2 (ja) | Sdram制御回路及び情報処理装置 | |
JP2008192264A (ja) | 半導体記憶装置 | |
JP2003091453A (ja) | メモリ制御装置 | |
JP2004287948A (ja) | メモリ制御装置および電子機器のコントローラ | |
JPS6326892A (ja) | メモリ装置 | |
JP2021026730A (ja) | メモリコントローラおよびメモリ制御方法 | |
CN116662227A (zh) | 与时钟同步有关的存储系统 | |
JPH0887444A (ja) | メモリシステム | |
KR19990048155A (ko) | 저 전원 전압으로 동작하는 반도체 메모리 장치 | |
KR20100124594A (ko) | 반도체 메모리 장치 | |
KR20100028810A (ko) | 반도체 메모리소자의 오토프리차지 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4680682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |