JP4680682B2 - 省電力制御装置および省電力制御方法 - Google Patents

省電力制御装置および省電力制御方法 Download PDF

Info

Publication number
JP4680682B2
JP4680682B2 JP2005157572A JP2005157572A JP4680682B2 JP 4680682 B2 JP4680682 B2 JP 4680682B2 JP 2005157572 A JP2005157572 A JP 2005157572A JP 2005157572 A JP2005157572 A JP 2005157572A JP 4680682 B2 JP4680682 B2 JP 4680682B2
Authority
JP
Japan
Prior art keywords
power saving
saving mode
data processing
power
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005157572A
Other languages
English (en)
Other versions
JP2006331305A (ja
Inventor
智 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005157572A priority Critical patent/JP4680682B2/ja
Publication of JP2006331305A publication Critical patent/JP2006331305A/ja
Application granted granted Critical
Publication of JP4680682B2 publication Critical patent/JP4680682B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Description

本発明は、電子機器の消費電力を低減する省電力制御装置および省電力制御方法に関する。特に本発明は、例えばDDR SDRAM(Double Data Rate Synchronous DRAM)を含む回路の消費電力制御装置および省電力制御方法に関する。
DDR SDRAMは、一定期間以上アクセスがない場合にパワーダウンモードに移行し、また一定時間以上アクセスがない場合にリフレッシュコマンドが発行されてリフレッシュモードに移行することにより、省電力を図る機能を備えている。この省電力機能を更に有効にするために、特許文献1は、DDR SDRAMを制御するメモリ制御装置の信号出力専用端子の出力バッファに、ハイインピーダンスに切替え可能なバッファを用い、DDR SDRAMが節電モードに移行すると、出力バッファをハイインピーダンス状態に切替える省電力制御手段を備えるものである。
また特許文献2は、CPUがDDRメモリデバイスに対するアクセスを検出しない場合に、省電力モード移行信号を出力し、この省電力モード移行信号をDC/DCコントローラが受信したときに、メモリバスラインの終端部への電力の供給をオフにするものである。
特開2004−287948号公報 特開2004−326482号公報
特許文献1は、節電モードのとき、メモリ制御装置の信号出力専用端子の出力バッファをハイインピーダンス状態に切替えることにより、終端抵抗側に接続された電源からの電流を阻止して省電力化を図るものであるが、メモリ制御装置がハイインピーダンス状態に切替えることができる出力バッファを備えなければ、省電力を図ることができない。
また特許文献2は、省電力モード移行信号によってDC/DCコントローラをオフ状態にしてメモリバスラインへの電力供給をオフにするものであるが、メモリコントローラの出力バッファの状態によっては省電力を図ることができない。
本発明は、以上のような問題に鑑みて、パワーダウンモードまたはリフレッシュモードのとき、メモリコントローラの各端子の信号レベル状況を考察することにより、更なる省電力を実現可能であることを見出したものである。また本発明は簡単な回路構成により、確実な省電力動作を可能にするものである。
本発明の省電力制御装置は、データ処理手段と、前記データ処理手段の動作を制御する動作制御手段と、前記データ処理手段と動作制御手段を接続するデータ伝送通信線と、前記データ伝送通信線に一端を接続して他端を電源に接続する終端抵抗と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第1の電位レベルになる端子を接続する第1の遮断手段と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第2の電位レベルになる端子を接続する第2の遮断手段と、前記動作制御手段が省電力モード時には前記第1と第2の遮断手段を制御する制御部を備えることにより、前記課題を解決する。
また本発明の省電力制御装置は、前記動作制御手段が省電力モード時にハイインピーダンスになる端子を、前記第1の遮断手段または第2の遮断手段の一方に接続するものである。
また本発明の省電力制御装置は、データ処理手段と、前記データ処理手段の動作を制御する動作制御手段と、前記データ処理手段と動作制御手段を接続するデータ伝送通信線と、前記データ伝送通信線に一端を接続して他端を電源に接続する終端抵抗と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時にハイレベルになる端子を接続する第3の遮断手段と、前記動作制御手段から出力されローレベルに設定されることで前記データ処理手段を省電力モードに制御する省電力モード設定端子には終端抵抗を接続することなくデータ処理手段のみに接続することにより、前記課題を解決する。
さらに本発明の別の局面では、省電力制御装置の省電力制御方法は、データ処理手段と、前記データ処理手段と動作制御手段を接続するデータ伝送通信線と、前記データ伝送通信線に一端を接続して他端を電源に接続する終端抵抗と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第1の電位レベルになる端子を接続する第1の遮断手段と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第2の電位レベルになる端子を接続する第2の遮断手段を備える省電力制御装置の省電力制御方法であって、前記データ処理手段へのアクセスが一定時間以上なくなったときには前記動作制御手段の省電力モード設定端子より省電力モード信号を発生するステップと、前記省電力モード信号によりデータ処理手段を省電力モードに移行させるステップと、前記データ処理手段が省電力モードに移行した後に前記第1の遮断手段と第2の遮断手段を遮断状態に作動させるステップとからなる。
また本発明の省電力制御方法は、省電力モードからの復帰は、前記第1の遮断手段と第2の遮断手段を動作させ、電力供給をオンした後、その後省電力モード設定端子信号をローレベルからハイレベルに変化させるものである。
本発明の省電力制御装置は、データ処理手段と、前記データ処理手段の動作を制御する動作制御手段と、前記データ処理手段と動作制御手段を接続するデータ伝送通信線と、前記データ伝送通信線に一端を接続して他端を電源に接続する終端抵抗と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第1の電位レベルになる端子を接続する第1の遮断手段と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第2の電位レベルになる端子を接続する第2の遮断手段と、前記動作制御手段が省電力モード時には前記第1と第2の遮断手段を制御する制御部を備えるので、省電力モード時に動作制御手段の第1の電位レベルになる端子と第2の電位レベル端子間を終端抵抗を介して電流が流れることがなく、さらに前記第1と第2の遮断手段間を電流が流れることがなく、省電力モードのときの消費電力を極めて少なくすることができる。また本発明は前記第1と第2の遮断手段を備え、省電力モード時に第1の電位レベルになる端子と、第2の電位レベルになる端子を分けて接続するだけであるから、回路構成が簡単である。
また本発明の省電力制御装置は、前記動作制御手段が省電力モード時にハイインピーダンスになる端子を、前記第1の遮断手段または第2の遮断手段の一方に接続するので、省電力モード時にハイインピーダンスになる端子は、第1の遮断手段または第2の遮断手段のいずれに接続するか選択することができ、配線の状況、省電力モードのときの各端子の電位の状況に応じて対応することができる。
また本発明の省電力制御装置は、データ処理手段と、前記データ処理手段の動作を制御する動作制御手段と、前記データ処理手段と動作制御手段を接続するデータ伝送通信線と、前記データ伝送通信線に一端を接続して他端を電源に接続する終端抵抗と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時にハイレベルになる端子を接続する第3の遮断手段と、前記動作制御手段から出力されローレベルに設定されることで前記データ処理手段を省電力モードに制御する省電力モード設定端子には終端抵抗を接続することなくデータ処理手段のみに接続するので、省電力モード時に動作制御手段の端子が省電力モード設定端子を除き、すべてハイレベルになり、これら端子間に電流が流れることがなく、省電力モードのときの消費電力を極めて少なくすることができる。
本発明の省電力制御装置10は、図1に示すようにデータ処理手段1と、動作制御手段2と、画像処理ユニット3と、遮断手段4と、電源5とから構成される。ここでデータ処理手段1は、例えばDDR SDRAM(Double Data Rate Synchronous DRAM)であり、画像処理ユニット3の作業領域であり、画像作成用データ、ビットマップ画像データ等を一時的に格納する。このようにデータ処理手段1は画像処理ユニット3のメモリ領域を形成するものであり、このデータ処理手段1は省電力モードを有する。省電力モードは、データ処理手段1に一定時間以上アクセスがないときにパワーダウンモードに移行する。またはデータ処理手段1に一定時間以上アクセスがないときにセルフリフレッシュコマンドを発行してパワーダウンモードに移行する。
動作制御手段2は、データ処理手段1の動作を制御する手段であり、具体的にはDDR
SDRAMの動作を制御する。動作制御手段2はワードプロセッサやパーソナルコンピュータ等の上位より、アプリケーションプログラムによって作成された画像データや原稿読取装置等によって得られた画像データ、ネットワークを介してダウンロードされた画像データを入力端子11から受け取り、データ処理手段1に格納する。
画像処理ユニット3はデータ処理手段1に格納した画像データに対し変倍、回転、濃度変換、色変換等の画像処理を施し、処理済画像データを再度データ処理手段1に格納する。動作制御手段2はデータ処理手段1に格納された処理済画像データを出力端子12に出力する。出力端子には印刷エンジンが接続されており、処理済画像データは印刷エンジンにより印字出力される。または出力端子には通信手段が接続されており、処理済画像データは通信手段から通信線を介して外部のコンピュータに転送される。
データ処理手段1と動作制御手段2は、多数の伝送線路よりなるデータ伝送通信線6により接続される。データ伝送通信線6は、CS(Chip Select)線、RAS(Row Address Strobe)線、CAS(Column Address Strobe)線、WE(Write Enable)線、ADR(Address)線、BA(Bank Address)線、DM(Data Mask)線、DQ(Data)線、DQS(Data Strobe)線、CKE(Clock Enable)線がある。これ以外のデータ線があってもよい。
データ伝送通信線6はそれぞれ終端抵抗7を介して、遮断手段4に接続される。遮断手段4は更に直流電源に接続される。より具体的には、遮断手段はレギュレータのような電圧安定化手段を電源とデータ伝送通信線6の間に挿入して構成され、電圧安定化手段の動作を制御することにより、オン・オフ制御が行われる。あるいは半導体スイッチを挿入し、この半導体スイッチをオン・オフ動作させてもよい。遮断手段4は第1の遮断手段4aと第2の遮断手段4bとから形成される。
ここで本発明において、省電力モードのとき、動作制御手段の端子がハイレベルになる端子に接続されるデータ伝送通信線、たとえばCS線、RAS線、CAS線、WE線は、一まとめにして第1の遮断手段4aに接続する。これ以外に省電力モードのとき、ハイレベルになる端子を含めてもよい。またローレベルになる端子に接続されるデータ伝送通信線、たとえばCKE線、ADR線、BA線、DM線は、一まとめにして第1の遮断手段4bに接続する。これ以外に省電力モードのとき、ローレベルになる端子を含めてもよい。この実施例の説明では、CS線、RAS線、CAS線、WE線を全て第1の遮断手段4aに接続しているが、必ずしも全てのデータ線を接続する必要はなく、発明の効果が少なくなるが、少なくとも1つ以上を接続すればよい。またCKE線、ADR線、BA線、DM線を全て第2の遮断手段4bに接続しているが、少なくとも1つ以上を接続すればよい。
本発明の省電力制御装置は以上のように構成され、次のように動作する。
制御装置10が通常の動作状態では、原稿読取装置、CPUまたは上位装置より画像データ信号が入力端子11に供給される。
画像データ信号は動作制御手段2がデータ処理手段1に格納し、画像処理ユニット3により所定の画像処理が施され、画像処理済画像データは動作制御手段2により出力端子12を介して印刷エンジンや通信装置に出力される。
通常状態では以上のような画像処理動作を実行するが、省電力モードのとき、CPUまたは上位装置より、第1の省電力設定入力信号が端子8に印加され、動作制御手段2に加えられる。また省電力モードのとき、CPUまたは上位装置より、第2の省電力設定入力信号が端子9に印加され、遮断手段4に加えられる。第1の省電力設定入力信号と第2の省電力設定入力信号は、第1の省電力設定入力信号によって動作制御手段2がデータ処理手段1を省電力モードにした後、第2の省電力設定入力信号により遮断手段4を動作させ、終端抵抗への電力供給を遮断する。
第1の省電力設定入力信号は、一定時間以上データ処理手段1へのアクセス信号が発生しないとき、省電力モードに移行させる信号である。省電力モードには、パワーダウンモードと、セルフリフレッシュモードの2つあり、いずれのモードでも内部クロックを非活性にして、データ処理手段1の消費電力を低く抑える。
パワーダウンモ−ドの開始は、全バンクがアイドル状態のときに、データ処理手段1を省電力モードに制御するために設けられた動作制御手段2の省電力モード設定端子であるCKE端子のCKE信号をハイレベルからローレベルに変化させることにより開始する。またセルフリフレッシュモードの開始は、動作制御手段2によるセルフリフレッシュ開始コマンドの出力時に、CKE信号をハイレベルからローレベルに変化させることにより開始する。パワーダウンモードおよびセルフリフレッシュモードを開始すると、その間、CKE信号はローレベルを保ち、CS信号、RAS信号、WE信号はハイレベルになるか、ハイレベルが多い。ADR信号、BA信号、DM信号はローレベルになるか、ローレベルが多い。
本発明のデータ伝送信号線は、CS信号線、RAS信号線およびWE信号線を第1の遮断手段4aに接続し、CKE信号線、ADR信号線、BA信号線およびDM信号線を第2の遮断手段4bに接続している。このようにパワーダウンモードおよびセルフリフレッシュモードの間、ハイレベルになるか、ハイレベルが多いCS信号線、RAS信号線およびWE信号線を第1の遮断手段4aに接続するので、電位が等しい信号線間に電流が流れることはない。またパワーダウンモードおよびセルフリフレッシュモードの間、ローレベルになるか、ローレベルが多いCKE信号線、ADR信号線、BA信号線およびDM信号線を第2の遮断手段4bに接続するので、電位が等しい信号線間に電流が流れることはない。さらに第1の遮断手段4aと第2の遮断手段4bは分離され、この両者間で電流が流れることはない。このような結果、本発明によれば、省電力モ−ドのときの電力を極めて低く抑えることができる。
パワーダウンモードまたはセルフリフレッシュモードの終了は、第1の遮断手段4aと第2の遮断手段4bを動作させ、電力供給をオンした後、CKE信号をローレベルからハイレベルに変化させて、パワーダウンモードまたはセルフリフレッシュモードを終了する。CKE信号をハイレベルにする前に、少なくとも1クロックの間、クロックをトグルさせる必要がある。
(実施の形態1)
本発明の実施の形態1を図2に示す。図2は図1の一部を示し、データ処理手段1と、動作制御手段2と、第1の遮断手段4aと第2の遮断手段4bと、電源5を示す。実施の形態1では省電力モードのとき、動作制御手段の端子がハイレベルになる端子に接続されるデータ伝送通信線6a(CS線、RAS線、CAS線、WE線)は、一まとめにして第1の遮断手段4aに接続し、ローレベルになる端子に接続されるデータ伝送通信線6b(ADR線、BA線、DM線、CKE線)は、一まとめにして第1の遮断手段4bに接続する。また省電力モードのとき、動作制御手段の端子がハイインピーダンスになる端子に接続されるデータ伝送通信線6c(DQ線、DQS線)は、第1または第2の遮断手段のいずれかに接続する。その他の部分は図1に示した構成と同じである。
実施の形態1の場合、一定時間以上データ処理手段1へのアクセスがないとき、省電力モードに移行する。省電力モード信号によりデータ処理手段1が省電力モードに移行し、データ処理手段1が省電力モードに移行する時間の経過後、第1の遮断手段4aと第2の遮断手段4bを動作させ、電力供給を遮断する。これにより、省電力モードのときCS信号線、RAS信号線およびWE信号線が第1の遮断手段4aに接続され、これら信号線は電位が等しく、そのため電流が流れることはない。またCKE信号線、ADR信号線、BA信号線およびDM信号線が第2の遮断手段4bに接続され、これら信号線は電位が等しく、電流が流れない。また省電力モードのときハイインピーダンスになるDQ信号線、DQS信号線は、元来電流の流れない信号線であるから、省電力モードのとき電流が流れないように回路を制御する必要はないが、データ伝送通信線6の終端における信号の反射を抑える為に第1の遮断手段4aまたは第2の遮断手段4bのいずれかに接続することが必要である。
(実施の形態2)
本発明の実施の形態2を図3に示す。
図3は図1の一部を示し、データ処理手段1と、動作制御手段2と、第3の遮断手段4cと、電源5を示す。第3の遮断手段4cは前記第1第2の遮断手段同様、電圧安定化手段もしくは半導体スイッチからなる。
実施の形態2では省電力モードのとき、動作制御手段の端子が全てハイレベルになり、CKE信号のみローレベルになる場合の実施形態を示す。
端子に接続されるデータ伝送通信線6f、6g(CS線、RAS線、CAS線、WE線、ADR線、BA線、DM線)は、一まとめにして第3の遮断手段4cに接続し、1つだけローレベルになるCKE線6hは高速通信を行わないので、反射を生じることがなく、終端抵抗7に接続する必要はない。また第3の遮断手段4cにも接続せずに、データ処理手段1と動作制御手段2だけに接続する。ここで省電力モードのとき、動作制御手段の端子がハイインピーダンスになる端子に接続されるデータ伝送通信線(DQ線、DQS線)は、第3の遮断手段に接続する(図3では省略している)。その他の部分は図1に示した構成と同じである。
実施の形態2の場合、一定時間以上データ処理手段1へのアクセスがないとき、CKE信号をローレベルにして省電力モードに移行する。この省電力モード信号によりデータ処理手段1が省電力モードに移行し、データ処理手段1が省電力モードに移行する時間の経過後、CKE信号以外の端子出力をハイレベルにする。その後、第3の遮断手段4cを動作させ、電力供給を遮断する。これにより、省電力モードへの移行が完了する。これによりCKE端子を除き、全入出力端子はハイレベルであるから電流が流れない。CKE端子はローレベルであるが、CKE信号線は終端抵抗に接続せず、データ処理手段1と動作制御手段2を接続するだけであるので、他の入出力端子とは分離されており、他の入出力端子との間で電流が流れることはない。
そして、省電力モードからの復帰は、第3の遮断手段4cを動作させ、電力供給をオンした後、CKE以外の全入出力端子を戻し、その後CKE信号をローレベルからハイレベルに変化させる。
上記実施の形態は、データ処理手段として、DDRメモリを使用した場合を説明したが、本発明は実施の形態に限定されることはなく、省電力モードを有するIC、LSIを使用して省電力制御装置を構成することが可能である。
省電力制御装置のブロック図である。 実施の形態1のブロック図である。 実施の形態2のブロック図である。
符号の説明
1 データ処理手段
2 動作制御手段
3 画像処理ユニット

4a 第1の遮断手段
4b 第2の遮断手段
4c 第3の遮断手段
5 電源
6 データ伝送通信線
7 終端抵抗

Claims (4)

  1. データ処理手段と、
    前記データ処理手段の動作を制御する動作制御手段と、
    前記データ処理手段と動作制御手段を接続するデータ伝送通信線と、
    前記データ伝送通信線に一端を接続して他端を電源に接続する終端抵抗と、
    前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第1の電位レベルになる端子を接続する第1の遮断手段と、
    前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第2の電位レベルになる端子を接続する第2の遮断手段と、
    前記動作制御手段が省電力モード時には前記第1と第2の遮断手段を制御する制御部を備えることを特徴とする省電力制御装置。
  2. 前記動作制御手段が省電力モード時にハイインピーダンスになる端子を、前記第1の遮断手段または第2の遮断手段の一方に接続することを特徴とする請求項1記載の省電力制御装置。
  3. データ処理手段と、前記データ処理手段と動作制御手段を接続するデータ伝送通信線と、前記データ伝送通信線に一端を接続して他端を電源に接続する終端抵抗と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第1の電位レベルになる端子を接続する第1の遮断手段と、前記電源と終端抵抗の間に挿入され前記動作制御手段が省電力モード時に第2の電位レベルになる端子を接続する第2の遮断手段を備える省電力制御装置の省電力制御方法であって、
    前記データ処理手段へのアクセスが一定時間以上なくなったときには前記動作制御手段の省電力モード設定端子より省電力モード信号を発生するステップと、
    前記省電力モード信号によりデータ処理手段を省電力モードに移行させるステップと、
    前記データ処理手段が省電力モードに移行した後に前記第1の遮断手段と第2の遮断手段を遮断状態に作動させるステップと
    からなることを特徴とする省電力制御装置の省電力制御方法。
  4. 省電力モードからの復帰は、前記第1の遮断手段と第2の遮断手段を動作させ、電力供給をオンした後、その後省電力モード設定端子信号をローレベルからハイレベルに変化させることを特徴とする請求項3に記載の省電力制御装置の省電力制御方法。
JP2005157572A 2005-05-30 2005-05-30 省電力制御装置および省電力制御方法 Active JP4680682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005157572A JP4680682B2 (ja) 2005-05-30 2005-05-30 省電力制御装置および省電力制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157572A JP4680682B2 (ja) 2005-05-30 2005-05-30 省電力制御装置および省電力制御方法

Publications (2)

Publication Number Publication Date
JP2006331305A JP2006331305A (ja) 2006-12-07
JP4680682B2 true JP4680682B2 (ja) 2011-05-11

Family

ID=37552906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157572A Active JP4680682B2 (ja) 2005-05-30 2005-05-30 省電力制御装置および省電力制御方法

Country Status (1)

Country Link
JP (1) JP4680682B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5200692B2 (ja) * 2007-09-14 2013-06-05 株式会社リコー データ処理装置、データ処理装置の電圧制御方法及び画像形成装置
US7868649B2 (en) 2007-09-14 2011-01-11 Ricoh Company, Limted Data processing apparatus, method of controlling termination voltage of data processing apparatus, and image forming apparatus
JP5725695B2 (ja) 2009-03-16 2015-05-27 キヤノン株式会社 データ記憶装置、及びデータ記憶装置の制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033774A (ja) * 2000-07-14 2002-01-31 Nec Corp バス終端調整装置及びバス終端調整方法
JP2003068082A (ja) * 2001-08-24 2003-03-07 Elpida Memory Inc メモリデバイス及びメモリシステム
JP2003271269A (ja) * 2002-03-14 2003-09-26 Toshiba Corp 電子機器、電子機器の省電力化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033774A (ja) * 2000-07-14 2002-01-31 Nec Corp バス終端調整装置及びバス終端調整方法
JP2003068082A (ja) * 2001-08-24 2003-03-07 Elpida Memory Inc メモリデバイス及びメモリシステム
JP2003271269A (ja) * 2002-03-14 2003-09-26 Toshiba Corp 電子機器、電子機器の省電力化方法

Also Published As

Publication number Publication date
JP2006331305A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
KR100357732B1 (ko) 전력을 적게 소비하는 동기식반도체메모리시스템
US8164965B2 (en) Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency
US7262986B2 (en) Memory system and semiconductor integrated circuit
US20010054135A1 (en) Memory control technique
JP2008198356A (ja) プリアンブル機能を有する半導体メモリ装置
JP2010153018A (ja) 不揮発性メモリと、不揮発性メモリからメモリコントローラへレディ/ビジー信号を提供する方法および装置
JP4680682B2 (ja) 省電力制御装置および省電力制御方法
JP5039277B2 (ja) 入出力回路
JP4574967B2 (ja) 部分的に制御される遅延同期ループを備える半導体メモリ装置
JP4485637B2 (ja) 半導体装置及び半導体装置の内部電源生成方法
CN115413357A (zh) 供电电压选择电路
US8274843B2 (en) Semiconductor device having nonvolatile memory element and data processing system including the same
KR100507855B1 (ko) 디디알 에스디램의 읽기 동작을 위한 데이터 스위치 제어 신호발생 회로
KR100587690B1 (ko) 어드레스 버퍼 회로 및 어드레스 버퍼 제어방법
JP4882807B2 (ja) Sdram制御回路及び情報処理装置
JP2008192264A (ja) 半導体記憶装置
JP2003091453A (ja) メモリ制御装置
JP2004287948A (ja) メモリ制御装置および電子機器のコントローラ
JPS6326892A (ja) メモリ装置
JP2021026730A (ja) メモリコントローラおよびメモリ制御方法
CN116662227A (zh) 与时钟同步有关的存储系统
JPH0887444A (ja) メモリシステム
KR19990048155A (ko) 저 전원 전압으로 동작하는 반도체 메모리 장치
KR20100124594A (ko) 반도체 메모리 장치
KR20100028810A (ko) 반도체 메모리소자의 오토프리차지 제어회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110203

R150 Certificate of patent or registration of utility model

Ref document number: 4680682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3