JP2007249480A5 - - Google Patents

Claims (8)

1. 複数の機能を実行するための複数のプログラムに含まれる少なくともいずれかのプログラムをメモリにロードし、前記メモリにロードされたプログラムを実行可能なデータ処理装置であって、
   画像データを入力する入力手段と、
   前記複数の機能に含まれる特定機能に対応するプログラムを格納する第１の格納手段と、
   前記複数の機能に含まれ、前記特定機能とは異なる他の機能に対応する少なくとも１つのプログラムを格納する第２の格納手段と、
   前記メモリにロードされたプログラムを実行する実行手段と、
   前記入力手段により入力された画像データが、前記特定機能に対応するプログラムの実行に伴って前記メモリ及び前記第２の格納手段のいずれに格納されるかを判定する判定手段と、
   前記入力手段により入力された画像データが前記第２の格納手段に格納されると前記判定手段が判定した場合に、前記第２の格納手段への電力供給を開始する電力供給手段と、
   前記データ処理装置の電源が投入された場合に、前記第１の格納手段に格納された前記特定機能に対応するプログラムを前記メモリにロードし、前記電力供給手段から前記第２の格納手段への電力供給が開始された場合に、前記他の機能に対応するプログラムを前記第２の格納手段から前記メモリにロードするよう制御する制御手段と、
   を有することを特徴とするデータ処理装置。
2. 前記第１の格納手段に格納されるプログラムを、前記特定機能に対応するプログラムから前記他の機能に対応するプログラムに変更する変更手段を有することを特徴とする請求項１に記載のデータ処理装置。
3. 前記入力手段は、外部装置から送信された画像データを受信することにより画像データを入力することを特徴とする請求項１又は２に記載のデータ処理装置。
4. 前記メモリにロードされていない前記他のプログラムに対応する機能の実行要求を受け付ける受付手段を有し、
   前記電力供給手段は、前記受付手段が前記実行要求を受け付けたことに応じて前記第２の格納手段への電力供給を開始することを特徴とする請求項１乃至３のいずれか１項に記載のデータ処理装置。
5. 複数の機能を実行するための複数のプログラムに含まれる少なくともいずれかのプログラムをメモリにロードし、前記メモリにロードされた前記複数のプログラムを実行可能であり、前記複数の機能に含まれる特定機能に対応するプログラムを格納する第１の格納手段と、前記複数の機能に含まれ、前記特定機能とは異なる他の機能に対応する少なくとも１つのプログラムを格納する第２の格納手段とを有するデータ処理装置の制御方法であって、
   画像データを入力する入力工程と、
   前記データ処理装置の電源が投入された場合に、前記第１の格納手段に格納された前記特定機能に対応するプログラムを前記メモリにロードする第１ロード工程と、
   前記入力工程により入力された画像データが、前記特定機能に対応するプログラムの実行に伴って前記メモリ及び前記第２の格納手段のいずれに格納されるかを判定する判定工程と、
   前記入力工程により入力された画像データが前記第２の格納手段に格納されると前記判定工程にて判定された場合に、前記第２の格納手段への電力供給を開始する電力供給工程と、
   前記電力供給工程により前記第２の格納手段への電力供給が開始された場合に、前記他の機能に対応するプログラムを前記第２の格納手段から前記メモリにロードする第２ロード工程と、
   前記メモリにロードされたプログラムを実行する実行工程と、
   を有することを特徴とするデータ処理装置の制御方法。
6. 前記第１の格納手段に格納されるプログラムを、前記特定機能に対応するプログラムから前記他の機能に対応するプログラムに変更する変更工程を有することを特徴とする請求項５に記載のデータ処理装置の制御方法。
7. 前記入力工程は、外部装置から送信された画像データを受信することにより画像データを入力することを特徴とする請求項５又は６に記載のデータ処理装置の制御方法。
8. 前記メモリにロードされていない前記他のプログラムに対応する機能の実行要求を受け付ける受付工程を有し、
   前記電力供給工程は、前記受付工程にて前記実行要求が受け付けられたことに応じて前記第２の格納手段への電力供給を開始することを特徴とする請求項５乃至７のいずれか１項に記載のデータ処理装置の制御方法。