JP2012128846A5 - - Google Patents

Claims (8)

1. キャッシュ管理の方法であって、
   新しいキャッシュ・ラインをキャッシュに挿入する為に、第１のキャッシュ・コントローラによって、キャッシュ制御動作のための要求を受信するステップであって、前記キャッシュは前記第１のキャッシュ・コントローラによって第１のプロセッサに接続されており、前記要求が第２のキャッシュ・コントローラを介して第２のプロセッサから受信される、前記受信するステップと、
   前記第１のキャッシュ・コントローラによって、前記要求が強制キャッシュ注入を表すか否かを判定するステップと、
   前記要求が強制キャッシュ注入を表すという判定に応答して、前記第１のキャッシュ・コントローラによって、前記新しいキャッシュ・ラインの前記キャッシュへの挿入を承認するステップと、
   前記要求が強制キャッシュ注入を表していないという判定に応答して、前記第１のキャッシュ・コントローラによって、前記新しいキャッシュ・ラインのアドレスと既定アドレス範囲との比較に基づいて、前記新しいキャッシュ・ラインの前記挿入を承認するか否かを判定するステップと
   を含む、前記方法。
2. 前記新しいキャッシュ・ラインのアドレスと前記既定アドレス範囲との比較に基づいて、前記新しいキャッシュ・ラインの前記キャッシュへの前記挿入を承認するか否かを判定するステップが、
   前記第１のキャッシュ・コントローラによって、無効キャッシュ・ラインが利用可能であるか否かを判定するステップと、
   前記無効キャッシュ・ラインが利用可能であるという判定に応答して、前記第１のキャッシュ・コントローラによって、前記新しいキャッシュ・ラインの前記キャッシュへの前記挿入を承認するステップと
   を含む、請求項１に記載の方法。
3. 前記新しいキャッシュ・ラインのアドレスと前記既定アドレス範囲との比較に基づいて、前記新しいキャッシュ・ラインの前記キャッシュへの前記挿入を承認するか否かを判定するステップが、
   前記無効キャッシュ・ラインが利用可能でないという判定に応答して、前記第１のキャッシュ・コントローラによって、前記新しいキャッシュ・ラインの前記アドレスが第１のクラスのアドレス範囲内にあるか否かを判定するステップと、
   前記新しいキャッシュ・ラインの前記アドレスが前記第１のクラスのアドレス範囲内にあるという判定に応答して、前記第１のキャッシュ・コントローラによって、前記新しいキャッシュ・ラインの前記キャッシュへの前記挿入を承認するステップと
   を更に含む、請求項２に記載の方法。
4. 前記新しいキャッシュ・ラインのアドレスと前記既定アドレス範囲との比較に基づいて、前記新しいキャッシュ・ラインの前記キャッシュへの前記挿入を承認するか否かを判定するステップが、
   前記新しいキャッシュ・ラインの前記アドレスが前記第１のクラスのアドレス範囲内にないという判定に応答して、前記第１のキャッシュ・コントローラによって、少なくとも１つの可能な犠牲キャッシュ・ラインが前記第１のクラスのアドレス範囲外にあるか否かを判定するステップと、
   前記少なくとも１つの可能な犠牲キャッシュ・ラインが前記第１のクラスのアドレス範囲外にあるという判定に応答して、前記第１のキャッシュ・コントローラによって、前記新しいキャッシュ・ラインの前記挿入を承認するステップと、
   前記少なくとも１つの可能な犠牲キャッシュ・ラインが前記第１のクラスのアドレス範囲外にないという判定に応答して、前記第１のキャッシュ・コントローラによって、前記新しいキャッシュ・ラインの前記キャッシュへの前記挿入を拒否するステップと
   を更に含む、請求項３に記載の方法。
5. 前記新しいキャッシュ・ラインの前記キャッシュへの前記挿入を承認するステップが、
   前記第１のキャッシュ・コントローラによって、無効キャッシュ・ラインが利用可能であるか否かを判定するステップと、
   前記無効キャッシュ・ラインが利用可能であるという判定に応答して、前記第１のキャッシュ・コントローラによって、前記無効キャッシュ・ラインを犠牲キャッシュ・ラインとして選択し、前記キャッシュ内で、前記第１のキャッシュ・コントローラによって、前記犠牲キャッシュ・ラインを前記新しいキャッシュ・ラインによって置換するステップと
   を含む、請求項１に記載の方法。
6. 前記新しいキャッシュ・ラインの前記キャッシュへの前記挿入を承認するステップが、
   無効キャッシュ・ラインが利用可能でないという判定に応答して、前記第１のキャッシュ・コントローラによって、前記キャッシュが第２のクラスの犠牲キャッシュ・ラインを含むか否かを判定するステップであって、前記第２のクラスの犠牲キャッシュ・ラインが第２のクラスのアドレス範囲内にあるアドレスを有する、前記判定するステップと、
   前記キャッシュが第２のクラスの犠牲キャッシュ・ラインを含むという判定に応答して、前記キャッシュ・コントローラによって、前記第２のクラスの犠牲キャッシュ・ラインを前記犠牲キャッシュ・ラインとして選択し、前記キャッシュ内で、前記キャッシュ・コントローラによって、前記犠牲キャッシュ・ラインを前記新しいキャッシュ・ラインによって置換するステップと、
   前記キャッシュが第２のクラスの犠牲キャッシュ・ラインを含まないという判定に応答して、前記キャッシュ・コントローラによって、第１のクラスの犠牲キャッシュ・ラインを前記犠牲キャッシュ・ラインとして選択し、前記キャッシュ内で、前記キャッシュ・コントローラによって、前記犠牲キャッシュ・ラインを前記新しいキャッシュ・ラインによって置換するステップと
   を更に含む、請求項５に記載の方法。
7. キャッシュ管理のための、キャッシュ・メモリを制御するキャッシュ・コントローラを含む装置であって、第１のキャッシュ・コントローラが、請求項１〜６のいずれか一項に記載の方法の各ステップを実行することによって機能するように構成されている、前記装置。
8. コンピュータ・プログラムであって、コンピュータに、請求項１〜６のいずれか一項に記載の方法の各ステップを実行させる前記コンピュータ・プログラム。