JP2011065386A5 - メモリコントローラおよびその制御方法 - Google Patents

メモリコントローラおよびその制御方法 Download PDF

Info

Publication number
JP2011065386A5
JP2011065386A5 JP2009214980A JP2009214980A JP2011065386A5 JP 2011065386 A5 JP2011065386 A5 JP 2011065386A5 JP 2009214980 A JP2009214980 A JP 2009214980A JP 2009214980 A JP2009214980 A JP 2009214980A JP 2011065386 A5 JP2011065386 A5 JP 2011065386A5
Authority
JP
Japan
Prior art keywords
data
operation mode
refresh operation
volatile
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009214980A
Other languages
English (en)
Other versions
JP2011065386A (ja
JP5524551B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009214980A priority Critical patent/JP5524551B2/ja
Priority claimed from JP2009214980A external-priority patent/JP5524551B2/ja
Priority to US12/870,537 priority patent/US8190788B2/en
Publication of JP2011065386A publication Critical patent/JP2011065386A/ja
Priority to US13/450,277 priority patent/US8375149B2/en
Publication of JP2011065386A5 publication Critical patent/JP2011065386A5/ja
Application granted granted Critical
Publication of JP5524551B2 publication Critical patent/JP5524551B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、揮発性メモリから不揮発性メモリへのデータ退避動作に費やされる電力量を抑え、データ退避動作に必要な供給電力を低減ることを目的とする。
本発明にかかるメモリコントローラは、揮発性メモリと不揮発性メモリとの間におけるデータの転送を制御するメモリコントローラであって、リフレッシュ動作モードとセルフリフレッシュ動作モードとを含む複数の動作モードの何れかで動作する複数の揮発性メモリに保持されているデータを不揮発性メモリへ転送するデータ転送手段と、前記データ転送手段による前記複数の揮発性メモリの少なくとも一つからのデータ読出が終了すると、前記データ読出が終了した揮発性メモリを前記リフレッシュ動作モードから前記セルフリフレッシュ動作モードへ移行させる制御手段とを有前記制御手段は、データを読み出すためのイネーブル信号を前記複数の揮発性メモリに供給する第1モードと、前記イネーブル信号を前記複数の揮発性メモリの一部に供給するとともに当該イネーブル信号を供給しない揮発性メモリを前記セルフリフレッシュ動作モードに遷移させる第2モードとを切り替えることを特徴とする。
本発明によれば、揮発性メモリから不揮発性メモリへのデータ退避動作に費やされる電力量を抑え、データ退避動作に必要な供給電力を低減することが可能となる。

Claims (13)

  1. 揮発性メモリと不揮発性メモリとの間におけるデータの転送を制御するメモリコントローラであって、
    リフレッシュ動作モードとセルフリフレッシュ動作モードとを含む複数の動作モードの何れかで動作する複数の揮発性メモリに保持されているデータを不揮発性メモリへ転送するデータ転送手段と、
    前記データ転送手段による前記複数の揮発性メモリの少なくとも一つからのデータ読出が終了すると、前記データ読出が終了した揮発性メモリを前記リフレッシュ動作モードから前記セルフリフレッシュ動作モードへ移行させる制御手段とを有
    前記制御手段は、データを読み出すためのイネーブル信号を前記複数の揮発性メモリに供給する第1モードと、前記イネーブル信号を前記複数の揮発性メモリの一部に供給するとともに当該イネーブル信号を供給しない揮発性メモリを前記セルフリフレッシュ動作モードに遷移させる第2モードとを切り替えることを特徴とするメモリコントローラ。
  2. 前記制御手段は、前記不揮発性メモリへのデータ書込の進行状況に応じて、当該不揮発性メモリを前記セルフリフレッシュ動作モードから前記リフレッシュ動作モードに復帰させる制御を行うことを特徴とする請求項1に記載されたメモリコントローラ。
  3. 主電源に代わって電源を供給するバックアップ電源から電源が供給される場合、前記データ転送手段と前記制御手段は、前記揮発性メモリに保持されているデータを前記不揮発性メモリへ転送することを特徴とする請求項1または請求項2に記載されたメモリコントローラ。
  4. 前記データ転送手段による前記揮発性メモリから前記不揮発性メモリへのデータ転送は、前記メモリコントローラの内部に備えられたデータ保持手段を介して行われることを特徴とする請求項1から請求項3の何れか一項に記載されたメモリコントローラ。
  5. 前記データ転送手段により前記揮発性メモリから読み出されたデータは前記データ保持手段に保持され、前記保持されたデータは所定のデータサイズに分割されて前記不揮発性メモリへ転送されることを特徴とする請求項4に記載されたメモリコントローラ。
  6. 前記不揮発性メモリへのデータ書込の進行状況は、前記不揮発性メモリへのデータ書込み数をカウントするか、前記不揮発性メモリへの書込みサイクルから計算される時間をタイマで計測するかにより判定することを特徴とする請求項2に記載されたメモリコントローラ。
  7. 第1バスを介して記憶装置と接続され、第2バスを介して複数の揮発性メモリと接続されるメモリコントローラであって、
    リフレッシュ動作モードとセルフリフレッシュ動作モードとを含む複数の動作モードの何れかで動作する前記複数の揮発性メモリが保持するデータを前記記憶装置に転送する転送手段と、
    前記転送手段による前記複数の揮発性メモリの少なくとも一つからのデータ読出が終了すると、前記データ読出が終了した揮発性メモリを前記リフレッシュ動作モードから前記セルフリフレッシュ動作モードへ移行させる制御手段とを有し、
    前記制御手段は、データを読み出すためのイネーブル信号を前記複数の揮発性メモリに供給する第1モードと、前記イネーブル信号を前記複数の揮発性メモリの一部に供給するとともに当該イネーブル信号を供給しない揮発性メモリを前記セルフリフレッシュ動作モードに遷移させる第2モードとを切り替えることを特徴とするメモリコントローラ。
  8. 前記第2バスは前記第1バスよりもスループットが大きいことを特徴とする請求項7に記載されたメモリコントローラ。
  9. 前記揮発性メモリはSDRAMであることを特徴とする請求項7または請求項8に記載されたメモリコントローラ。
  10. 揮発性メモリと不揮発性メモリとの間におけるデータの転送を制御するメモリコントローラの制御方法であって、
    リフレッシュ動作モードとセルフリフレッシュ動作モードとを含む複数の動作モードの何れかで動作する複数の揮発性メモリに保持されているデータを不揮発性メモリへ転送するデータ転送工程と、
    前記データ転送工程における前記複数の揮発性メモリの少なくとも一つからのデータ読出終了すると、前記データ読出が終了した揮発性メモリを前記リフレッシュ動作モードから前記セルフリフレッシュ動作モードへ移行させる制御工程とを有し、
    前記制御工程において、データを読み出すためのイネーブル信号を前記複数の揮発性メモリに供給する第1モードと、前記イネーブル信号を前記複数の揮発性メモリの一部に供給するとともに当該イネーブル信号を供給しない揮発性メモリを前記セルフリフレッシュ動作モードに遷移させる第2モードとを切り替えることを特徴とするメモリコントローラの制御方法。
  11. 第1バスを介して記憶装置と接続され、前記第1バスよりスループットが大きい第2バスを介して複数の揮発性メモリと接続されるメモリコントローラの制御方法であって、
    リフレッシュ動作モードとセルフリフレッシュ動作モードとを含む複数の動作モードの何れかで動作する前記複数の揮発性メモリが保持するデータを前記記憶装置に転送する転送工程と、
    前記転送工程における前記複数の揮発性メモリの少なくとも一つからのデータ読み出が終了すると、前記データ読出が終了した揮発性メモリを前記リフレッシュ動作モードから前記セルフリフレッシュ動作モードへ移行させる制御工程とを有し、
    前記制御工程において、データを読み出すためのイネーブル信号を前記複数の揮発性メモリに供給する第1モードと、前記イネーブル信号を前記複数の揮発性メモリの一部に供給するとともに当該イネーブル信号を供給しない揮発性メモリを前記セルフリフレッシュ動作モードに遷移させる第2モードとを切り替えることを特徴とするメモリコントローラの制御方法。
  12. コンピュータを
    揮発性メモリと不揮発性メモリとの間におけるデータの転送を制御するメモリコントローラであって、
    リフレッシュ動作モードとセルフリフレッシュ動作モードとを含む複数の動作モードの何れかで動作する複数の揮発性メモリに保持されているデータを不揮発性メモリへ転送するデータ転送手段と、
    前記データ転送手段による前記複数の揮発性メモリの少なくとも一つからのデータ読出が終了すると、前記データ読出が終了した揮発性メモリを前記リフレッシュ動作モードから前記セルフリフレッシュ動作モードへ移行させる制御手段とを有し、
    前記制御手段は、データを読み出すためのイネーブル信号を前記複数の揮発性メモリに供給する第1モードと、前記イネーブル信号を前記複数の揮発性メモリの一部に供給するとともに当該イネーブル信号を供給しない揮発性メモリを前記セルフリフレッシュ動作モードに遷移させる第2モードとを切り替えることを特徴とするメモリコントローラとして機能させるためのプログラム。
  13. コンピュータを、
    第1バスを介して記憶装置と接続され、第2バスを介して複数の揮発性メモリと接続されるメモリコントローラであって、
    リフレッシュ動作モードとセルフリフレッシュ動作モードとを含む複数の動作モードの何れかで動作する前記複数の揮発性メモリが保持するデータを前記記憶装置に転送する転送手段と、
    前記転送手段による前記複数の揮発性メモリの少なくとも一つからのデータ読出が終了すると、前記データ読出が終了した揮発性メモリを前記リフレッシュ動作モードから前記セルフリフレッシュ動作モードへ移行させる制御手段とを有し、
    前記制御手段は、データを読み出すためのイネーブル信号を前記複数の揮発性メモリに供給する第1モードと、前記イネーブル信号を前記複数の揮発性メモリの一部に供給するとともに当該イネーブル信号を供給しない揮発性メモリを前記セルフリフレッシュ動作モードに遷移させる第2モードとを切り替えることを特徴とするメモリコントローラメモリコントローラとして機能させるためのプログラム。
JP2009214980A 2009-09-16 2009-09-16 メモリコントローラおよびその制御方法 Active JP5524551B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009214980A JP5524551B2 (ja) 2009-09-16 2009-09-16 メモリコントローラおよびその制御方法
US12/870,537 US8190788B2 (en) 2009-09-16 2010-08-27 Shifting volatile memories to self-refresh mode
US13/450,277 US8375149B2 (en) 2009-09-16 2012-04-18 Memory controller connected to plural volatile memories and data saving control method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009214980A JP5524551B2 (ja) 2009-09-16 2009-09-16 メモリコントローラおよびその制御方法

Publications (3)

Publication Number Publication Date
JP2011065386A JP2011065386A (ja) 2011-03-31
JP2011065386A5 true JP2011065386A5 (ja) 2012-10-18
JP5524551B2 JP5524551B2 (ja) 2014-06-18

Family

ID=43731581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009214980A Active JP5524551B2 (ja) 2009-09-16 2009-09-16 メモリコントローラおよびその制御方法

Country Status (2)

Country Link
US (2) US8190788B2 (ja)
JP (1) JP5524551B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101784322B1 (ko) * 2010-11-25 2017-10-12 에스프린팅솔루션 주식회사 무선 네트워크를 형성하는 화상형성장치 및 그 동작 방법
JP5728370B2 (ja) * 2011-11-21 2015-06-03 株式会社東芝 半導体記憶装置およびその駆動方法
JP2013196494A (ja) * 2012-03-21 2013-09-30 Toshiba Corp メモリシステム
US10684664B2 (en) 2014-07-31 2020-06-16 Hewlett Packard Enterprise Develepment Lp Removable test and diagnostics circuit
US11190400B2 (en) 2014-08-06 2021-11-30 Belkin International, Inc. Identifying and automating a device type using image data
US9110848B1 (en) * 2014-10-07 2015-08-18 Belkin International, Inc. Backup-instructing broadcast to network devices responsive to detection of failure risk
KR20160131359A (ko) * 2015-05-07 2016-11-16 에스케이하이닉스 주식회사 메모리 모듈, 메모리 모듈의 모듈 콘트롤러 및 메모리 모듈의 동작 방법
WO2016182579A1 (en) * 2015-05-14 2016-11-17 Hewlett Packard Enterprise Development Lp Data transfers based on state transition detections
US9965017B2 (en) 2016-04-12 2018-05-08 International Business Machines Corporation System and method for conserving energy in non-volatile dual inline memory modules
DE102018104226A1 (de) * 2018-02-26 2019-08-29 Insta Gmbh Kommunikationsmodul sowie Verfahren zum Betreiben eines solchen Kommunikationsmoduls
WO2019203782A1 (en) * 2018-04-16 2019-10-24 Hewlett-Packard Development Company, L.P. Data storage device power provisions
US11073855B2 (en) * 2019-07-29 2021-07-27 Micron Technology, Inc. Capacitor-based power converter with buck converter
US12027196B2 (en) 2021-07-08 2024-07-02 Kioxia Corporation Memory system, control method, and power control circuit
US11520661B1 (en) * 2021-07-12 2022-12-06 Apple Inc. Scheduling of data refresh in a memory based on decoding latencies

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299616A (ja) 1992-04-16 1993-11-12 Hitachi Ltd 半導体記憶装置
JP3133492B2 (ja) 1992-07-10 2001-02-05 株式会社東芝 情報処理装置
JPH06231053A (ja) 1993-02-05 1994-08-19 Toshiba Corp データ退避方式
JP3350198B2 (ja) * 1994-01-12 2002-11-25 株式会社日立製作所 バックアップ機能付き記憶システム
JPH08161236A (ja) 1994-11-30 1996-06-21 Nec Corp フラッシュメモリによるデータバックアップ方式
JP3728468B2 (ja) * 1995-12-27 2005-12-21 株式会社東芝 メモリ制御装置
KR100285063B1 (ko) * 1998-08-13 2001-03-15 윤종용 동기형 램 장치와 시스템 버스를 공유하는 동기형 플래시 메모리 장치의 소거 및 쓰기 방법
JP2002358231A (ja) * 2001-05-31 2002-12-13 Fujitsu Ltd メモリ制御システム
JP2003308691A (ja) * 2002-04-11 2003-10-31 Elpida Memory Inc 半導体記憶装置
JP4499982B2 (ja) * 2002-09-11 2010-07-14 株式会社日立製作所 メモリシステム
CN1717662B (zh) * 2002-11-28 2010-04-28 株式会社瑞萨科技 存储器模块、存储器系统和信息仪器
JP2008146736A (ja) * 2006-12-08 2008-06-26 Toshiba Corp マルチチップパッケージ型半導体装置
US7694093B2 (en) * 2007-04-27 2010-04-06 Hewlett-Packard Development Company, L.P. Memory module and method for mirroring data by rank
JP2009104271A (ja) * 2007-10-22 2009-05-14 Nec Electronics Corp オーディオデータ再生装置及びオーディオデータ再生方法
US8325554B2 (en) * 2008-07-10 2012-12-04 Sanmina-Sci Corporation Battery-less cache memory module with integrated backup
US7990797B2 (en) * 2009-02-11 2011-08-02 Stec, Inc. State of health monitored flash backed dram module

Similar Documents

Publication Publication Date Title
JP2011065386A5 (ja) メモリコントローラおよびその制御方法
JP6030987B2 (ja) メモリ制御回路
JP2015537400A5 (ja)
JP2009026271A5 (ja)
JP2012104110A5 (ja)
JP2008097237A5 (ja)
JP2008192266A5 (ja)
JP5524551B2 (ja) メモリコントローラおよびその制御方法
TWI588826B (zh) 記憶體裝置及包含其之記憶體系統
MX2009009488A (es) Control de potencia de transistor de linea de palabra para la lectura y escritura en una memoria magnetoresistiva de acceso aleatorio de torque de transferencia de giro.
MY158276A (en) Method and device for reduced read latency of non-volatile memory
JP2013058019A5 (ja)
JP2010055699A5 (ja)
TW200834304A (en) Non-volatile semiconductor memory system and data write method thereof
JP2011034267A5 (ja)
JP2011095916A5 (ja) 電子機器および電子機器の制御方法
JP2010536115A5 (ja)
KR20100042854A (ko) 멀티 비트를 프로그램하는 가변 저항 메모리 장치
SG166730A1 (en) Dedicated interface to factory program phase-change memories
JP2015064758A5 (ja)
JP2010522406A5 (ja)
JP2018120376A5 (ja)
JP4770283B2 (ja) メモリ制御装置及びメモリ制御方法
JP2009289014A5 (ja)
US20160334861A1 (en) Power management for a data storage system