JP2011065386A - メモリコントローラ及びそのデータ退避制御方法 - Google Patents
メモリコントローラ及びそのデータ退避制御方法 Download PDFInfo
- Publication number
- JP2011065386A JP2011065386A JP2009214980A JP2009214980A JP2011065386A JP 2011065386 A JP2011065386 A JP 2011065386A JP 2009214980 A JP2009214980 A JP 2009214980A JP 2009214980 A JP2009214980 A JP 2009214980A JP 2011065386 A JP2011065386 A JP 2011065386A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- operation mode
- refresh operation
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
【解決手段】揮発性メモリと不揮発性メモリとの間でデータの転送を制御するメモリコントローラにおいて、それぞれがリフレッシュ動作モードとセルフリフレッシュ動作モードとを有する複数の揮発性メモリに保持されているデータを不揮発性メモリへ転送する。少なくとも1つの揮発性メモリからのデータ読み出しを終了すると、その揮発性メモリをリフレッシュ動作モードからセルフリフレッシュ動作モードへ移行させる。そして、不揮発性メモリへのデータ書込みの進行状況に応じて、その揮発性メモリをセルフリフレッシュ動作モードから復帰させるように制御する。
【選択図】図1
Description
それぞれがリフレッシュ動作モードとセルフリフレッシュ動作モードとを有する複数の揮発性メモリに保持されているデータを不揮発性メモリへ転送するデータ転送手段と、
前記データ転送手段により少なくとも1つの揮発性メモリからのデータ読み出しが終了すると、前記リフレッシュ動作モードから前記セルフリフレッシュ動作モードへ当該揮発性メモリを移行させ、前記不揮発性メモリへのデータ書込みの進行状況に応じて、当該揮発性メモリを前記セルフリフレッシュ動作モードから復帰させるように制御する制御手段と、
を有することを特徴とする。
<第1の実施形態>
(構成説明)
図1は、第1の実施形態におけるデータ退避制御方法を適用する回路構成の一例を示すブロック図である。図1に示すように、ASIC101に内蔵されるメモリコントローラ102は複数のメモリデバイスで構成されるメインメモリ部103とデータ退避時の格納用として利用する不揮発性メモリのフラッシュメモリ104とに接続される。実施形態では、メモリデバイスとして、揮発性メモリであるSDRAM(シンクロナスDRAM)を例に挙げて説明する。
(動作説明)
ここで、上述したデータ退避処理を指示するバックアップ電源制御部105の動作を、図5を用いて説明する。電源監視回路が主電源の電圧レベルを検出し(S501)、電圧レベルが所定のレベル以下に低下したか否かを判定する(S502)。判定の結果、主電源の電圧が所定のレベル以下と判定されると、制御回路がデータ退避動作を要求する信号を送出してASIC101のメモリコントローラ102に通知する(S503)。そして、制御回路がバックアップ電源である電源供給回路に切り替え、補助的な電源供給を開始する(S504)。
<第2の実施形態>
次に、図面を参照しながら本発明に係る第2の実施形態を詳細に説明する。第2の実施形態は、メモリデバイスとしてのSDRAMに供給する電圧を下げて動作時の消費電力を低減させるものである。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (7)
- 揮発性メモリと不揮発性メモリとの間でデータの転送を制御するメモリコントローラであって、
それぞれがリフレッシュ動作モードとセルフリフレッシュ動作モードとを有する複数の揮発性メモリに保持されているデータを不揮発性メモリへ転送するデータ転送手段と、
前記データ転送手段により少なくとも1つの揮発性メモリからのデータ読み出しが終了すると、当該揮発性メモリを前記リフレッシュ動作モードから前記セルフリフレッシュ動作モードへ移行させ、前記不揮発性メモリへのデータ書込みの進行状況に応じて、当該揮発性メモリを前記セルフリフレッシュ動作モードから復帰させるように制御する制御手段と、
を有することを特徴とするメモリコントローラ。 - 主電源に代わって電源を供給するバックアップ電源から電源が供給される場合に、前記データ転送手段と前記制御手段とにより前記揮発性メモリに保持されているデータを前記不揮発性メモリへ転送することを特徴とする請求項1記載のメモリコントローラ。
- 前記データ転送手段による前記揮発性メモリから前記不揮発性メモリへの転送は、前記メモリコントローラの内部に備えられたデータ保持手段を介して行なわれることを特徴とする請求項1又は2に記載のメモリコントローラ。
- 前記データ転送手段により前記データ保持手段には前記揮発性メモリから読み出されたデータが保持され、保持されたデータは予め定められたサイズに分割されて前記不揮発性メモリへ転送されることを特徴とする請求項3に記載のメモリコントローラ。
- 前記不揮発性メモリへのデータ書込みの進行状況は、前記不揮発性メモリへのデータ書込み数をカウントするか、前記不揮発性メモリへの書込みサイクルから計算される時間をタイマで計測するかにより判定することを特徴とする請求項1乃至4の何れか1項に記載のメモリコントローラ。
- 揮発性メモリと不揮発性メモリとの間でデータの転送を制御するメモリコントローラのデータ退避制御方法であって、
データ転送手段が、それぞれがリフレッシュ動作モードとセルフリフレッシュ動作モードとを有する複数の揮発性メモリに保持されているデータを不揮発性メモリへ転送するデータ転送工程と、
制御手段が、前記データ転送工程において少なくとも1つの揮発性メモリからのデータ読み出しを終了すると、当該揮発性メモリを前記リフレッシュ動作モードから前記セルフリフレッシュ動作モードへ移行させ、前記不揮発性メモリへのデータ書込みの進行状況に応じて、当該揮発性メモリを前記セルフリフレッシュ動作モードから復帰させるように制御する制御工程と、
を有することを特徴とするメモリコントローラのデータ退避制御方法。 - コンピュータを、請求項1乃至5の何れか1項に記載のメモリコントローラとして機能させるためのプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009214980A JP5524551B2 (ja) | 2009-09-16 | 2009-09-16 | メモリコントローラおよびその制御方法 |
US12/870,537 US8190788B2 (en) | 2009-09-16 | 2010-08-27 | Shifting volatile memories to self-refresh mode |
US13/450,277 US8375149B2 (en) | 2009-09-16 | 2012-04-18 | Memory controller connected to plural volatile memories and data saving control method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009214980A JP5524551B2 (ja) | 2009-09-16 | 2009-09-16 | メモリコントローラおよびその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011065386A true JP2011065386A (ja) | 2011-03-31 |
JP2011065386A5 JP2011065386A5 (ja) | 2012-10-18 |
JP5524551B2 JP5524551B2 (ja) | 2014-06-18 |
Family
ID=43731581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009214980A Active JP5524551B2 (ja) | 2009-09-16 | 2009-09-16 | メモリコントローラおよびその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8190788B2 (ja) |
JP (1) | JP5524551B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101784322B1 (ko) * | 2010-11-25 | 2017-10-12 | 에스프린팅솔루션 주식회사 | 무선 네트워크를 형성하는 화상형성장치 및 그 동작 방법 |
JP5728370B2 (ja) * | 2011-11-21 | 2015-06-03 | 株式会社東芝 | 半導体記憶装置およびその駆動方法 |
JP2013196494A (ja) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | メモリシステム |
US10684664B2 (en) | 2014-07-31 | 2020-06-16 | Hewlett Packard Enterprise Develepment Lp | Removable test and diagnostics circuit |
US9348689B2 (en) * | 2014-10-07 | 2016-05-24 | Belkin International Inc. | Backup-instructing broadcast to network devices responsive to detection of failure risk |
US11190400B2 (en) | 2014-08-06 | 2021-11-30 | Belkin International, Inc. | Identifying and automating a device type using image data |
KR20160131359A (ko) * | 2015-05-07 | 2016-11-16 | 에스케이하이닉스 주식회사 | 메모리 모듈, 메모리 모듈의 모듈 콘트롤러 및 메모리 모듈의 동작 방법 |
WO2016182579A1 (en) * | 2015-05-14 | 2016-11-17 | Hewlett Packard Enterprise Development Lp | Data transfers based on state transition detections |
US9965017B2 (en) | 2016-04-12 | 2018-05-08 | International Business Machines Corporation | System and method for conserving energy in non-volatile dual inline memory modules |
DE102018104226A1 (de) * | 2018-02-26 | 2019-08-29 | Insta Gmbh | Kommunikationsmodul sowie Verfahren zum Betreiben eines solchen Kommunikationsmoduls |
US11836358B2 (en) * | 2018-04-16 | 2023-12-05 | Hewlett-Packard Development Company, L.P. | Data storage device power provisions |
US11073855B2 (en) * | 2019-07-29 | 2021-07-27 | Micron Technology, Inc. | Capacitor-based power converter with buck converter |
US12027196B2 (en) | 2021-07-08 | 2024-07-02 | Kioxia Corporation | Memory system, control method, and power control circuit |
US11520661B1 (en) * | 2021-07-12 | 2022-12-06 | Apple Inc. | Scheduling of data refresh in a memory based on decoding latencies |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299616A (ja) * | 1992-04-16 | 1993-11-12 | Hitachi Ltd | 半導体記憶装置 |
JPH07211066A (ja) * | 1994-01-12 | 1995-08-11 | Hitachi Ltd | バックアップ機能付き記憶システム |
JPH09180438A (ja) * | 1995-12-27 | 1997-07-11 | Toshiba Corp | メモリ制御装置 |
JP2000076877A (ja) * | 1998-08-13 | 2000-03-14 | Samsung Electronics Co Ltd | 同期型ram装置とシステムバスを共有する同期型フラッシュメモリ装置の消去及び書込み方法 |
JP2002358231A (ja) * | 2001-05-31 | 2002-12-13 | Fujitsu Ltd | メモリ制御システム |
JP2004102781A (ja) * | 2002-09-11 | 2004-04-02 | Hitachi Ltd | メモリシステム |
WO2004049168A1 (ja) * | 2002-11-28 | 2004-06-10 | Renesas Technology Corp. | メモリモジュール、メモリシステム、及び情報機器 |
JP2008146736A (ja) * | 2006-12-08 | 2008-06-26 | Toshiba Corp | マルチチップパッケージ型半導体装置 |
JP2009104271A (ja) * | 2007-10-22 | 2009-05-14 | Nec Electronics Corp | オーディオデータ再生装置及びオーディオデータ再生方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3133492B2 (ja) | 1992-07-10 | 2001-02-05 | 株式会社東芝 | 情報処理装置 |
JPH06231053A (ja) | 1993-02-05 | 1994-08-19 | Toshiba Corp | データ退避方式 |
JPH08161236A (ja) | 1994-11-30 | 1996-06-21 | Nec Corp | フラッシュメモリによるデータバックアップ方式 |
JP2003308691A (ja) * | 2002-04-11 | 2003-10-31 | Elpida Memory Inc | 半導体記憶装置 |
US7694093B2 (en) * | 2007-04-27 | 2010-04-06 | Hewlett-Packard Development Company, L.P. | Memory module and method for mirroring data by rank |
US8325554B2 (en) * | 2008-07-10 | 2012-12-04 | Sanmina-Sci Corporation | Battery-less cache memory module with integrated backup |
US7990797B2 (en) * | 2009-02-11 | 2011-08-02 | Stec, Inc. | State of health monitored flash backed dram module |
-
2009
- 2009-09-16 JP JP2009214980A patent/JP5524551B2/ja active Active
-
2010
- 2010-08-27 US US12/870,537 patent/US8190788B2/en not_active Expired - Fee Related
-
2012
- 2012-04-18 US US13/450,277 patent/US8375149B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299616A (ja) * | 1992-04-16 | 1993-11-12 | Hitachi Ltd | 半導体記憶装置 |
JPH07211066A (ja) * | 1994-01-12 | 1995-08-11 | Hitachi Ltd | バックアップ機能付き記憶システム |
JPH09180438A (ja) * | 1995-12-27 | 1997-07-11 | Toshiba Corp | メモリ制御装置 |
JP2000076877A (ja) * | 1998-08-13 | 2000-03-14 | Samsung Electronics Co Ltd | 同期型ram装置とシステムバスを共有する同期型フラッシュメモリ装置の消去及び書込み方法 |
JP2002358231A (ja) * | 2001-05-31 | 2002-12-13 | Fujitsu Ltd | メモリ制御システム |
JP2004102781A (ja) * | 2002-09-11 | 2004-04-02 | Hitachi Ltd | メモリシステム |
WO2004049168A1 (ja) * | 2002-11-28 | 2004-06-10 | Renesas Technology Corp. | メモリモジュール、メモリシステム、及び情報機器 |
JP2008146736A (ja) * | 2006-12-08 | 2008-06-26 | Toshiba Corp | マルチチップパッケージ型半導体装置 |
JP2009104271A (ja) * | 2007-10-22 | 2009-05-14 | Nec Electronics Corp | オーディオデータ再生装置及びオーディオデータ再生方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5524551B2 (ja) | 2014-06-18 |
US8375149B2 (en) | 2013-02-12 |
US20120203962A1 (en) | 2012-08-09 |
US20110066765A1 (en) | 2011-03-17 |
US8190788B2 (en) | 2012-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5524551B2 (ja) | メモリコントローラおよびその制御方法 | |
US10600470B2 (en) | Memory device and memory system performing a hammer refresh operation and associated operations | |
TWI385673B (zh) | 用於導引的自動更新同步化之電子裝置 | |
EP2889773B1 (en) | Method for backing up data during memory system power-down, and memory system controller | |
US7427031B2 (en) | Semiconductor memory device | |
JP5159817B2 (ja) | メモリシステム | |
US9424174B2 (en) | Control apparatus and method for controlling a memory having a plurality of banks | |
US8914592B2 (en) | Data storage apparatus with nonvolatile memories and method for controlling nonvolatile memories | |
JP5034551B2 (ja) | メモリコントローラ、半導体メモリのアクセス制御方法およびシステム | |
KR101762242B1 (ko) | 정보처리장치, 정보처리장치의 제어방법 및 제어 프로그램을 기억하는 비일시 컴퓨터 판독가능한 기억매체 | |
JP2005302250A (ja) | 半導体装置 | |
JP2007066118A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
KR20140082181A (ko) | 메모리 시스템 | |
KR102469099B1 (ko) | 반도체 시스템 | |
JP5095649B2 (ja) | メモリシステム | |
JP2004171678A (ja) | 情報記憶装置、情報記憶方法、及び情報記憶プログラム | |
JP2011013736A (ja) | 不揮発性記憶装置および不揮発性メモリコントローラ | |
JP2004185686A (ja) | 半導体記憶装置 | |
JP4754548B2 (ja) | メモリーとその操作方法 | |
JP2006012267A (ja) | メモリ装置 | |
CN112711548B (zh) | 内存装置、图像处理芯片以及内存控制方法 | |
JP2008310459A (ja) | 不揮発性記憶装置 | |
JP5607118B2 (ja) | メモリシステム | |
TWI691959B (zh) | 記憶體儲存裝置及其運作方法 | |
JP2000123568A (ja) | Dramリフレッシュ制御回路およびリフレッシュ制御回路を内蔵したdram |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120904 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140410 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5524551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |