JP2010186535A - メモリ回路、およびメモリ回路にアクセスする方法 - Google Patents
メモリ回路、およびメモリ回路にアクセスする方法 Download PDFInfo
- Publication number
- JP2010186535A JP2010186535A JP2010026699A JP2010026699A JP2010186535A JP 2010186535 A JP2010186535 A JP 2010186535A JP 2010026699 A JP2010026699 A JP 2010026699A JP 2010026699 A JP2010026699 A JP 2010026699A JP 2010186535 A JP2010186535 A JP 2010186535A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- circuit
- power supply
- supply voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000007704 transition Effects 0.000 claims description 31
- 230000004913 activation Effects 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005352 clarification Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J36/00—Parts, details or accessories of cooking-vessels
- A47J36/24—Warming devices
- A47J36/28—Warming devices generating the heat by exothermic reactions, e.g. heat released by the contact of unslaked lime with water
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J27/00—Cooking-vessels
- A47J27/08—Pressure-cookers; Lids or locking devices specially adapted therefor
- A47J27/0804—Locking devices
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J27/00—Cooking-vessels
- A47J27/08—Pressure-cookers; Lids or locking devices specially adapted therefor
- A47J27/086—Pressure-cookers; Lids or locking devices specially adapted therefor with built-in heating means
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J33/00—Camp cooking devices without integral heating means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Food Science & Technology (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Dram (AREA)
Abstract
【解決手段】メモリ回路であって、データを表す電荷を蓄え、ワード線およびビット線対の第1のビット線に接続される少なくとも1つのメモリセルと、ビット線対の第1のビット線と第2のビット線との間に接続された少なくとも1つのビット線イコライズトランジスタと、ビット線イコライズトランジスタに接続され、メモリセルのアクセスサイクル前の待機期間中、第1のビット線および第2のビット線の電圧を実質的に均等化するためにパルスをビット線イコライズトランジスタに提供するように構成されるビット線イコライズ回路とを含む、メモリ回路。
【選択図】図1
Description
本願は、2009年2月10日に出願された米国仮番号61/151,230に基づいており、その優先権を主張し、米国仮番号61/151,230の開示はここで引用によって全文が本明細書に援用される。
本発明は、一般に半導体回路の分野に関し、特に、メモリ回路、システム、およびビット線イコライズ電圧(bit line equalization voltages; BLEQs)の提供方法に関するものである。
メモリ回路は各種のアプリケーションに用いられている。メモリ回路はDRAM回路とSRAM回路とを含むことができる。DRAM回路は、複数のメモリセルを含む。容量性保存(capacitive storage)メモリセルのアレイが設けられるダイナミックメモリセルでは、各メモリセルがアクセストランジスタを有する。このようなメモリセルに保存されるデータは、実際には、小型コンデンサに蓄えられる電荷である。データが出力される時、アクセストランジスタは、トランジスタのゲートまたは制御端子に接続されるワード線(WL)によって起動される。続いてアクセストランジスタは、コンデンサをビット線(BL)に接続し、センスアンプに接続されてコンデンサの電圧(電荷)を検知する。
半導体回路に関するメモリ回路、システム、及びビット線イコライズ電圧の提供方法を提供する。
VPPに等しいビット線イコライズ電圧BLEQが提供され、ビット線対の間に接続されたビット線イコライズトランジスタをオンにする。技術が40nmまたはそれ以下に縮小した時、電源電圧VPP(例えば、内部電源電圧VDD+0.7V)は、ビット線イコライズトランジスタのゲートと基板との間の漏れ電流を招く可能性があることが知られている。漏れ電流は、メモリ回路の電力を消耗する。漏れ電流を減少させるために、内部電源電圧VDDがビット線イコライズ電圧BLEQとして用いられ、ビット線イコライズトランジスタをオンにする。プロセス−電圧−温度(Process-Voltage-Temperature)(PVT)変動の最悪の場合では、内部電源電圧VDDは、ビット線イコライズトランジスタを完全にオンにするのに低過ぎる可能性があることが知られている。ビット線イコライズトランジスタの不完全なオンによって、ビット線対の電圧が実質的に均等化されなくなる。ビット線対の電圧差によって、アクセスサイクル中、メモリセルに保存されたデータをセンスアンプが検知することができなくなる可能性がある。
下記は、異なる特徴を実現するための多くの異なる実施例または例を提供していると理解される。以下に示す素子と配置の具体例は、本発明を簡易化するものである。これらは、例示のためのものでこれを限定するものではない。例えば、以下の説明の中の第1の特徴が第2の特徴の上に形成されるというのは、第1および第2の特徴が直接接触して形成された実施例を含んでもよく、その他の特徴が第1の特徴と第2の特徴との間に形成されることで第1および第2の特徴が直接接触しなくなる実施例も含んでもよい。また、本発明は各種の例において参照番号および/または文字を繰返し用いることができる。この繰返しは、簡易化と明確化を目的とするもので、この繰返し自体が、記載される各種実施例および/または構成間の関係を決定づけるものではない。
101 メモリアレイ
101a メモリセル
110 ビット線イコライズ回路
120a〜120c ビット線イコライズトランジスタ
401 第1の遷移検出器
403 第2の遷移検出器
405 第1の遅延回路
407 第2の遅延回路
411 第1のロジックゲート
413 第2のロジックゲート
415 レベルシフタ回路
415a〜415c レベルシフタ
421 第1のインバータ
423 第2のインバータ
441 第1型トランジスタ
443 第2型トランジスタ
445 第1型トランジスタ
700 システム
710 プロセッサ
Claims (15)
- メモリ回路であって、
データを表す電荷を蓄え、ワード線およびビット線対の第1のビット線に接続される少なくとも1つのメモリセルと、
前記ビット線対の前記第1のビット線と第2のビット線との間に接続された少なくとも1つのビット線イコライズトランジスタと、
前記ビット線イコライズトランジスタに接続され、前記メモリセルのアクセスサイクル前の待機期間中、前記第1のビット線および前記第2のビット線の電圧を実質的に均等化するためにパルスを前記ビット線イコライズトランジスタに提供するように構成されるビット線イコライズ回路とを備える、メモリ回路。 - 前記パルスの電圧差は、前記第1のビット線および前記第2のビット線の電圧間の電圧差に対応する、請求項1に記載のメモリ回路。
- 前記パルスの前記電圧差は、約0.1Vと約0.7Vとの間である、請求項2に記載のメモリ回路。
- 前記ビット線イコライズ回路は、前記パルスを第1の電源電圧VDDから第2の電源電圧VPPに上昇させるように構成される、請求項1に記載のメモリ回路。
- 前記ビット線イコライズ回路は、
前記メモリセルの前記アクセスサイクルのプリチャージ周期中、前記第2の電源電圧VPPを提供し、かつ
前記第2の電源電圧VPPをある電圧状態に引き下げるようにさらに構成され、
アレイ起動信号が前記プリチャージ周期中、または前記プリチャージ周期後の既定周期中に検出された場合、前記電圧状態は、前記第1の電源電圧VDDより低く、
前記アレイ起動信号が前記プリチャージ周期中、および前記プリチャージ周期後の前記既定周期中に検出されなかった場合、前記電圧状態は、前記第1の電源電圧VDDに実質的に等しい、請求項4に記載のメモリ回路。 - 前記既定周期は、約3ナノセカンドである、請求項5に記載のメモリ回路。
- 前記パルスは、約200ピコセカンドから約500ピコセカンドの期間を有する、請求項1に記載のメモリ回路。
- 前記ビット線イコライズ回路は、
起動信号の第1の遷移を検出する第1の遷移検出器と、
前記起動信号の第2の遷移を検出する第2の遷移検出器と、
前記第1および第2の遷移検出器の出力端に接続された第1のロジックゲートと、
前記起動信号の前記第1の遷移に応答する第1の遅延回路と、
前記起動信号の前記第2の遷移に応答する第2の遅延回路と、
前記第1の遅延回路の出力端に接続された第1のインバータと、
前記第1のロジックゲート、前記第1のインバータ、および前記第2の遅延回路の出力端に接続された第2のロジックゲートと、
前記第1のインバータの前記出力端に接続された第2のインバータと、
前記第2のロジックゲート、前記第2のインバータ、および前記第2の遅延回路の出力端に接続された少なくとも1つのレベルシフタ回路と、
ゲートが前記レベルシフタ回路の第1の出力端に接続され、第1の電源電圧を受けるように接続された第1型の第1のトランジスタと、
ゲートが前記レベルシフタ回路の第2の出力端に接続され、前記第1のトランジスタに接続された第2型の第2のトランジスタと、
ゲートが前記レベルシフタ回路の第3の出力端に接続され、第2の電源電圧を受けるように接続された第1型の第3のトランジスタとを備える、請求項1に記載のメモリ回路。 - メモリ回路であって、
データを表す電荷を蓄え、ワード線およびビット線対の第1のビット線に接続された少なくとも1つのメモリセルと、
前記ビット線対の前記第1のビット線と第2のビット線との間に接続された少なくとも1つのビット線イコライズトランジスタと、
前記少なくとも1つのビット線イコライズトランジスタに接続されたビット線イコライズ回路とを備え、前記ビット線イコライズ回路は、
第1の遷移検出器と、
前記第1の遷移検出器に接続された第2の遷移検出器と、
前記第1および第2の遷移検出器の出力端に接続された第1のロジックゲートと、
前記第1および第2の遷移検出器に接続された第1の遅延回路と、
前記第1および第2の遷移検出器に接続された第2の遅延回路と、
前記第1の遅延回路の出力端に接続された第1のインバータと、
前記第1のロジックゲート、前記第1のインバータ、および前記第2の遅延回路の出力端に接続された第2のロジックゲートと、
前記第1のインバータの前記出力端に接続された第2のインバータと、
前記第2のロジックゲート、前記第2のインバータ、および前記第2の遅延回路の出力端に接続された少なくとも1つのレベルシフタ回路と、
ゲートが前記レベルシフタ回路の第1の出力端に接続され、第1の電源電圧を受けるように接続された第1型の第1のトランジスタと、
ゲートが前記レベルシフタ回路の第2の出力端に接続され、前記第1のトランジスタに接続された第2型の第2のトランジスタと、
ゲートが前記レベルシフタ回路の第3の出力端に接続され、第2の電源電圧を受けるように接続された第1型の第3のトランジスタとを備える、メモリ回路。 - データを表す電荷を蓄えるための少なくとも1つのメモリセルを有するメモリ回路にアクセスする方法であって、前記方法は、
前記メモリセルのアクセスサイクル前の待機期間中、ビット線対の電圧を実質的に均等化するために、前記ビット線対間に接続された少なくとも1つのビット線イコライズトランジスタにパルスを提供するステップを備える、方法。 - 前記パルスを提供するステップは、前記パルスを第1の電源電圧から第2の電源電圧に上昇させるステップを備える、請求項10に記載の方法。
- 前記第1および第2の電源電圧の電圧差は、約0.1Vと約0.7Vとの間である、請求項11に記載の方法。
- 前記第1の電源電圧は、内部電源電圧VDDであり、前記第2の電源電圧は、電源電圧VPPである、請求項11に記載の方法。
- 前記メモリセルの前記アクセスサイクルのプリチャージ周期中、前記第2の電源電圧VPPを前記少なくとも1つのビット線イコライズトランジスタに提供するステップと、
前記少なくとも1つのビット線イコライズトランジスタに提供された前記第2の電源電圧VPPをある電圧状態に引き下げるステップとをさらに備え、
アレイ起動信号が前記プリチャージ周期中、または前記プリチャージ周期後の既定周期中に検出された場合、前記電圧状態は、前記第1の電源電圧VDDより低く、
前記アレイ起動信号が前記プリチャージ周期中、および前記プリチャージ周期後の前記既定周期中に検出されなかった場合、前記電圧状態は、前記第1の電源電圧VDDに実質的に等しい、請求項13に記載の方法。 - 前記パルスは、約200ピコセカンドから約500ピコセカンドの期間を有する、請求項10に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15123009P | 2009-02-10 | 2009-02-10 | |
US61/151,230 | 2009-02-10 | ||
US12/692,512 | 2010-01-22 | ||
US12/692,512 US8279686B2 (en) | 2009-02-10 | 2010-01-22 | Memory circuits, systems, and methods for providing bit line equalization voltages |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010186535A true JP2010186535A (ja) | 2010-08-26 |
JP5423457B2 JP5423457B2 (ja) | 2014-02-19 |
Family
ID=42540296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010026699A Active JP5423457B2 (ja) | 2009-02-10 | 2010-02-09 | メモリ回路、およびメモリ回路にアクセスする方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8279686B2 (ja) |
JP (1) | JP5423457B2 (ja) |
KR (1) | KR101223818B1 (ja) |
CN (1) | CN101800074B (ja) |
TW (1) | TWI441193B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8391094B2 (en) * | 2009-02-10 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuits, systems, and operating methods thereof |
US8599633B2 (en) * | 2012-05-06 | 2013-12-03 | Elite Semiconductor Memory Technology Inc. | Method for reducing standby current of semiconductor memory device |
CN103514942B (zh) * | 2012-06-15 | 2017-04-12 | 晶豪科技股份有限公司 | 用以控制随机存取存储器元件中的漏电流的电路和方法 |
CN105321551B (zh) * | 2014-07-29 | 2019-08-09 | 华邦电子股份有限公司 | 降低漏电流的存储器装置 |
US9779832B1 (en) | 2016-12-07 | 2017-10-03 | Sandisk Technologies Llc | Pulsed control line biasing in memory |
KR20190053676A (ko) | 2017-11-10 | 2019-05-20 | 삼성전자주식회사 | 메모리 셀 어레이를 프리차지하는 메모리 회로 및 이를 포함하는 메모리 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0757466A (ja) * | 1993-08-12 | 1995-03-03 | Toshiba Corp | 半導体集積回路 |
JP2002184181A (ja) * | 2000-03-24 | 2002-06-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
WO2005088641A1 (ja) * | 2004-03-11 | 2005-09-22 | Fujitsu Limited | 半導体メモリおよび半導体メモリの動作方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07107798B2 (ja) * | 1987-11-18 | 1995-11-15 | 三菱電機株式会社 | ダイナミックランダムアクセスメモリにおけるセンスアンプ駆動装置およびセンスアンプ駆動方法 |
JPH01171194A (ja) * | 1987-12-25 | 1989-07-06 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
JPH0821234B2 (ja) * | 1988-01-14 | 1996-03-04 | 三菱電機株式会社 | ダイナミック型半導体記憶装置およびその制御方法 |
JP2950069B2 (ja) | 1992-12-07 | 1999-09-20 | 日本電気株式会社 | 半導体回路 |
JPH0729373A (ja) * | 1993-07-08 | 1995-01-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3672946B2 (ja) * | 1993-11-30 | 2005-07-20 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5499211A (en) * | 1995-03-13 | 1996-03-12 | International Business Machines Corporation | Bit-line precharge current limiter for CMOS dynamic memories |
US5561630A (en) * | 1995-09-28 | 1996-10-01 | International Business Machines Coporation | Data sense circuit for dynamic random access memories |
KR100220949B1 (ko) * | 1996-11-06 | 1999-09-15 | 김영환 | 웨이퍼 번-인 회로 |
JPH10269800A (ja) * | 1997-03-27 | 1998-10-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH1139874A (ja) | 1997-07-11 | 1999-02-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3768055B2 (ja) * | 2000-01-21 | 2006-04-19 | シャープ株式会社 | 強誘電体型記憶装置 |
US6252806B1 (en) | 2000-05-26 | 2001-06-26 | International Business Machines Corporation | Multi-generator, partial array Vt tracking system to improve array retention time |
TW564426B (en) * | 2002-07-09 | 2003-12-01 | Macronix Int Co Ltd | Circuit and method of sensing amplifier with adjustable reference terminal bit line load |
KR100439037B1 (ko) * | 2002-08-06 | 2004-07-03 | 삼성전자주식회사 | 반도체 메모리 장치의 비트 라인 프리차지 회로 |
JP4249602B2 (ja) * | 2003-11-28 | 2009-04-02 | エルピーダメモリ株式会社 | 半導体記憶装置 |
KR100610021B1 (ko) * | 2005-01-14 | 2006-08-08 | 삼성전자주식회사 | 반도체 메모리 장치에서의 비트라인 전압 공급회로와 그에따른 비트라인 전압 인가방법 |
KR100573826B1 (ko) * | 2005-03-24 | 2006-04-26 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 센스 앰프 구동 회로 및 구동 방법 |
KR20090003623A (ko) | 2007-07-03 | 2009-01-12 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
-
2010
- 2010-01-22 US US12/692,512 patent/US8279686B2/en active Active
- 2010-02-09 TW TW099103902A patent/TWI441193B/zh active
- 2010-02-09 JP JP2010026699A patent/JP5423457B2/ja active Active
- 2010-02-09 KR KR1020100012147A patent/KR101223818B1/ko active IP Right Grant
- 2010-02-10 CN CN2010101166716A patent/CN101800074B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0757466A (ja) * | 1993-08-12 | 1995-03-03 | Toshiba Corp | 半導体集積回路 |
JP2002184181A (ja) * | 2000-03-24 | 2002-06-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
WO2005088641A1 (ja) * | 2004-03-11 | 2005-09-22 | Fujitsu Limited | 半導体メモリおよび半導体メモリの動作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5423457B2 (ja) | 2014-02-19 |
US20100202220A1 (en) | 2010-08-12 |
CN101800074A (zh) | 2010-08-11 |
KR101223818B1 (ko) | 2013-01-17 |
TW201030762A (en) | 2010-08-16 |
TWI441193B (zh) | 2014-06-11 |
CN101800074B (zh) | 2013-06-26 |
US8279686B2 (en) | 2012-10-02 |
KR20100091914A (ko) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9418729B2 (en) | Multi-port memory cell | |
US8009459B2 (en) | Circuit for high speed dynamic memory | |
US7102947B2 (en) | Semiconductor memory device | |
US9299417B2 (en) | DRAM security erase | |
US20070183234A1 (en) | Semiconductor memory device having reduced voltage coupling between bit lines | |
JP5423457B2 (ja) | メモリ回路、およびメモリ回路にアクセスする方法 | |
US9881655B2 (en) | Memory circuit having data lines selectively coupled to a sense amplifier and method for operating the same | |
US8861295B2 (en) | Memory circuits, systems, and methods for accessing the memory circuits | |
US8279692B2 (en) | Semiconductor device having hierarchical data line structure and control method thereof | |
US8437204B2 (en) | Memory array with corresponding row and column control signals | |
US6570799B1 (en) | Precharge and reference voltage technique for dynamic random access memories | |
KR20200045625A (ko) | 메모리 장치 및 이를 포함하는 시스템 온 칩 | |
US11264081B1 (en) | Memory circuit, electronic device having the memory circuit, and method of operating memory circuit | |
US20150049565A1 (en) | Apparatuses and methods for reducing current leakage in a memory | |
KR20100091769A (ko) | 개선된 글로벌 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치 | |
TWI699764B (zh) | 記憶體寫入裝置及方法 | |
KR20000020963A (ko) | 반도체 메모리 장치의 어레이 내부 전원 전압 발생 회로 | |
US9412422B2 (en) | Memory device and method for putting a memory cell into a state with a reduced leakage current consumption | |
JP5867275B2 (ja) | 半導体記憶装置およびそのデータ書き込み方法 | |
US7596040B2 (en) | Methods and apparatus for improved write characteristics in a low voltage SRAM | |
US10762951B1 (en) | Static random access memory device with keeper circuit | |
JP2004303283A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5423457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |