JP2010153645A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010153645A5 JP2010153645A5 JP2008331100A JP2008331100A JP2010153645A5 JP 2010153645 A5 JP2010153645 A5 JP 2010153645A5 JP 2008331100 A JP2008331100 A JP 2008331100A JP 2008331100 A JP2008331100 A JP 2008331100A JP 2010153645 A5 JP2010153645 A5 JP 2010153645A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- support member
- manufacturing
- semiconductor
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 148
- 239000000758 substrate Substances 0.000 claims 112
- 238000004519 manufacturing process Methods 0.000 claims 37
- 238000000034 method Methods 0.000 claims 21
- 238000010168 coupling process Methods 0.000 claims 10
- 238000005859 coupling reaction Methods 0.000 claims 10
- 238000005498 polishing Methods 0.000 claims 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 6
- 230000008878 coupling Effects 0.000 claims 6
- 229910052710 silicon Inorganic materials 0.000 claims 6
- 239000010703 silicon Substances 0.000 claims 6
- 239000000853 adhesive Substances 0.000 claims 2
- 230000001070 adhesive effect Effects 0.000 claims 2
- 239000011521 glass Substances 0.000 claims 2
- 230000000149 penetrating effect Effects 0.000 claims 2
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008331100A JP2010153645A (ja) | 2008-12-25 | 2008-12-25 | 積層半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008331100A JP2010153645A (ja) | 2008-12-25 | 2008-12-25 | 積層半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010153645A JP2010153645A (ja) | 2010-07-08 |
| JP2010153645A5 true JP2010153645A5 (https=) | 2012-08-16 |
Family
ID=42572412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008331100A Pending JP2010153645A (ja) | 2008-12-25 | 2008-12-25 | 積層半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010153645A (https=) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012089537A (ja) * | 2010-10-15 | 2012-05-10 | Nikon Corp | ステージ装置、基板貼り合せ装置、積層半導体装置の製造方法及び積層半導体装置 |
| JP5943544B2 (ja) * | 2010-12-20 | 2016-07-05 | 株式会社ディスコ | 積層デバイスの製造方法及び積層デバイス |
| WO2014046052A1 (ja) * | 2012-09-23 | 2014-03-27 | 国立大学法人東北大学 | チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法 |
| KR102478503B1 (ko) * | 2018-07-25 | 2022-12-19 | 가부시키가이샤 니콘 | 접합 방법 및 접합 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288456A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 多層半導体装置の製造方法 |
| JP4852891B2 (ja) * | 2005-05-31 | 2012-01-11 | 株式会社ニコン | ウェハホルダ、ウェハ積層方法及び積層型半導体装置製造方法 |
| JP5175003B2 (ja) * | 2005-09-07 | 2013-04-03 | 光正 小柳 | 三次元積層構造を持つ集積回路装置の製造方法 |
| JP5098165B2 (ja) * | 2005-12-08 | 2012-12-12 | 株式会社ニコン | ウェハの接合方法、接合装置及び積層型半導体装置の製造方法 |
| JP4867373B2 (ja) * | 2006-02-02 | 2012-02-01 | 株式会社ニコン | ウェハホルダ及び半導体装置の製造方法 |
| JP4659660B2 (ja) * | 2006-03-31 | 2011-03-30 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP2008187061A (ja) * | 2007-01-31 | 2008-08-14 | Elpida Memory Inc | 積層メモリ |
-
2008
- 2008-12-25 JP JP2008331100A patent/JP2010153645A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI809092B (zh) | 用於簡化的輔具晶圓的dbi至矽接合 | |
| JP5656825B2 (ja) | 基板によるチップの自己組立 | |
| US9502300B2 (en) | MEMS device and fabrication method thereof | |
| CN108807265B (zh) | Micro-LED巨量转移方法、显示装置及制作方法 | |
| CN103021921B (zh) | 用于制造集成电路系统的方法 | |
| JP6480583B2 (ja) | 組み立てが容易な超小型または超薄型離散コンポーネントの構成 | |
| JP5462289B2 (ja) | 熱膨張係数が局所的に適合するヘテロ構造の生成方法 | |
| WO2010116694A3 (en) | Method of manufacturing semiconductor device | |
| JP2008521228A5 (https=) | ||
| JP5970071B2 (ja) | デバイス構造の製造方法および構造 | |
| JP2009158764A5 (https=) | ||
| JP6425941B2 (ja) | 電子デバイス及び電子デバイスの製造方法 | |
| JP2010153645A5 (https=) | ||
| KR102714466B1 (ko) | 고 저항 층을 포함하는 반도체 구조들 및 관련된 반도체 구조들을 제조하기 위한 방법 | |
| CN102812546A (zh) | 制造双面装备有芯片的晶片的方法 | |
| JP4908597B2 (ja) | 電子素子の個片化方法 | |
| CN112201574B (zh) | 多层晶圆键合方法 | |
| JPH0794675A (ja) | 半導体製造装置 | |
| JP2005311333A5 (https=) | ||
| JP5845775B2 (ja) | 薄膜個片の接合方法 | |
| JP6300662B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20220077764A (ko) | 서포팅 캐리어를 사용하는 반도체 패키지 제조 방법 | |
| JP7665016B2 (ja) | シート、ハンドリング用シート、ハンドリング方法、薄型デバイスのハンドリング方法、薄化ウエハの取り出し方法、モールド封止再配置素子の取り出し方法、薄化ウエハの製造方法、モールド封止再配置素子、及びパッケージの製造方法 | |
| FR3060199A1 (fr) | Procede de transfert de couches minces | |
| CN107644843B (zh) | 晶圆堆叠制作方法 |