KR20220077764A - 서포팅 캐리어를 사용하는 반도체 패키지 제조 방법 - Google Patents

서포팅 캐리어를 사용하는 반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR20220077764A
KR20220077764A KR1020200167023A KR20200167023A KR20220077764A KR 20220077764 A KR20220077764 A KR 20220077764A KR 1020200167023 A KR1020200167023 A KR 1020200167023A KR 20200167023 A KR20200167023 A KR 20200167023A KR 20220077764 A KR20220077764 A KR 20220077764A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
supporting carrier
semiconductor
manufacturing
semiconductor package
Prior art date
Application number
KR1020200167023A
Other languages
English (en)
Inventor
김성수
임상혁
조성호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200167023A priority Critical patent/KR20220077764A/ko
Publication of KR20220077764A publication Critical patent/KR20220077764A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

서포팅 캐리어를 사용하는 반도체 패키지 제조 방법을 제시한다. 서포팅 캐리어의 제1표면에 오목한 포켓들을 형성하고, 반도체 기판의 제2표면에 범프들을 부착한다. 수소 결합들을 이용하여 반도체 기판을 서포팅 캐리어에 임시 결합한다. 반도체 기판에 패키징 공정을 수행하고, 반도체 기판을 서포팅 캐리어로부터 분리시킨다.

Description

서포팅 캐리어를 사용하는 반도체 패키지 제조 방법{Method of fabricating semiconductor packages using supporting carrier}
본 개시는 반도체 패키지 기술에 관한 것으로, 특히, 서포팅 캐리어를 사용하는 반도체 패키지 제조 방법에 관한 것이다.
반도체 기판을 핸들링(handling)하기 위해서 서포팅 캐리어(supporting carrier)를 도입하고 있다. 서포팅 캐리어에 반도체 기판을 결합(bonding)한 후, 반도체 기판을 패키징(packaging) 하는 공정들이 수행될 수 있다. 접착제가 반도체 기판을 서포팅 캐리어에 부착하고 있다. 패키징 공정을 반도체 기판에 수행한 이후에, 반도체 기판을 서포팅 캐리어부터 분리하는 위해서는 접착제를 제거하는 공정이 수행되고 있다.
본 개시는 반도체 기판을 서포팅 캐리어에 임시 결합(temporary bonding)하는 반도체 패키지 제조 방법을 제시하고자 한다.
본 개시의 일 관점은, 서포팅 캐리어의 제1표면에 오목한 포켓(pocket)들을 형성하는 단계; 반도체 기판의 제2표면에 범프(bump)들을 부착하는 단계; 상기 범프들을 상기 포켓들에 삽입하면서, 수소 결합(hydrogen bonding)들을 포함하는 임시 결합(temporary bonding)으로 상기 반도체 기판의 제2표면을 상기 서포팅 캐리어의 상기 제1표면에 결합하는 단계; 상기 반도체 기판에 패키징 공정(packaging process)을 수행하는 단계; 및 상기 반도체 기판을 상기 서포팅 캐리어로부터 분리시키는 단계;를 포함하는 반도체 패키지 제조 방법을 제시한다.
본 개시의 일 관점은, 서포팅 캐리어 상에 오목한 포켓들 및 제1표면을 제공하는 포켓 패턴을 형성하는 단계; 반도체 기판의 제2표면에 범프들을 부착하는 단계; 상기 범프들을 상기 포켓들에 삽입하면서, 수소 결합들을 포함하는 임시 결합으로 상기 반도체 기판의 제2표면을 상기 포켓 패턴의 상기 제1표면에 결합하는 단계; 상기 반도체 기판에 패키징 공정을 수행하는 단계; 및 상기 반도체 기판을 상기 서포팅 캐리어로부터 분리시키는 단계;를 포함하는 반도체 패키지 제조 방법을 제시한다.
본 개시의 실시예들에 따르면, 접착제의 개입없이 반도체 기판을 서포팅 캐리어에 임시 결합하는 서포팅 시스템(supporting system)을 제공할 수 있다. 이러한 서포팅 시스템을 이용하는 반도체 패키지 제조 방법을 제시할 수 있다.
도 1은 일 예에 따른 반도체 패키지 제조 방법을 보여주는 개략적인 공정 흐름도이다.
도 2 내지 도 11은 도 1의 공정 흐름도에 따른 공정 단계들을 보여주는 개략적인 도면들이다.
도 12는 일 예에 따른 반도체 패키지 제조 방법을 보여주는 개략적인 공정 흐름도이다.
도 13 내지 17은 도 12의 공정 흐름도에 따른 공정 단계들을 보여주는 개략적인 공정 흐름도이다.
도 18 내지 22는 도 1의 공정 흐름도의 패키징 공정 단계들을 보여주는 개략적인 도면들이다.
본 출원의 예의 기재에서 사용하는 용어들은 제시된 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 기술 분야에서의 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 사용된 용어의 의미는 본 명세서에 구체적으로 정의된 경우 정의된 정의에 따르며, 구체적인 정의가 없는 경우 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다.
본 출원의 예의 기재에서 "제1" 및 "제2", "측면(side)", "상부(top)"및 "하부(bottom or lower)"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다.
반도체 장치는 반도체 기판 또는 복수의 반도체 기판들이 스택된 구조를 포함할 수 있다. 반도체 장치는 반도체 기판들이 스택된 구조가 패키징(packaging)된 반도체 패키지 구조를 지시할 수 있다. 반도체 기판들은 전자 부품 및 요소들이 집적된 반도체 웨이퍼, 반도체 다이 또는 반도체 칩을 지시할 수 있다. 반도체 칩은 DRAM이나 SRAM, NAND FLASH, NOR FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩이나, 또는 반도체 기판에 논리 회로가 집적된 로직(logic) 다이나 에이직(ASIC) 칩, 어플케이션 프로세서(AP: Application Processor), 그래픽 처리 장치(GPU: Graphic Processing Unit), 중앙 처리 장치(CPU: Central Processing Unit), 또는 시스템 온 칩(SoC: System On Chip)과 같은 프로세서를 지시할 수 있다. 반도체 장치는 휴대 단말기와 같은 정보통신 기기나, 바이오(bio)나 헬스케어(health care) 관련 전자 기기들, 인간에 착용 가능한(wearable) 전자 기기들에 적용될 수 있다. 반도체 장치는 사물 인터넷에 적용될 수 있다.
명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 일 예에 따른 반도체 패키지 제조 방법을 보여주는 개략적인 공정 흐름도이다.
도 1을 참조하면, 일 예에 따른 반도체 패키지 제조 방법은, 서포팅 캐리어를 사용하여 수행될 수 있다. 서포팅 캐리어에 포켓(pocket)들을 형성하고(S1), 반도체 기판에 범프(bump)들을 부착하고(S2), 반도체 기판을 서포팅 캐리어에 임시 결합할 수 있다(S3). 반도체 기판에 패키징 공정을 수행한(S4) 연후에, 반도체 기판을 서포팅 캐리어로부터 분리시킬 수 있다(S5).
반도체 기판에 패키징 공정(packaging process)를 수행하는 과정 중에, 서포팅 캐리어는 반도체 기판을 잡아주면서 지지할 수 있다. 반도체 기판은 집적회로가 집적된 반도체 웨이퍼(wafer)일 수 있다. 패키징 공정들은 서포팅 캐리어에 결합된 반도체 기판에 수행될 수 있는 공정들을 의미할 수 있다. 패키징 공정들은 반도체 기판을 가공하거나, 반도체 기판에 도전층이나 절연층, 또는 유전층을 형성하거나, 반도체 기판에 접속 커넥터(connector)들을 형성하거나, 반도체 기판에 재배선층(redistribution layer)들을 형성하거나, 반도체 기판에 다른 기판이나 반도체 다이들을 스택(stack)하거나, 또는 스택된 반도체 다이들을 몰딩(molding)하는 공정들을 지시할 수 있다. 패키징 공정들은 웨이퍼 레벨 패키징 공정(wafer level packaging process)이나 팬아웃 패키징 공정(fan-out packaging process)들을 지시할 수 있다.
반도체 기판은 서포팅 캐리어에 임시 결합될 수 있다. 임시 결합은 접착제를 사용하지 않으면서, 반도체 기판이 서포팅 캐리어에 가역적 결합(reversable bonding)으로 결합된 것을 지시할 수 있다. 반도체 기판이 서포팅 캐리어에 임시 결합되므로, 물리적인 외력이나 또는 기계적인 외력(mechanical force)으로도 서포팅 캐리어로부터 반도체 기판을 분리 또는 탈착(de-bonding)시키는 것이 가능하다.
접착제는 반도체 기판을 서포팅 캐리어에 영구적으로 실질적으로 결합시키므로, 반도체 기판을 서포팅 캐리어로부터 분리시키기 위해서는 접착제를 실질적으로 제거하는 공정이 추가로 요구된다. 접착제를 사용한다면, 접착제에 의한 범프들의 오염 또는 접착제 잔류에 따른 서포팅 캐리어의 오염과 같은 불리한 요소들이 수반될 수 있다. 이에 따라, 서포팅 캐리어의 재사용이 제약될 수 있다. 반도체 기판을 서포팅 캐리어에 임시 결합한다면, 접착제를 사용하지 않으므로 이러한 불리한 요소들이 극복될 수 있다.
도 2는 일 예에 따른 서포팅 캐리어(100)를 보여주는 개략적인 단면도이다.
도 2 및 도 1을 참조하면, 서포팅 캐리어(100)의 제1표면(101)에 포켓(pocket: 110)들을 형성할 수 있다(S1). 서포팅 캐리어(100)의 일부 부분들을 선택적으로 식각하거나 또는 선택적으로 제거함으로써, 제1표면(101)에 복수의 포켓(110)들을 형성할 수 있다. 포켓(110)들은 오목한 홈(groove) 형태나 트렌치(trench) 형태로 형성될 수 있다.
서포팅 캐리어(100)는 서로 반대측에 있는 제1표면(101)과 제4표면(102)을 가질 수 있다. 서포팅 캐리어(100)는 플레이트(plate) 형상 또는 기판 형상을 가질 수 있다. 서포팅 캐리어(100)는 웨이퍼 형상을 가질 수 있다. 서포팅 캐리어(100)는 실리콘 산화물(silicon oxide)을 포함할 수 있다. 서포팅 캐리어(100)는 실리콘과 같은 반도체 재질로 형성될 수 있다.
도 3은 일 예에 서포팅 캐리어(100)의 제1표면(101)에 제1하이드록시 그룹(hydroxy group: 120)들이 분포된 상태를 보여주는 개략적인 도면이다.
도 3을 참조하면, 서포팅 캐리어(100)의 제1표면(101)에는 제1하이드록시 그룹(-OH: 120)들이 분포될 수 있다. 서포팅 캐리어(100)가 실리콘 산화물로 형성된다면, 제1표면(101)에는 실라놀기(-Si-OH)들이 분포될 수 있다. 서포팅 캐리어(100)가 실리콘 재질로 형성된다면, 제1표면(101)에 자연 생성된 산화물(native oxide)이 존재할 수 있고, 산화물의 표면에 실라놀기(-Si-OH)들이 분포될 수 있다. 서포팅 캐리어(100)의 제1표면(101)에 분포된 제1하이드록시 그룹(-OH: 120)들은 반도체 기판과 수소 결합(hydrogen bonding)들을 형성할 수 있다. 이러한 수소 결합들은 서포팅 캐리어(100)와 반도체 기판 사이에 임시 결합을 형성할 수 있다.
도 4는 일 예에 따른 서포팅 캐리어(100)의 제1표면(101)을 플라즈마 처리(plasma treatment)하는 단계를 보여주는 개략적인 도면이다. 도 5는 일 예에 따른 서포팅 캐리어(100)의 제1표면(101)이 플라즈마 처리된 상태를 보여주는 개략적인 도면이다.
도 4를 참조하면, 서포팅 캐리어(100)의 제1표면(101)을 플라즈마 처리할 수 있다. 플라즈마 처리는 산소 플라즈마(O2 plasma), 질소 플라즈마(N2 plasma), 또는 이산화탄소(CO2 plasma)를 이용하여 수행될 수 있다. 플라즈마 처리는 서포팅 캐리어(100)의 제1표면(101)을 활성화시켜, 서포팅 캐리어(100)의 제1표면(101)에 제1하이드록시 그룹(120)들을 생성시킬 수 있다. 플라즈마 처리에 의해서 서포팅 캐리어(100)의 제1표면(101)에 제1하이드록시 그룹(120)들이 추가적으로 더 생성되면서, 도 5에 제시된 것과 같이, 분포된 제1하이드록시 그룹(120)들의 수가 증가될 수 있다.
도 6은 일 예에 따른 서포팅 캐리어(100)의 제1표면(101)을 순수(DI water)로 세정하는 단계를 보여주는 개략적인 도면이다. 도 7은 일 예에 따른 서포팅 캐리어(100)의 제1표면(101)이 세정된 상태를 보여주는 개략적인 도면이다.
도 6 및 도 7을 참조하면, 서포팅 캐리어(100)의 제1표면(101)을 순수를 사용하여 세정할 수 있다. 순수를 사용하는 세정에 의해서, 서포팅 캐리어(100)의 제1표면(101)에 분포하는 제1하이드록시 그룹(120)들의 수가 증가될 수 있다. 세정 과정에 의해서, 서포팅 캐리어(100)의 제1표면(101)에 분포된 제1하이드록시 그룹(120)들은 물분자(130)들과 결합될 수 있다. 물분자(130)는 극성을 가지므로, 제1하이드록시 그룹(120)과 수소 결합(131)될 수 있다. 물분자(130)의 극성에 의한 정전기력에 의해서, 서포팅 캐리어(100)의 제1표면(101)에 제1하이드록시 그룹(120)들이 추가적으로 생성될 수 있다.
도 8은 일 예에 따른 반도체 기판(200) 및 서포팅 캐리어(100)를 보여주는 개략적인 도면이다.
도 8 및 도 1을 참조하면, 반도체 기판(200)에 범프(bump: 210)들을 부착할 수 있다(S2). 반도체 기판(200)의 제2표면(201)에 범프(210)들이 전기적 접속을 위한 요소들로 부착될 수 있다. 집적회로 요소들이 반도체 기판(200)의 제2표면(201)에 집적될 수 있다. 반도체 기판(200)은 제2표면(201)과 반대측의 제3표면(202)을 가지는 플레이트 형상 또는 웨이퍼 형상을 가질 수 있다.
접속 패드(220)들이 반도체 기판(200)의 제2표면(201)에 배치되고, 접속 패드(220)들에 범프(210)들이 결합될 수 있다. 관통 비아(through via: 230)들이 접속 패드(220)들을 통해서 범프(210)들에 전기적으로 접속될 수 있다. 관통 비아(230)들은 범프(210)들에 전기적으로 접속하면서, 반도체 기판(200) 내부로 확장된 도전 요소들일 수 있다. 관통 비아(230)들은 관통실리콘비아(TSV: Through Silicon Via) 형태로 형성될 수 있다.
도 8을 참조하면, 반도체 기판(200)은 서포팅 캐리어(100) 상에 도입될 수 있다. 범프(210)들이 서포팅 캐리어(100)의 포켓(110)들에 정렬되도록, 반도체 기판(200)이 서포팅 캐리어(100) 상에 위치할 수 있다. 서포팅 캐리어(100)의 포켓(110)들은 범프(210)들에 하나씩 각각 정렬되도록 형성될 수 있다. 도시되지는 않았지만, 서포팅 캐리어(100)의 포켓은 복수의 범프(210)들을 함께 수용할 수 있도록, 확장된 형태로 변형될 수도 있다.
도 9는 일 예에 따른 서포팅 캐리어(100)에 반도체 기판(200)을 결합하는 단계를 보여주는 개략적인 도면이다.
도 9 및 도 1을 참조하면, 반도체 기판(200)을 서포팅 캐리어(100)에 임시 결합할 수 있다(S3). 반도체 기판(200))의 범프(210)들이 서포팅 캐리어(100)의 포켓(110)들에 삽입되도록, 반도체 기판(200)을 서포팅 캐리어(100)에 올려놓을 수 있다. 범프(210)들이 포켓(110)들 내로 수용되므로, 범프(210)들이 외부 환경에 의해서 오염되거나 손상되는 것을 실질적으로 감소시키거나 방지할 수 있다.
반도체 기판(200)의 제2표면(201)이 서포팅 캐리어(100)의 제1표면(101)에 접촉하면서, 제2표면(201)이 제1표면(101)에 임시 결합될 수 있다. 반도체 기판(200)을 서포팅 캐리어(100)에 올려놓은 후, 반도체 기판(200) 및 서포팅 캐리어(100)를 어닐링(annealing)할 수 있다. 반도체 기판(200) 및 서포팅 캐리어(100)를 상온 보다 높고 400℃ 보다 낮은 온도로 어닐링할 수 있다. 반도체 기판(200) 및 서포팅 캐리어(100)를 110℃ 내지 150℃ 온도 범위에서 어닐링할 수 있다. 반도체 기판(200) 및 서포팅 캐리어(100)를 어닐링함으로써, 반도체 기판(200)의 제2표면(201)과 서포팅 캐리어(100)의 제1표면(101) 사이의 임시 결합력을 더 강화할 수 있다.
도 10은 일 예에 따른 서포팅 캐리어(100)에 반도체 기판(200)을 임시 결합한 계면 상태를 보여주는 개략적인 도면이다.
도 10을 참조하면, 반도체 기판(200)의 제2표면(201)과 서포팅 캐리어(100)의 제1표면(101) 사이에 수소 결합(hydrogen bonding: 125)들이 형성되면서, 반도체 기판(200)의 제2표면(201)과 서포팅 캐리어(100)의 제1표면(101)이 서로 임시 결합될 수 있다. 반도체 기판(200)의 제2표면(201)에 제2하이드록시 그룹(122)들이 분포할 수 있다. 서포팅 캐리어(100)의 제1표면(101)에 제1하이드록시 그룹(120)들이 분포할 수 있다. 반도체 기판(200)의 제2표면(201)에 서포팅 캐리어(100)의 제1표면(101)에 마주보면서 접촉하므로, 제1하이드록시 그룹(120)들과 제2하이드록시 그룹(122)들 사이에 수소 결합(125)들이 형성될 수 있다.
수소 결합(125)들은 분자 내에서 일어나는 원자간의 화학 결합이 아니며, 분자들 사이에 일어나는 인력에 의한 결합일 수 있다. 수소 결합(125)들은 이온 결합이나 공유 결합보다는 약하므로, 기계적인 외력이나 물리적인 외력에 의해서 공유 결합 보다 상대적으로 용이하게 분리(de-bonding)될 수 있다. 이러한 수소 결합(125)들에 의해서, 반도체 기판(200)은 서포팅 캐리어(100)에 임시 결합될 수 있다. 임시 결합은 접착제를 개재하지 않은 결합으로, 외력에 의해서 분리될 수 있는 결합을 지시할 수 있다.
반도체 기판(200) 및 서포팅 캐리어(100)를 어닐링함으로써, 이러한 수소 결합(125)들이 형성되는 것을 더 활성화할 수 있다. 반도체 기판(200) 및 서포팅 캐리어(100)를 어닐링함으로써, 이러한 수소 결합(125)들이 상대적으로 더 많은 수로 형성되는 것을 유도할 수 있다. 이에 따라, 반도체 기판(200)의 제2표면(201)과 서포팅 캐리어(100)의 제1표면(101)이 서로 임시 결합되는 결합력을 더 증가시킬 수 있다.
400℃ 보다 높은 온도에서는 하이드록시 그룹들 사이에 공유 결합들이 형성될 수 있다. 공유 결합들은 기계적인 외력으로는 분리되기 어려울 정도로 높은 결합력을 가질 수 있다. 따라서, 어닐링은 400℃ 보다 낮은 온도로 수행될 수 있다.
도 7을 다시 참조하면, 세정 과정에 의해서, 서포팅 캐리어(100)의 제1표면(101)은 제1하이드록시 그룹(120)들에 물분자(130)들이 결합된 상태를 제공할 수 있다. 도 7 및 도 10을 참조하면, 반도체 기판(200) 및 서포팅 캐리어(100)를 어닐링하면, 물분자(130)들이 배기(diffuse out)되면서, 제1 및 제2하이드록시 그룹들(120, 122) 사이에 수소 결합(125)들이 형성될 수 있다. 반도체 기판(200) 및 서포팅 캐리어(100)를 110℃ 내지 150℃ 온도 범위에서 어닐링할 때, 수소 결합(125)들이 유효하게 형성될 수 있다.
도 11은 일 예에 따른 반도체 기판(200)을 서포팅 캐리어(100)로부터 분리시키는 단계를 보여주는 개략적인 도면이다.
도 11 및 도 1을 참조하면, 서포팅 캐리어(100)에 결합된 반도체 기판(200)에 패키징 공정을 수행할 수 있다(S4). 이후에, 기계적인 외력으로 반도체 기판(200)을 서포팅 캐리어(100)로부터 분리시킬 수 있다(S5). 반도체 기판(200)의 제2표면(201)과 서포팅 캐리어(100)의 제1표면(101) 사이의 계면에 마이크로 블레이드(micro blade: 300)를 삽입하고, 반도체 기판(200)을 기계적인 외력으로 리프트(lift)시킬 수 있다. 이에 따라, 반도체 기판(200)을 서포팅 캐리어(100)로부터 분리시킬 수 있다. 도시하지는 않았지만, 마이크로 블레이드의 삽입을 위한 노치(notch)가 서포팅 캐리어(100)에 형성될 수도 있다.
접착제를 사용하지 않으므로, 분리된 서포팅 캐리어(100)는 실질적으로 접착제 잔류물과 같은 오염 물질에 오염되지 않을 수 있다. 이에 따라, 분리된 서포팅 캐리어(100)를 재사용하는 것이 가능하다. 또한, 반도체 기판(200)이나 범프(210)들은 접착제 잔류물에 의해서 오염되지 않는다.
도 12는 일 예에 따른 반도체 패키지 제조 방법을 보여주는 개략적인 공정 흐름도이다.
도 12를 참조하면, 일 예에 따른 반도체 패키지 제조 방법은, 서포팅 캐리어에 포켓들을 제공하는 포켓 패턴을 형성할 수 있다(S11). 반도체 기판에 범프들을 부착하고(S12), 반도체 기판을 서포팅 캐리어에 임시 결합할 수 있다(S13). 반도체 기판에 패키징 공정을 수행한(S14) 연후에, 반도체 기판을 서포팅 캐리어로부터 분리시킬 수 있다(S15).
도 13는 일 예에 따른 서포팅 캐리어(2100)를 보여주는 개략적인 단면도이다.
도 13 및 도 12를 참조하면, 서포팅 캐리어(2100)에 포켓 패턴(pocket pattern: 2110)을 형성할 수 있다(S11). 포켓 패턴(2110)은 오목한 형상을 가지는 포켓(2111)들을 제공하는 패턴으로 형성될 수 있다. 포켓 패턴(2110)은 제1표면(2112)을 가질 수 있다. 포켓 패턴(2110)은 제1표면(2112)에 하이드록시 그룹들이 분포될 수 있는 재질을 포함하여 형성될 수 있다. 포켓 패턴(2110)은 실리콘 산화물층(SiO2 layer), 실리콘 질화물층(Si3N4 layer) 또는 유기물층을 포함하여 형성될 수 있다. 포켓 패턴(2110)은 실리콘 산화물층, 실리콘 질화물층 및 유기물층을 포함하는 복합층으로 형성될 수 있다.
도 14는 일 예에 따른 서포팅 캐리어(2100)의 포켓 패턴(2110)의 제1표면(2112)에 플라즈마 처리 및 순수 세정하는 단계를 보여주는 개략적인 도면이다.
도 14를 참조하면, 서포팅 캐리어(2100)에 플라즈마 처리를 수행할 수 있다. 서포팅 캐리어(2100의 포켓 패턴(2110)의 제1표면(2112)이 플라즈마 처리되면서, 제1표면(2112)에 제1하이드록시 그룹들이 생성될 수 있다. 플라즈마 처리에 의해서, 서포팅 캐리어(2100의 포켓 패턴(2110)의 제1표면(2112)에 분포된 제1하이드록시 그룹들의 수가 증가될 수 있다. 서포팅 캐리어(2100)를 순수를 사용하여 세정할 수 있다. 순수 세정에 의해서, 서포팅 캐리어(2100의 포켓 패턴(2110)의 제1표면(2112)에 분포하는 제1하이드록시 그룹들의 수를 더 증가시킬 수 있다.
도 15는 일 예에 따른 서포팅 캐리어(2100)에 반도체 기판(2200)을 결합하는 단계를 보여주는 개략적인 도면이다.
도 15 및 도 12를 참조하면, 반도체 기판(2200)에 범프(2210)들을 부착할 수 있다(S12). 반도체 기판(2200)의 제2표면(2201)에 범프(2210)들이 전기적 접속을 위한 요소들로 부착될 수 있다. 접속 패드(2220)들이 반도체 기판(2200)의 제2표면(2201)에 배치되고, 접속 패드(2220)들에 범프(2210)들이 결합될 수 있다. 관통 비아(2230)들이 접속 패드(2220)들을 통해서 범프(2210)들에 전기적으로 접속될 수 있다.
반도체 기판(2200)을 서포팅 캐리어(2100)에 임시 결합할 수 있다(S13). 반도체 기판(2200))의 범프(2210)들이 서포팅 캐리어(2100)의 포켓 패턴(2110)의 포켓(2111)들에 삽입되도록, 반도체 기판(2200)을 서포팅 캐리어(2100)에 올려놓을 수 있다. 반도체 기판(2200)을 서포팅 캐리어(2100)에 올려놓은 후, 반도체 기판(2200) 및 서포팅 캐리어(2100)를 어닐링할 수 있다. 반도체 기판(2200)의 제2표면(2201)과 서포팅 캐리어(2100)의 포켓 패턴(2110)의 제1표면(2111)이 서로 임시 결합될 수 있다.
도 16은 일 예에 따른 서포팅 캐리어(2100)에 반도체 기판(2200)이 임시 결합된 계면 상태를 보여주는 개략적인 도면이다.
도 16을 참조하면, 반도체 기판(200)의 제2표면(201)과 서포팅 캐리어(100)의 포켓 패턴(2110)의 제1표면(2112) 사이에 수소 결합(2125)들이 형성되면서, 반도체 기판(2200)이 서포팅 캐리어(2100)에 임시 결합될 수 있다. 반도체 기판(2200)의 제2표면(2201)에는 제2하이드록시 그룹(2122)들이 분포할 수 있다. 서포팅 캐리어(2100)의 포켓 패턴(2110)의 제1표면(101)에는 제1하이드록시 그룹(2120)들이 분포할 수 있다. 제1하이드록시 그룹(2120)들과 제2하이드록시 그룹(2122)들 사이에 수소 결합(2125)들이 형성될 수 있다. 반도체 기판(2200) 및 서포팅 캐리어(2100)를 어닐링함으로써, 이러한 수소 결합(2125)들이 형성되는 것을 더 강화할 수 있다.
도 17은 일 예에 따른 반도체 기판(2200)을 서포팅 캐리어(2100)로부터 분리시키는 단계를 보여주는 개략적인 도면이다.
도 17 및 도 12를 참조하면, 서포팅 캐리어(2100)에 결합된 반도체 기판(2200)에 패키징 공정을 수행할 수 있다(S14). 이후에, 기계적인 외력으로 반도체 기판(2200)을 서포팅 캐리어(2100)로부터 분리시킬 수 있다(S15).
도 18은 일 예에 따른 반도체 기판(200)을 씬닝(thinning)하는 단계를 보여주는 개략적인 도면이다.
도 18을 참조하면, 서포팅 캐리어(100)에 임시 결합된 반도체 기판(200)에 씬닝 공정을 수행할 수 있다. 씬닝 공정은, 서포팅 캐리어(100)에 결합된 반도체 기판(200)에 수행될 수 있는 패키징 공정들의 일 예로 제시될 수 있다.
씬닝 공정은, 반도체 기판(200)의 제3표면(202)으로부터 반대측의 제2표면(201) 쪽으로, 반도체 기판(200)의 일부 부분들을 점차적으로 제거하는 공정 단계들을 포함할 수 있다. 씬닝 공정은 반도체 기판(200)의 두께를 얇게 하는 공정일 수 있다. 씬닝 공정은 반도체 기판(200)의 제3표면(202)을 그라인딩(grinding)하는 공정을 포함하여 수행될 수 있다. 씬닝 공정은 그라인딩된 제3표면(202G)이 관통 비아(230)의 끝단 단부(230E)들을 드러내도록 수행될 수 있다.
도 19는 일 예에 따른 반도체 기판(200)에 제1접속 커넥터(connector: 250)를 형성하는 단계를 보여주는 개략적인 도면이다.
도 19를 참조하면, 서포팅 캐리어(100)에 임시 결합된 반도체 기판(200)에 제1접속 커넥터(250)를 형성하는 공정을 수행할 수 있다. 제1접속 커넥터(250)를 형성하는 공정은, 서포팅 캐리어(100)에 결합된 반도체 기판(200)에 수행될 수 있는 패키징 공정들의 일 예로 제시될 수 있다. 씬닝 공정으로 제3표면(202G)에 관통 비아(230)의 끝단 단부(230E)들을 드러낸 연후에, 제3표면(202G)에 제1접속 커넥터(250)들을 형성할 수 있다. 제1접속 커넥터(250)들은 관통 비아(230)의 끝단 단부(230E)들에 전기적으로 연결될 수 있다. 제1접속 커넥터(250)들은 범프 형상들을 가질 수 있다.
도 20은 일 예에 따른 반도체 기판(200)에 반도체 다이(400)들을 스택(stack)하는 단계를 보여주는 개략적인 도면이다.
도 20을 참조하면, 서포팅 캐리어(100)에 임시 결합된 반도체 기판(200)에 반도체 다이(400)들을 스택할 수 있다. 반도체 다이(400)들을 스택하는 공정은, 서포팅 캐리어(100)에 결합된 반도체 기판(200)에 수행될 수 있는 패키징 공정들의 일 예로 제시될 수 있다. 반도체 다이(400)들은 제2접속 커넥터(450)들을 포함하여 구성될 수 있다. 제2접속 커넥터(450)들은 반도체 기판(200)에 형성된 제1접속 커넥터(250)들에 대응되는 단자들일 수 있다. 제2접속 커넥터(450)들이 제1접속 커넥터(250)들에 각각 결합하면서, 반도체 다이(400)들이 반도체 기판(200)에 스택될 수 있다.
도 21은 일 예에 따른 반도체 기판(200)에 몰딩층(molding layer: 500)을 형성하는 단계를 보여주는 개략적인 도면이다.
도 21을 참조하면, 서포팅 캐리어(100)에 임시 결합된 반도체 기판(200)에 몰딩층(500)을 형성하는 몰딩 공정을 수행할 수 있다. 몰딩 공정은, 서포팅 캐리어(100)에 결합된 반도체 기판(200)에 수행될 수 있는 패키징 공정들의 일 예로 제시될 수 있다. 몰딩층(500)은 반도체 다이(400)들은 덮도록, 반도체 기판(200)의 제3표면(202G)에 형성될 수 있다.
도 22는 일 예에 따른 반도체 기판(200)에 재배선층(275)들을 형성하는 단계를 보여주는 개략적인 도면이다.
도 22를 참조하면, 서포팅 캐리어(100)에 임시 결합된 반도체 기판(200)에 재배선층(275)들을 형성하는 공정을 수행할 수 있다. 재배선층(275)들을 형성하는 공정은, 서포팅 캐리어(100)에 결합된 반도체 기판(200)에 수행될 수 있는 패키징 공정들의 일 예로 제시될 수 있다. 반도체 기판(200)의 제3표면(202G) 상에 유전층들 형성하는 공정 및 도전층들을 형성하고 패터닝(patterning)하는 공정들을 수행할 수 있다. 이에 따라, 유전층(270)에 의해 절연되는 재배선층(275)들이 반도체 기판(200)에 형성될 수 있다. 재배선층(275)들에 연결되는 제1접속 커넥터(251)들이 유전층(270) 상에 더 형성될 수 있다. 재배선층(275)은 관통 비아(230)의 끝단 단부(230E)와 제1접속 커넥터(251) 사이에 배치되고, 관통 비아(230)를 제1접속 커넥터(251)에 전기적으로 연결시킬 수 있다.
도 18 내지 도 22에 예시한 패키징 공정들은, 도 15에 제시된 서포팅 캐리어(2100)에 임시 결합된 반도체 기판(2200)에도 수행될 수 있다.
이제까지 본 개시에 대하여 실시예들을 중심으로 살펴보았다. 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자는 본 개시가 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 개시의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 개시에 포함된 것으로 해석되어야 할 것이다.
100: 서포팅 캐리어,
120, 122: 하이드록시 그룹,
125: 수소 결합,
200: 반도체 기판.

Claims (20)

  1. 서포팅 캐리어의 제1표면에 오목한 포켓(pocket)들을 형성하는 단계;
    반도체 기판의 제2표면에 범프(bump)들을 부착하는 단계;
    상기 범프들을 상기 포켓들에 삽입하면서, 수소 결합(hydrogen bonding)들을 포함하는 임시 결합(temporary bonding)으로 상기 반도체 기판의 제2표면을 상기 서포팅 캐리어의 상기 제1표면에 결합하는 단계;
    상기 반도체 기판에 패키징 공정(packaging process)을 수행하는 단계; 및
    상기 반도체 기판을 상기 서포팅 캐리어로부터 분리시키는 단계;를 포함하는 반도체 패키지 제조 방법.
  2. 제1항에 있어서,
    상기 서포팅 캐리어의 상기 제1표면에
    상기 수소 결합들을 위한 제1하이드록시 그룹(hydroxy group)들이 분포하는 반도체 패키지 제조 방법.
  3. 제2항에 있어서,
    상기 반도체 기판의 상기 제2표면에
    상기 제1하이드록시 그룹들과 상기 수소 결합하는 제2하이드록시 그룹들이 분포하는 반도체 패키지 제조 방법.
  4. 제1항에 있어서,
    상기 서포팅 캐리어의 상기 제1표면을 플라즈마 처리(plasma treatment)하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  5. 제4항에 있어서,
    상기 플라즈마 처리는
    산소 플라즈마(O2 plasma), 질소 플라즈마(O2 plasma) 또는 이산화탄소 플라즈마(CO2 plasma)를 포함하여 수행되는 반도체 패키지 제조 방법.
  6. 제1항에 있어서,
    상기 서포팅 캐리어의 상기 제1표면을 순수(DI water)로 세정하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  7. 제1항에 있어서,
    상기 임시 결합된 상기 반도체 기판 및 상기 서포팅 캐리어를 상온 보다 높고 400℃ 보다 낮은 온도로 어닐링(annealing)하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  8. 제1항에 있어서,
    상기 임시 결합된 상기 반도체 기판 및 상기 서포팅 캐리어를 110℃ 내지 150℃ 온도 범위에서 어닐링(annealing)하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  9. 제1항에 있어서,
    상기 패키징 공정을 수행하는 단계는
    상기 반도체 기판의 상기 제2표면에 반대되는 제3표면으로부터 상기 반도체 기판의 일부 부분을 제거하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  10. 제9항에 있어서,
    상기 반도체 기판은
    상기 범프들에 접속되고 상기 반도체 기판 내부로 확장된 관통 비아들을 더 포함하고,
    상기 제거 단계는
    상기 관통 비아들의 끝단 단부들을 드러내도록 수행되는 반도체 패키지 제조 방법.
  11. 제10항에 있어서,
    상기 관통 비아들의 끝단 단부들에 접속 커넥터(connector)들을 형성하는 단계; 및
    상기 접속 커넥터들에 접속하는 반도체 다이들을 스택하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  12. 제11항에 있어서,
    상기 반도체 다이들을 덮는 몰딩층(molding layer)을 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  13. 제11항에 있어서,
    상기 관통 비아들의 끝단 단부들과
    상기 접속 커넥터들을 연결하는 재배선층을 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  14. 서포팅 캐리어 상에 오목한 포켓들 및 제1표면을 제공하는 포켓 패턴을 형성하는 단계;
    반도체 기판의 제2표면에 범프들을 부착하는 단계;
    상기 범프들을 상기 포켓들에 삽입하면서, 수소 결합들을 포함하는 임시 결합으로 상기 반도체 기판의 제2표면을 상기 포켓 패턴의 상기 제1표면에 결합하는 단계;
    상기 반도체 기판에 패키징 공정을 수행하는 단계; 및
    상기 반도체 기판을 상기 서포팅 캐리어로부터 분리시키는 단계;를 포함하는 반도체 패키지 제조 방법.
  15. 제14항에 있어서,
    상기 포켓 패턴은
    실리콘 산화물, 실리콘 질화물 또는 유기물층을 포함하는 반도체 패키지 제조 방법.
  16. 제14항에 있어서,
    상기 포켓 패턴의 상기 제1표면에
    상기 수소 결합들을 위한 제1하이드록시 그룹들이 분포하는 반도체 패키지 제조 방법.
  17. 제16항에 있어서,
    상기 반도체 기판의 상기 제2표면에
    상기 제1하이드록시 그룹들과 상기 수소 결합하는 제2하이드록시 그룹들이 분포하는 반도체 패키지 제조 방법
  18. 제14항에 있어서,
    상기 포켓 패턴의 상기 제1표면을 플라즈마 처리하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  19. 제14항에 있어서,
    상기 포켓 패턴의 상기 제1표면을 순수(DI water)로 세정하는 단계를 더 포함하는 반도체 패키지 제조 방법.
  20. 제14항에 있어서,
    상기 임시 결합된 상기 반도체 기판 및 상기 서포팅 캐리어를 110℃ 내지 150℃ 온도 범위에서 어닐링하는 단계를 더 포함하는 반도체 패키지 제조 방법.
KR1020200167023A 2020-12-02 2020-12-02 서포팅 캐리어를 사용하는 반도체 패키지 제조 방법 KR20220077764A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200167023A KR20220077764A (ko) 2020-12-02 2020-12-02 서포팅 캐리어를 사용하는 반도체 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200167023A KR20220077764A (ko) 2020-12-02 2020-12-02 서포팅 캐리어를 사용하는 반도체 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20220077764A true KR20220077764A (ko) 2022-06-09

Family

ID=81985786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200167023A KR20220077764A (ko) 2020-12-02 2020-12-02 서포팅 캐리어를 사용하는 반도체 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR20220077764A (ko)

Similar Documents

Publication Publication Date Title
US20220139869A1 (en) Direct bonding methods and structures
US10985133B2 (en) Die processing
JP7007496B2 (ja) 多層３ｄ集積化のダイスタック
KR20230097121A (ko) 직접 접합 방법 및 구조체
US9355961B2 (en) Semiconductor devices having through-electrodes and methods for fabricating the same
TW201222773A (en) Integrated circuit device and method of forming the same
US11855067B2 (en) Integrated circuit package and method
US9076701B2 (en) Wafer supporting structure, intermediate structure of a semiconductor package including the wafer supporting structure
JP2010245290A (ja) 半導体装置の製造方法
KR20220077764A (ko) 서포팅 캐리어를 사용하는 반도체 패키지 제조 방법
US8586451B2 (en) Flexible electronic device and method for the fabrication of same
TWI842598B (zh) 晶圓堆疊製程
TWI818460B (zh) 三維系統單晶片的製造方法
CN114628262B (zh) 半导体器件的制作方法
TW202329248A (zh) 半導體結構的製造方法
JP2023045675A (ja) 半導体装置及び半導体装置の製造方法
TW201820488A (zh) 半導體裝置的製造方法
KR20090125961A (ko) 반도체 장치의 제조 방법
KR20130123721A (ko) 캐리어 기판 및 이를 이용한 웨이퍼 가공 방법