JP2010146722A - 複数読出しにより不揮発性メモリにおけるノイズの影響を低減する方法 - Google Patents

複数読出しにより不揮発性メモリにおけるノイズの影響を低減する方法 Download PDF

Info

Publication number
JP2010146722A
JP2010146722A JP2010015232A JP2010015232A JP2010146722A JP 2010146722 A JP2010146722 A JP 2010146722A JP 2010015232 A JP2010015232 A JP 2010015232A JP 2010015232 A JP2010015232 A JP 2010015232A JP 2010146722 A JP2010146722 A JP 2010146722A
Authority
JP
Japan
Prior art keywords
state
read
cell
noise
storage element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010015232A
Other languages
English (en)
Inventor
Carlos J Gonzalez
ジェイ． ゴンザレス，カルロス
Daniel C Guterman
シー． グッターマン，ダニエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of JP2010146722A publication Critical patent/JP2010146722A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value

Abstract

【課題】記憶エレメントを複数回読み出し、その結果を累積、平均化し、回路内のノイズの影響を低減する。
【解決手段】いくつかの技法の採用が可能であり、これらの技法の中には、コントローラによる平均化を実行する、記憶装置からコントローラへのデータの、各反復についての完全読出しおよび転送と，記憶装置による平均化を実行し、最終結果が得られるまではコントローラへのデータ転送を行わない、各反復についてのデータの完全読出しと，ある記憶エレメントが検知される状態を推定する知的アルゴリズムを用いて、完全読出しを回避するようにし、予めセットした状態情報を利用する、複数回のさらに高速の再読出しが後続する１回の完全読出しとが含まれる。システム特性に対応して、通常の動作モードとして上記技法を利用したり、例外的条件時にこの技法を呼び出したりすることも可能である。
【選択図】図３

Description

本発明は一般にコンピュータ可読記憶装置に関し、さらに詳しく言えば、これら記憶装置の情報内容の読出しの際のノイズの低減方法に関する。
ＥＥＰＲＯＭのような不揮発性半導体メモリでは、メモリセル当たりの記憶データ量が増大して記憶容量密度の増加が図られている。同時に、このような記憶装置の動作電圧が下がり消費電力の低減が図られる。この結果、電圧値または電流値のさらに狭い範囲内に記憶された多数の状態が生じることになる。データ状態間の電圧または電流の差が小さくなるにつれて、上記メモリセルを読み出す際のノイズの影響が顕著になる。例えば、２進記憶装置５ボルトＥＥＰＲＯＭセルで受入れ可能なしきい値の変動が、１セル当たり記憶可能な４ビットまたはそれ以上のビットで３ボルトで動作する記憶装置ではもはや受入れることができなくなる場合もある。ノイズの結果、および、不揮発性メモリにおけるノイズの処理方法については、本明細書で参照文献として取り入れられている米国特許第６，０４４，０１９号（特許文献１）に記載がある。
米国特許第６，０４４，０１９号（特許文献１）から改作されたノイズの多い振舞いの一例が図１Ａに示されている。この図は、ある特定の組のバイアス状態に応じてメモリセルの中を流れる電流の変動を示すものである。この電流は、メモリセルとインターフェース用回路構成内の種々のノイズによる影響に起因して量ΔＩだけ変動する。例えば、電流検知によりメモリ回路が動作する場合、状態間の差がΔＩに近づくにつれて、ノイズに起因するエラーを含む読出し値が生じ始める。米国特許第６，０４４，０１９号（特許文献１）に記載のような積分検知法によりノイズの影響を少なくしたり、本明細書に参照文献として取り入れられている米国特許第５，４１８，７５２号（特許文献２）に記載のようなエラー訂正符号（ＥＣＣ）やその他同等のエラー制御技術を用いてノイズの影響の処理を行ったりすることも可能ではあるが、メモリ動作に対するノイズの影響を少なくするさらなる方法からメモリが利益を得るようにすることも可能である。
米国特許第６，０４４，０１９号 米国特許第５，４１８，７５２号 米国特許第５，７１２，１８０号 米国特許第６，１０３，５７３号 米国特許出願第０９／５０５，５５５号 米国特許出願第０９／６６７，３４４号 米国特許出願第０９／６７１，７９３号 米国特許出願第０９／９８９，９９６号 米国特許第５，１７２，３３８号 米国特許出願第１０／０５２，９２４号 米国特許第６，２２２，７６２号 米国特許出願第０８／９１０，９４７号 米国特許出願第０９／７６６，４３６号 米国特許出願第０９／７９３，３７０号 米国特許第５，７６８，１９２号 米国特許第４，６３０，０８６号 米国特許第５，９９１，１９３号 米国特許第５，８９２，７０６号
本発明は、不揮発性メモリにおけるノイズの影響をさらに少なくする方法を提示するものであり、これにより、システムは、回路の記憶エレメント当たりより多くの状態を記憶することが可能となる。その場合、ノイズと他の過渡現象とが重要なファクタとなる。記憶エレメントの状態を示すパラメータの検知により記憶エレメントは複数回読み出される。これらの結果は累積され、各記憶エレメントについて平均化され、回路内のノイズ、並びに、読出し品質に逆行する影響を与える可能性がある他の過渡現象の影響が少なくなる。
いくつかの技法により本発明の方法は実現可能である。第１の組の実施形態では、記憶装置からコントローラへのデータの完全読出しと転送とが各反復について実行され、平均化がコントローラにより実行される。第２の組の実施形態では、各割り込みについてデータの完全読出しは実行されるが、平均化は記憶装置内で実行され、最終結果が送られるまでコントローラへのデータ転送は行われない。第３の組の実施形態では、完全読出しの回避を図るために予め設定した状態情報を利用することにより、記憶エレメントが検知される状態を推定する或る知的アルゴリズムを用いて、１回の完全読出しを実行した後、いくつかのさらに高速の再読出しが続けられる。システム特性に対応して、通常の動作モードとして上記技法を利用したり、例外的条件時にこの技法を呼び出したりすることも可能である。
プログラミングの検証段の間、信号の平均化を行う同様の形態を採用してもよい。上記技法の実施形態を示す好適例ではピーク検出方式が利用される。このシナリオでは、記憶エレメントが最終状態に達したかどうかの決定前に目標状態でいくつかの検証チェックが実行される。検証の或る所定部分が失敗した場合、記憶エレメントは追加プログラミングを受けることになる。
特定の代表的実施形態に関する以下の説明には本発明の追加の態様、特徴および利点が含まれる。上記説明は添付図面と共に考慮することが望ましい。
メモリセル内のノイズの多い反応を示す。 メモリセル内のノイズの多い反応を示す。 メモリセル内のノイズの多い反応を示す。 プログラムおよび検証動作に対するノイズの影響を示す。 実施形態の好適例による本発明の動作を示す概略ブロック図である。 本発明のいくつかの態様の回路の実施形態を示すブロック図である。 本発明のいくつかの態様の回路の実施形態を示すブロック図である。 実施形態の好適例の二分探索実行を示す概略表示である。
メモリセルを含む回路の個々の部品の物理サイズの縮小と、個々のメモリセル内での記憶可能なデータ量の増加との双方により不揮発性半導体メモリの記憶容量が増大している。例えば、米国特許第５，７１２，１８０号（特許文献３）と第６，１０３，５７３号（特許文献４）および２０００年２月１７日出願の米国特許出願第０９／５０５，５５５号（特許文献５）並びに２０００年９月２２日出願の米国特許出願第０９／６６７，３４４号（特許文献６）（上記特許はすべてサンディスク コーポレイションへ譲渡されたものであり、本明細書で参照文献として取り入れられている）に記載されているような記憶装置は物理的フローティング・ゲート記憶トランジスタ当たり４ビットまたはそれ以上の論理ビットの記憶が可能である。４論理ビットの場合、この記憶容量では、各フローティング・ゲートは１６個の生じ得るメモリ状態のうちの１つをこのフローティング・ゲート内で符号化できるようにする必要がある。上記メモリ状態の各々は、フローティング・ゲートに記憶された電荷の一意的値、さらに正確には狭い範囲の値に対応する状態であり、上記狭い範囲は上記一意的値の近傍の状態を示す電荷値の記憶範囲とは完全に異なる範囲であり、当該近傍の状態並びにすべての他の状態からこの一意的値を明確に区別することを意図する範囲である。これは、通常の読出し動作並びにプログラミング動作の一部として行われる検証読出しの双方についても当てはまる。
メモリセルを読み出す複数の技法については、２０００年９月２７日出願の米国特許出願第０９／６７１，７９３号（特許文献７）、および、２００１年１１月２０日出願のShahzad Khalidによる“マルチレベル不揮発性集積記憶装置用センスアンプ”という米国特許出願第０９／９８９，９９６号（特許文献８）に記載がある。上記特許はサンディスク コーポレイションに譲渡されたものであり、両特許共本明細書で参照文献として取り入れられているものである。上記出願のうち第１の出願には、４ビットの記憶容量で使用するための７ビットまたはそれより高い解像度でのメモリセル内容の読出しに関する記載がある。フラッシュ・メモリの一般的な動作電圧である３ボルトの範囲に上記レベルの数が含まれている場合、おおよそ２５ｍＶの分解能力が結果として生じることになる。上記範囲を用いた場合、以前は受入れ可能であったノイズレベルにもかかわらず、このノイズレベル起因して、読出しセルの状態が１以上の状態レベルのエラーを含むものとなる可能性がある。
図１Ａ〜１Ｃはメモリセルの読出し時のノイズ変動の例を示すものである。図１Ａは、メモリセルの状態を示すあるパラメータ値（このケースでは電流Ｉ（ｔ））がある平均値＜Ｉ＞の周辺で変動するケースを示す。別の実施形態では、メモリは電圧レベルの読出しにより動作が可能となる。規則的な間隔でほぼ瞬間的にＩ（ｔ）の値が読み出される場合、図１Ｂに示すような結果が得られる。代わりに、セルの状態を示すパラメータの読出し時間が変動の一般的時間スケールよりも数倍長ければ、上記セルの状態を示す比較的正確な値を決定することが可能となる。上記を達成するいくつかの方法については米国特許第６，０４４，０１９号（特許文献１）に記載がある。図１Ａと１Ｃとは上記米国特許から改作されたものであり、また、上記特許は本明細書で参照文献として取り入れられている。
当該特許に記載されているように、メモリセルはセンスアンプで検知したソース・ドレイン電流Ｉ（ｔ）を有する。上記センスアンプにおいて、Ｉ（ｔ）には通常、ΔＩで示されるノイズ変動を伴う図１Ａと１Ｃで示すようなノイズ成分が存在する。上記センスアンプの１つの固有の特徴として、本発明によりある所定の期間Ｔにわたって時間平均化された電流＜Ｉ（ｔ）＞T を効果的に発生させる積分器によりこの変動電流の処理が行われるということが挙げられる。Ａ／Ｄモジュールはさらに、検知されたアナログ時間平均化された電流を出力メモリ状態Φに対応するデジタル形式に変換する。
図１Ｃは、ノイズの変動の特徴を示す期間ＴΔ I を持つノイズ変動を有するソース・ドレイン電流Ｉ（ｔ）と、その結果生じた電流を本発明のセンスアンプで処理した時間平均化＜Ｉ（ｔ）＞T とを示す図である。メモリセルの検知されたソース・ドレイン電流Ｉ（ｔ）は、時間依存のランダムノイズ成分ΔＩを有する。Ｉ（ｔ）が十分な時間Ｔで平均化されれば、ノイズ変動はかなり減衰される。＜Ｉ（ｔ）＞T に結果として生じるエラーはΔＩよりもかなり小さいδＩで与えられる。平均化に必要な時間は、ノイズ変動の特性時間ＴΔ I よりもかなり大きな時間Ｔである。この時間ＴΔ I は、所定量のノイズ変動が十分に減衰された時間として規定することができる。
例えば、多くのＥＥＰＲＯＭまたはフラッシュＥＥＰＲＯＭデバイスにおいて、特性変動時間ＴΔ I は、１０ナノ秒から数百ナノ秒と推定される。したがって、上記一般的デバイスでは、アナログ平均化時間または積分時間Ｔは、米国特許第６，０４４，０１９号（特許文献１）に記載のデバイスの場合のＴΔ I よりもかなり大きいものであることが好ましい。それとは対照的に、Ｉ（ｔ）の従来の検知は、ＴΔ I よりも短い時間でほぼ“瞬時”に、すなわち、ＴΔ I よりもかなり少ない時間で検出され、次いで、測定がいつ行われるかに依って図１Ｂに示す種類の出力が生成される。積分時間Ｔがほぼゼロである場合、時間平均化を行わない従来の場合のように、検知電流のノイズ変動はΔＩで与えられる。平均化時間が増加すると、時間平均化された検知電流のノイズ変動は、増加した位相打消し（phase cancellation）に起因して減少する。
メモリセルのプログラミングは、本明細書に参照文献として取り入れられている米国特許第５，１７２，３３８号（特許文献９）に記載のようなプログラム／検証サイクルを介して通常達成される。一般的処理では、プログラミング電圧によりメモリセルがパルス出力され、このメモリセルの値をチェックして所望の目標状態に達しているか否かの決定が行われる。所望の目標状態に達していなければ、所望の目標状態に達したことが検証されるまで上記処理が反復される。この検証は、検知処理であるためやはりノイズによる影響を受ける。このノイズによる影響が図２に示されている。
図２は、プログラム／検証処理に対するノイズの影響を示す図である。各プログラミング用パルスの出力後、検知処理を通じてセルの状態がチェックされる。図２を参照すると、測定パラメータの状態Ｉ（ｔ）がノイズ成分を含む値Ｉ（ｔ）２０１として示されている。２０１が反映するセルの状態が目標値未満であるため、新しい検知２０２に先行するブランク間隔により示されるように、セルに対して再びパルスが出力される。セルの状態が目標値に近づくにつれて、ノイズ成分に起因するエラーの多い検証が生じる可能性がある。
セルの状態が目標値に近づいた場合、セルが所望状態に達していなくても、ノイズに起因するパラメータ内のピーク値が目標値を越える場合がある。その状態が、ピーク値の平均値＜Ｉ（ｔ）＞がまだ目標値に達していなくてもＩ（ｔ）内のピーク値が目標値を越えた２０４によって示されている。検証読出しが２０４の上記ピーク値のうちの１つの値で実行された場合、セルは、２０５により表されるさらに正確な状態へ続かずに不正確な検証が行われる可能性がある。
検証動作の一部として、あるいは、読出し動作としてのいずれにかかわらずセルの状態が検知された場合、上述の方法によるセルの状態の正確な値の取得には、ノイズ変動の特性時間ＴΔ I と関連して読出し時間Ｔが長いことが必要となる。上記技法はいくつかの欠点を含む可能性がある。この特徴時間の長さにもよるが、メモリのその他の処理と比較すると上記処理は過度に長い読出し時間を必要とし、このため、受入れることのできない、読出し速度の対応する損失が結果として生じる可能性がある。本発明は短い検知時間を利用するものであるが、複数の検知により所定の読出し処理を数回反復し、次いで、平均化を行いセルの状態を得るものである。長い特性時間を持つ１つの成分を含むノイズの場合、複数の短い検知の方が、アナログ積分の単一読出しに必要な時間よりも短い合計時間を必要とする場合もある。また、多数のメモリセルが同時に読み出されるため、積分法で使用する積分用アナログ回路に対して設けられる実行時の制限が存在する。
積分法の別の制限として、非常に短時間であるが大きなノイズ・イベントにより＜Ｉ（ｔ）＞値がスキューされる可能性があるという点が挙げられる。複数の検知による方法の単一読出し時にこのような短時間のイベントを分離し、次いで、平均値の算出時に他の異常値と共に上記イベントの除去が可能となる。さらに、各検知セルの値が別個に複数回決定されるため、積分法に利用できないいくつかの追加的方法でこれらの値を処理することが可能となる。
さらに詳細に述べると、記憶エレメントが複数回読み出され、各記憶エレメントについてその結果が累積され、デジタルな平均化が行われる。これにより、回路内のノイズの影響が低減されるのみならず読出し品質に逆行する影響を与える可能性があるその他の過渡的現象も低減される。いくつかの実施形態について以下解説を行う。一実施形態では、記憶装置からコントローラへのデータの完全読出しと転送とが各反復について実行され、上記コントローラにより平均化が実行される。或いは、上記記憶装置は、各反復についてデータの完全読出しを実行するが、デジタルな平均化はこの記憶装置内で実行し、最終結果が送られるまではコントローラへのデータ転送は行われない。各反復について完全読出しを行う代わりに、記憶装置は最初の完全読出しを代わりに実行した後、記憶エレメントの検知状態を推定する或る知的アルゴリズムを用いて、予め確定した状態情報を利用するいくつかのさらに高速の再読出しを続行して完全読出しを回避するようにしてもよい。システム特性に対応して、通常の動作モードとして上記技法を利用したり、例外的条件時にこの技法を呼び出したりすることも可能である。プログラミングの検証段の間、信号の平均化を行う同様の形態を採用してもよい。上記技法の一実施形態ではピーク検出方式が利用される。このシナリオでは、記憶エレメントが最終状態に達したかどうかを決定する前に、目標状態でいくつかの検証チェックが実行される。検証の或る所定部分が失敗した場合、記憶エレメントはさらにプログラムされる。ノイズ量が減少するにつれて、ノイズおよびその他の過渡的現象が重要なファクタである場合と比べて１記憶エレメント当たりさらに多くの状態をシステムが記憶することが上記技法により可能となる。
複数読出しのデジタル平均化、および、アナログ平均化のための拡張積分時間という２つの読出し技法は相補的な技法と考えるべきである。これら技法の相対的有効性はノイズの特性周波数に依って決められる。異なる特性周波数を各々が持つ複数の異なるソースからノイズが生じ得るため、第１の技法、第２の技法あるいは双方の技法を利用するか否かは記憶装置の動作条件に左右される。例えば、ノイズが高周波成分と低周波成分とから成る場合、高周波成分を効率的に積分して除去できるほど十分に長く個々の検知動作の各積分時間をとることが可能であり、その一方で本発明の複数読出しを用いて低周波成分の影響を低減することも可能である。積分時間の長さと再読出し回数の双方はノイズの周波数特性に基づいて調整が可能である。検査中上記長さと回数の双方をパラメータによりセットし、システムに記憶することができる。
上記別の技法とさらに組み合わせることが可能な追加の読出し技法については、“間欠アジテーションを利用するトランジスタおよび小型デバイス用ノイズ低減技法”というNima Mokhlesi 、Daniel C. Guterman、Geoff Gongwer による本願と同時に出願され継続中の米国特許出願第１０／０５２，９２４号（特許文献１０）に記載がある。上記特許出願は本明細書に参照文献として取り入れられている。上記特許出願には、ノイズが２モードの振舞いを持つ構成要素を備えた場合の好適な技法についての記載がある。
複数の異なるパラメータを用いて記憶エレメントの状態を決定することが可能である。上記例では、電流を検知することにより記憶されたセルの電荷レベルを決定することが可能であり、この場合、セルの伝導の大きさは固定バイアス状態を用いて検知される。或いは、上記のような決定はしきい値電圧の検知により行うことも可能であるが、その場合、変動するステアリング・ゲートのバイアス状態を用いてこのような伝導の立上りが検知される。上記方法はいくつかのさらに標準的なアプローチを表す。
或いは、セルの電荷レベルで定めたドライバの力に（プリチャージ・コンデンサなどにより）動的に保持された検知ノードの放電率の制御を行わせることにより上記決定を動的に行うことも可能である。所定の放電レベルに達する時間を検知することにより、記憶された電荷レベルの決定が行われる。この場合、セルの状態を示すパラメータは時間である。このアプローチは、本明細書に参考文献として取り入れられている米国特許第６，２２２，７６２号（特許文献１１）、および、本明細書に上記で参考文献として取り入れられている“マルチレベル不揮発性集積記憶装置用センスアンプ”という米国特許出願第０９／９８９，９９６号（特許文献８）に記載されている。別の代替技法により、パラメータとして周波数を用いて記憶エレメントの状態が決定されるが、これは、やはり上記で参考文献として取り入れられている米国特許第６，０４４，０１９号（特許文献１）に記載のアプローチである。
電流検知アプローチは、上記で参考文献に含まれている米国特許第５，１７２，３３８号（特許文献９）と、本明細書に参考文献として取り入れられている米国特許出願第０８／９１０，９４７号（特許文献１２）との中でさらに完全に開発され、以下説明する様々な実施形態と共に用いることができる。しかし、以下の解説の大部分では、しきい値電圧Ｖth検知アプローチ（或いは電圧マージニングとして知られている）が用いられる。なぜなら、このアプローチにより検知分解能の向上が図られ、大規模な並行読出し動作と関連して電流（したがって電力）を低く保持し、高いビットライン抵抗まで脆弱性が最少化されるからである。Ｖth検知すなわち電圧マージニングによるアプローチは米国特許第６，２２２，７６２号（特許文献１１）の中で完全に開発されている。所定のゲート電圧に応じて固定ドレイン電圧用電源で電圧のモニタを行う別の電圧検知技法としてソース・フォロワ技法があり、この技法については例えば本明細書に上記で参考文献として取り入れられている米国特許第０９／６７１，７９３号（特許文献７）に記載がある。
電圧マージニング技法での実際の検知は、例えば関連づけられた基準値とセルの各しきい値電圧とを逐次比較するなどのいくつかの方法で実行が可能である。マルチ状態セルの場合、上記参考文献として取り入れられている米国特許第６，２２２，７６２号（特許文献１１）に記載のように、セル毎のデータ条件二分探索を利用する方がさらに効果的となり得る。例えば、上記二分探索は、連続４回のパスによる検知動作により１６分の１の分解能まで検知セルのＶthの各々を同時に決定することが可能である。検知に必要な分解能の量については米国特許出願第０９／６７１，７９３号（特許文献７）に記載がある。通常、使用する分解能のレベルは、さらに高い解像度間でのトレードオフとなる場合が多く、その結果、（例えばメモリの信頼性の向上に使用する）本実施形態の好適例の最小限必要な４ビット分解能以上のより多くの可能な“ビット”と、上記エクストラ・ビットの検知と格納のためのさらに広い面積、並びに、上記エクストラ・ビットの二分探索時の追加検知パスおよびこのエクストラ情報の転送の双方に起因するさらに多くの消費時間と関連するコストが発生することになる。
上記記憶装置は上記動作の多くの同時実行が可能であるため、追加の検知および処理を行うための、または、おそらく、増加した積分時間のための追加時間のすべてをこの記憶装置の速度に必ずしも直接反映させる必要はないことを付記しておく。例えば、通常の読出し処理が、１回のパス当たり３μｓを伴う１１回のパス読出し動作を必要とする場合、本発明は、割り増しの半ダース程度の最終読出しパスを加えて、１μｓの範囲にノイズ成分が存在すれば、積分時間を潜在的に２倍にすることが可能である。これより、所定のセルの名目上の読出し時間は遅くなるが、より高い記憶密度が提供される。同時性を増加させることにより単一セルの読出し時間の増加による影響を少なくすることも可能である。不揮発性メモリにおける同時性の量を増やす技法については、本明細書に参照文献として取り入れられている２００１年１月１９日出願の米国特許出願第０９／７６６，４３６号（特許文献１３）に記載がある。同時に行われる処理回数の増加はそれ自体しばしばノイズを増加させるものであるが、本技法を適用することによりこのノイズの減少が可能となる。
メモリセルに記憶されたデータを取り出すためには、十分な忠実度でこのデータを書き込むと同時にこれを記憶する必要がある。したがって、このような忠実度を達成するためには、上記メモリセルの状態をデータ値に変換する際、プログラミング動作の検証部でのみならず実際の読出し動作時にもノイズによる影響を最小にすることが重要である。
図３は一実施形態の好適例による本発明の処理を示す概略ブロック図である。セル３０１のゲート電圧がセットされ、そのビットラインがプリチャージされる。読出し段の積分中、（ノイズ成分を含む）電圧Ｖ（ｔ）がアナログ・デジタル変換器Ａ−Ｄ３１１を備えたセンスアンプＳＡ３１０へ供給される。センスアンプＳＡ３１０はこの電圧を出力データ状態Φi に変換する。センスアンプの動作は、例えば、本明細書に上記で参考文献として取り入れられている米国特許出願第０９／６７１，７９３号（特許文献７）に記載がある。上記特許出願に記載されているように、１セル当たり４または５ビットを記憶するセルを区別する際に使用する２7 ＝１２８個の状態の分解能を用いて電圧レベルの検知が行われる。このセルは数回読み出され、各セルによりデータ状態Φi が生成される。ノイズに起因して、また、ノイズの特性時間よりも短い積分時間の利用に起因して、図１Ｂに示されるような幅の範囲を持つΦi が出力される。
次いで、データ状態Φi が平均化される。この平均化は、図３に示すの簡単な実施形態の好適例を用いて、以下説明するようないくつかの異なる方法で行うことが可能である。平均化回路ＡＶＥ３２０は累算器Σi ３２１と、除算器３２３とから構成される。例えば、データ状態は８回測定され、その結果が３２１に累積され、Σi=1 8Φi を生みだすことが可能となる。除算器３２３は、３回シフトされたときその和を８で除するシフトレジスタであってもよい。その場合、ＡＶＥ３２０の出力／Φ（ファイバー）は平均読出し値（本例では単純平均）となる。
メモリ・システムは通常１以上のメモリ・チップから構成され、このメモリ・チップの各々にはメモリセルの実際のアレイとコントローラ・チップとが含まれる。但し、単一チップの実施形態では、アレイを含む実施形態の場合のように同じチップ内にコントローラ機能を組み込んでもよい。読出し回路ＳＡ３１０はメモリセルと同じチップに配置されるが、平均化回路ＡＶＥ３２０の配置と動作の双方は複数の異なる実施形態を持つものであってもよい。さらに詳細には、個々の読出し値から平均値／Φ（ファイバー）を形成する方法には、上記合成値の形成に必要な回路構成のタイプおよび位置と共に複数の可能な変形例がある。例えば、メモリセルと全く同じ回路に図３の回路ＡＶＥ３２０を配置して、処理の最後にだけ合成値／Φ（ファイバー）を元のコントローラへ転送するようにしてもよい。或いは、個々のΦi の各々をコントローラへ転送し、そこで平均化を行ってもよい。
以下に説明する実施形態に対応して詳細は異なるが、一対の一般的状況が図４Ａと４Ｂに示されている。これらの図はメモリ・チップＭＥＭ４００とコントローラＣＯＮＴ４６０とを示すものである。このメモリ・チップには、行復号回路構成４１１と列復号回路構成４１３とを接続したメモリセル・アレイ４０１が含まれる。読出し回路４２１には、図３のブロック３１０のようなセンスアンプ並びに任意の他の関連する回路構成が含まれる。次いで、読出し回路の出力は１組のレジスタ４２５へ供給されるが、該レジスタは実施形態によっては存在しない場合もある。本解説は大部分単一セルという観点から行われているが、一般に、多数のセルが同時に読み出されるためレジスタおよびその他のエレメントはこの同時性をサポートする必要がある。説明を単純化するために回路のその他のエレメントは省かれているが、本明細書に参考文献として取り入れられている様々な特許と特許出願の中にこれらエレメントは完全に記載されている。例えば、上記回路には、明白には示されてはいないが、読出しブロックまたは別のブロックの中へ組み込まれるものと想定できる書込み回路、および、読出しレジスタ４２９と同じものとすることができる１組のプログラミング・レジスタが備えられている。メモリ部４００をコントローラ４６０と接続するバス４３０は、データ並びにアドレス、コマンド、パラメータ等々をコントローラ４６０とバス４３０との間で転送する。詳細に図示のエレメントに加えて、コントローラ４６０は通常のエレメントも備えるものである。
図４Ａは、個々の読出し値Φi （または以下に説明するようなΦ0 およびΦ’i ）がメモリからコントローラへすべて送られる実施形態である。上記値は、コントローラＣＯＮＴ４６０へ送られる前に、ＭＥＭ４００のＲＥＧ４２５に一時的に記憶することができる。コントローラ内に在るとき、上記値はＲＥＧ４６１または別のメモリでコントローラに記憶してもよいし、上記値の平均値／Φ（ファイバー）をホストへ出力する前に回路ＡＶＥ４６３で上記平均値／Φ（ファイバー）を形成してもよい。上記値がＡＶＥ４６３により累積され、ＭＥＭ４００から上記値が着信して移動平均が形成される場合、ＲＥＧ４６１の中に個々に上記値を記憶する必要はない。
図４Ｂの変形例は、合成値／Φ（ファイバー）をメモリＭＥＭ４００に形成し、次いでコントローラへ渡してホストへ出力する一例を示すものである。図４Ｂに示す実施形態には図３のような平均化回路が示されているが、この回路は累算器４２３と除算器４２９とから構成され、これらにより個々の読出し値から平均値／Φ（ファイバー）が形成される。メモリ・チップ上の別の実施構成例では、図４Ａに示す１組のレジスタ４２５のような別のエレメントまたは追加エレメントを設けて、上記読出し値を個々に記憶するようにしてもよい。上記エレメントは本明細書では図示されていない。
上記実施形態のいずれの場合にも、本発明の基本的読出し処理は、同時に読み出す１組の各セルの読出し回路へセルの状態を示すパラメータ・セットｐ（ｔ）（電圧または電流など）を供給するステップから構成される。これを行うために、読み出されるセルは使用する読出し技法に基づいてバイアスを受ける。パラメータｐ（ｔ）にはノイズ成分が含まれる。次いで、バイアス状態に対応するデータ状態値Φi （ｐ）が読出し回路により生成される。このデータ状態値から合成値／Φ（ファイバー）が形成され、コントローラから出力される。
第１の組の実施形態では、セルの読出しのすべては完全読出しである。すなわち、上記参考文献、米国特許出願第０９／６７１，７９３号（特許文献７）に記載されているような、例えば７ビットの分解能に基づいてセルが読み出される場合、最大解像度の検知に必要なすべてのステップを含むこれらの読出しのすべてはこの分解能に基づいて行われ、次いで、コントローラへ渡される。上記データ状態を用いて、図３の平均化回路３２０に示すような移動平均を形成してもよいし、あるいは図４のレジスタ４６１のコントローラや別のコントローラメモリに上記データ状態を記憶してもよい。測定データ状態のすべてを記憶することにより、コントローラは幅広い多様な平均化処理を行うことが可能となる。これらのデータ状態を決定する場合、メモリ回路４００からこれらのデータ状態を転送するか、転送に先行してこれらのデータ状態をレジスタ４２５に一時的に記憶するかのいずれかが行われる。
上記測定値から、コントローラでの複数の異なる合成値の形成が可能となる。この合成値は、単純平均値、重み付き平均値または無視された異常値を持つ平均値、あるいは、根２乗平均やべき乗をベースとする平均値であってもよく、さらに、ハードウェア、ソフトウェアまたはファームウェアによって上記合成値を実現してもよい。記憶容量の増加が可能であることを別にすれば、特別な回路構成を導入することなくコントローラ・ベースの実施構成を利用することができる。この種類の実施構成では、上記実施形態のメモリ回路と制御回路間で最大量の情報転送が結果として行われる。特に、増加するバス・トラフィックに起因してコントローラとメモリ回路とが別々のチップ上に在る場合、上記最大量の情報転送は欠点となる可能性がある。純粋に記憶装置ベースの実施構成の場合、同時に読み出すセルのすべてについて複数読出しから得られる結果を保持するための十分なレジスタ容量を備えることができる追加回路構成を導入することが必要となる。
コントローラへ転送する情報量を減らす１つの方法として、複数の部分読出しに先行してセルに対する１回の完全読出しを行う方法がある。部分読出しには或る限定された範囲を持つベースラインからのオフセットを示すための完全読出しに比べて少ないビットが必要となる。この結果、データ状態を示す基本値Φ0 と、ノイズに起因する、この基本値に関する変動を示す複数の読出し値Φ’i とが得られる。この方法により分析（おそらく記憶）対象のデータ量の生成が少なくなるため、コントローラで平均化を実行する場合、メモリ・チップで平均化を行う実施形態であっても、コントローラへの転送が必要なデータ量および分析実行時間の双方について節減が行われる。またデータ量の生成が少ないことにより総読出し時間の低減を図ることも可能となる。
次に、７ビットの分解能を用いてメモリセルの状態を決定するケースについて考える。二分探索法を利用して読出しを行う場合、これには７つのブレイク・ポイントで少なくとも７回の読出しが必要となる。したがって、４回反復されるセルの状態の完全読出しでは最低２８回の検知動作が必要となる。この代わりに、セルに対して１回の完全読出しを実行し、その後に、基本値Φ0 周辺の変動値Φ’i を決定するために２ビットの分解能を用いる３回の読出しを行ってΦ0 を決定すれば、結果として１３回の検知動作が行われることになる。この例では、上記組の基本値と変動値（Φ0 、Φ’i ）には最大の読出しの場合と同じ情報が含まれているが、検知動作の回数は最大の読出しの場合の１／２未満であり、記憶、転送もしくはこの双方を行う必要があるデータ量も最大の読出しの場合の１／２未満である。言うまでもなく、このことは、基本レベルの変動の大きさが測定の範囲内にあることが仮定されている。（或いは、上記例によって、飽和の影響に起因するより大きな変動による影響が取り除かれる）。上記部分読出しの範囲と回数とはシステム・パラメータによりセットされ、チップの検査中この範囲と回数との決定を行うことが可能であり、さらにシステム状態に応じて上記範囲と回数とを変更することも可能である。ノイズの多い回路では、さらに広い範囲をカバーするために部分読出しをセットする必要がある。ほとんどの構成の場合、所定回数の検知動作の最も高い精度は、Φ’i を得るためにΦ0 を決定するために行うのとほぼ同数の検知動作を行わせることにより得られる。
この二分探索例では、同時に読み出すセルのうちの１つについて図５に概略表示されているようにアルゴリズムの変更を求めることができる。前回の例を継続して、７ビットの分解能でのセルの状態の読出しは１２８個の電圧ブレイク・ポイントを利用することも可能である。この連続する第１の読出しでセルがメモリ・ウィンドウの上半分にあるか下半分にあるかの決定が行われ、第２の読出しでセルが以前に決定された半分の上半分にあるか下半分にあるかの決定、等々が行われることになる。
例えば、セルが図５のレベルＶ64のすぐ上に在る６４番目の状態にあるような二分探索について考察する。セルまたは他の回路エレメントのいずれにもノイズが存在しなければ、セルのレベルは６４番目の状態を読み出すことになる。したがって、セル・レベルは、第１の読出し値（５０１ａ）のブレイク・ポイントより上の部分と、各々の後続する読出し値（５０１ｂ〜５０１ｇ）内のブレイク・ポイントより下の部分とを読み出すことになる。これは、測定電圧がセルの読出しに利用するブレイク・ポイント以上か未満かを示す矢印方向によって図５に示されている。ノイズが存在する場合、セル・レベルはいくつかの状態毎にこのブレイク・ポイント以上または未満の読出しを行うことが可能となる。しかし、上記ノイズの影響を決定するためには、アルゴリズム（例えば、５０１ｆと５０１ｇ）の最後の数ステップを用いても決して第１のブレイク・ポイントよりも小さい値がキャプチャされることはあり得ない。上記ノイズの影響を正しく反映するためには、最大７回のステップ読出しまたはアルゴリズムの変更のいずれかが必要となる。したがって、十分な二分探索を用いて、Φ’i を決定する第２のモードに先行して、完全読出しアルゴリズムから得られる基本レベルΦ0 の決定が可能となる。複数のさらに高速の再読出しにより、Φ0 の周辺を中心とする簡易二分探索を利用するか、非二分探索法への切り替えを利用してもよい。
図５は、再読出し５１１、５１３、５１５の簡易二分探索の利用を示す図である。再び、第１の７回の読出し（５０１ａ〜５０１ｇ）により、基本状態Φ0 が６４番目の状態であることが決定される。この状態に関する変動は第１の読出しレベル５０１ａ未満に容易になり得るので、同じアルゴリズムを使用する後続の読出しのいずれも上記変動を検知し損なうことになる。したがって、上記Φ0 に対応するΦ’i を正確に決定するために、アルゴリズムは状態Φ0 を中心とする簡易二分探索を変更する。図５は、３回の部分読出し（５１１、５１３、５１５）を示す図であり、これらの部分読出しの各々は完全読出し値を中心とする２ビットの二分探索（ａとｂ）から成る。
この例では、上記部分読出しの結果の第１の読出しは、６５番目の状態に対応して、第１のブレイク・ポイント（５１１ａ）と第２のブレイク・ポイント（５１１ｂ）の双方より上の部分を読み出す。時々刻々の大きな変動に起因して実際の結果が十分に上記の状態以上となる場合もあるが、“飽和”による影響が生じ、この影響により、スパイクが平均値に貢献するような量が実行時に制限を受けることを付記しておく。第２の組の再読出しにより、５１３ａ内の第１のブレイク・ポイント未満の結果が生みだされ、その後に５１３ｂ内の第２のブレイク・ポイントが６３番目の状態に対応して後続する。同様に、５１５ａと５１５ｂの再読出しにより６４番目の状態が再送される。したがって、この例では、Φ0 についての第１の読出しが、読み出された各セルの７ビットデータを含むのに対して、２ビットデータまたは再読出しの各々は再読出し処理全体について合計６ビットを含むことになる。
図５の処理は、セルが１回しか読み出されない第１の読出しモードと、セルが複数回読み出される第２のモードとを持つ読出し動作の１例である。複数の基準レベルとセルの測定パラメータとを同時に比較する別の例では、第１の読出しは、最上位ビットの或る数を読み出す粗モードにし、その後に、残りの最下位ビットについての複数読出しが後続することができる。さらなる例では、図２に示すような検証処理の間、セルが（２０１のような）目標値からほど遠い初期段の間、セルが（２０４と２０５のような）目標値に近づくにつれて、読出しモードの変更によりセルの読出しを１回だけ行うことができる。粗モードと微細モードとを持つプログラミング技法の利用については２００１年２月２６日出願の米国特許出願第０９／７９３，３７０号（特許文献１４）に記載がある。該特許出願は本明細書に参考文献として取り入れられている。
図４Ａと４Ｂに戻ると、既述のように、複数の完全読出し値Φi （ｐ）であれ、複数の部分読出しと１つの完全読出し値（Φ0 、Φ’i ）との組であれ、図４Ａに描かれているように、データのすべてはコントローラ４６０へ転送され、そこでデータ処理を行うことにより上記実施形態のうちのいずれの実施形態も実現可能となる。或いは上記処理のすべては、図４Ｂに描かれているように、コントローラへ、次いで、システムの外側へ転送される最終結果／Φ（ファイバー）のみを用いてメモリ・チップ上で行うことも可能である。上記処理の分割も可能であり、読出しは中間状態で転送される。例えば、メモリ・チップ上に部分読出し値を累積し、次いで、コントローラへ上記読出し値を転送して除算や別のさらなる処理を行うようにしてもよい。
コントローラとメモリ・チップとの間で処理が分割される別の例では、上記参考文献の米国特許出願第０９／６７１，７９３号（特許文献７）に記載のセルのような基準セルすなわちトラッキング・セルが必要となる。上記特許出願には、４ビットの分解能を持つデータ・セルを読み出すためのブレイク・ポイントを決定するために、７ビットの分解能を持つトラッキング・セルの読出し方法についての記載がある。この方法では、合成値をコントローラで形成して、本発明に基づいてトラッキング・セルを複数回読み出すことも可能である。一旦本発明を用いてブレイク・ポイントが決定されると、上記ブレイク・ポイントは元のメモリ・チップへ転送され、データ・セルの読出しが行われる。
メモリ・チップ上で合成値を決定する１つの方法として、メモリ回路４００で移動平均を形成する方法がある。この移動平均の形成は、図３のブロック３２０に対応する累算器と除算回路を用いて行うことができる。或いは、エレメント４２３により上記値を累積し、レジスタ４２５の中に記憶し、次いで、さらなる処理を行うためにコントローラ４６０へ上記値を転送してもよい。最初この読出し値をレジスタ４２５に個々に記憶し、次いで、コントローラを実施例で説明したように、メモリ・チップ上の別の回路構成により上記値の処理を行ってもよい。
メモリ回路４００での平均化の実現により、通常は設けられていない、回路に備える追加エレメントの導入コストが一般に発生することになる。平均値やその他の合成値の形成方法にも左右されるが、上記追加エレメントの導入には、読出し値を記憶するための大きなレジスタ・サイズと、追加回路構成、除算回路構成、ある種の状態マシンの導入、等々の組み合わせが含まれる可能性がある。一方、コントローラへ転送する必要がある情報量の結果的減少は、高速の書込み速度を維持するためのプログラム検証処理時に特に好都合なものとなり得る。
本明細書に上記で参考文献として取り入れられている米国特許第５，１７２，３３８号（特許文献９）およびその他の参考文献に記載のように、フローティング・ゲートタイプのメモリセルにおける一般的プログラミング処理は、セルの状態を変更するためのセルのパルス出力ステップと、所望状態が達成されたかどうかを決定するためのセルの読出しステップと、所望状態が達成された場合にさらなるプログラミングを終了するステップ、および、所望状態が達成されなかった場合に、所望状態の達成をセルが検証するまでパルス−読出しサイクルを継続するステップとから構成される。ノイズの影響については図２との関連で上述した通りである。記憶装置内にデータを記憶し、データの正確な検索を行うには書込み処理と読出し処理の双方において精度が求められる。図２を参照すると、２０５の平均値は所望状態に対応するものである。しかし、目標レベル以上に達するピーク値２０４に応答してプログラミングが停止された場合、その結果として、正しいものとして検証される低い方の平均値を持つ状態が生じることになる。その場合、読出し処理中にこのエラーはノイズに起因して一層ひどく可能性がある。したがって、各単一セルの記憶密度が上がるにつれて、検証処理時のノイズの影響を少なくすることが状態の記憶密度と同様重要となる。
本発明の様々な態様は複数の方法で検証処理の中に組み込むことが可能である。上記検証状況は標準的読出し処理とは異なる。その相違点として、基準パラメータ空間内を探索してセルの実際状態の決定を行うのとは反対に、反復プログラミング・アルゴリズムが満たさねばならない測定パラメータのデータ依存目標値とセルの状態との比較が行われるという点が挙げられる。言い換えれば、一般に、プログラムの検証時にはあまり多くの情報と処理とは必要ではなく、セルの状態が所定の基準値を越えたか否かということが必要とされるにすぎない。上記技法の一実施形態ではピーク検出方式が利用される。或いは、アナログ・フィルタされた平均値検出のような別の検出手段を利用してもよい。このシナリオでは、記憶エレメントが最終状態に達したかどうかを決定する前に、目標状態でいくつかの検証チェックが実行される。検証の何らかの所定部分が失敗した場合、記憶エレメントは追加プログラミングを受けることになる。例えば、図２の２０４に対応する状態は目標値を２回上回るピーク値を持つものであるが、セルに対してほぼ同時的複数の読出しが実行された場合にも、読出しはわずか２回しか目標値を越えていない。これとは対照的に、２０５に対応する状態では目標値を越える読出しは過半数の回数行われている。
セルの状態がまだ所望状態からほど遠い場合、精度がほとんど上がらないために複数読出しの実行処理は大幅に遅くなる。したがって、セルがまだ目標値からほど遠いプログラミング処理の初期段（例えば、図２の２０１）では、標準的単一読出しモードを利用し、目標状態に近づくにつれて第２のモードへ移行するようにしてもよい。異なる状態に対応する異なる数のパルス出力後にこの移行は行われ、低い状態への移行がすぐに行われる。例えば、上記移行は、（図２の２０４のような）目標レベルを越えるピーク値を有する第１の検証レベルによりトリガーするか、本明細書に上記で参照文献として取り入れられている米国特許出願第０９／７９３，３７０号（特許文献１４）に記載のような粗いプログラミング・モードからきめ細かなプログラムへの移行の一部とすることができる。
２モード動作の別の例として例外的条件時に呼出しを行う複数読出しモードの例がある。標準的単一読出しモードが別様に利用される。
２モード動作の別の例として、第１のモードで標準的単一読出しを利用し、第２のモードで複数読出しを利用する例がある。この複数読出しモードは例外的条件時に呼び出され、単一読出しモードは別様に利用される。例えば、エラー訂正符号（ＥＣＣ）は、デバイス動作時の問題点や例外的状況を示す主要なインジケータである。メモリのエラーレベルが所定値（例えば１ビットより大きい）を上回った場合に、複数読出し技法の呼出しを行うようにしてもよい。
例外的条件はトラッキング・セルすなわち基準セルの読出しに基づくものであってもよい。上述したように、一実施形態では基準セルが７ビットの分解能で読み出されているが、これに対してデータ・セルは４ビットの分解能で読み出される。したがって、基準セルの方がノイズに対して敏感になる。トラッキング・セルを処理するとき、ノイズレベルがしきい値を上回ることが判明した場合、ノイズレベルをモニタするための基準セルの利用により、複数読出し技法を呼び出すフラグを上げるようにすることも可能である。
記憶装置用としてフローティング・ゲートＥＥＰＲＯＭやＦＬＡＳＨセルのような電荷蓄積装置を用いる実施形態に焦点を合わせて解説してきたが、上記解説は、磁気媒体および光学媒体を含む上記タイプのノイズが問題となる他の実施形態にも適用可能である。本発明は、０．１μｍ以下のトランジスタ、単一電子トランジスタ、有機／カーボンベースのナノトランジスタおよび分子トランジスタ（但しこれらのトランジスタに限定されるものではない）を含むすべてのタイプのデバイス／トランジスタ検知に広い応用範囲を持つことが可能である。例えば、Eitan の米国特許第５，７６８，１９２号（特許文献１５）と、Satoらの米国特許第４，６３０，０８６号（特許文献１６）とにそれぞれ記載されているようなＮＲＯＭとＭＮＯＳセル、および、Gallagher の米国特許第５，９９１，１９３号（特許文献１７）と、Shimizu らの米国特許第５，８９２，７０６号（特許文献１８）とにそれぞれ記載されているような磁気ＲＡＭセルおよびＦＲＡＭセルを利用することも可能である。上記特許のすべては本明細書で参照文献として取り入れられている。上記アプローチの利用により、ノイズに起因して現在実用的なものではないシステムが実行可能な技法となり得る。上記他のタイプの記憶エレメントの場合、この記憶エレメントの状態を反映するパラメータを決定する細部の力学は異なるものとなるかもしれない。例えば、磁気媒体で磁性特性が測定されたり、ＣＤ−ＲＯＭや別の光学媒体で光学特性が測定されたりすることになるかもしれないが、その後の処理は上記の例からすぐに続けられる。
特定の実施形態の好適例と関連して本発明の種々の態様について説明してきたが、添付の請求項の最大の範囲内で本発明が保護を受ける権利を有するものであることは理解されよう。
４００ メモリ回路
４２１ 読出し
４２３ 累算器
４２５ レジスタ
４２９ 除算器
４６０ コントローラ
４６１ レジスタ

Claims (15)

  1. 不揮発性メモリの多状態記憶メモリセルを目標データ値に書き込む方法であって、
    前記不揮発性メモリ内の選択された記憶エレメントの状態を変更するステップと、
    前記選択された記憶エレメントの状態を変更するステップに続いて、かつ前記選択された記憶エレメントの状態をさらに変更するステップに先行して、前記選択された記憶エレメントの結果状態を示すパラメータを前記目標データ値を示す参照値と複数回の独立した比較を実行するステップと、
    前記複数回の比較の結果に基づいて前記記憶エレメントの状態をさらに変更するかどうかを決定するステップと、
    を有する方法。
  2. 請求項１記載の方法において、
    前記選択された記憶エレメントは、多状態記憶エレメントである方法。
  3. 請求項２記載の方法において、
    デジタル数値技術を用いて前記実行するステップを実行する方法。
  4. 請求項２記載の方法において、
    前記選択された記憶エレメントは、電荷蓄積装置である方法。
  5. 請求項４記載の方法において、
    前記パラメータは、電流である方法。
  6. 請求項４記載の方法において、
    前記パラメータは、電圧である方法。
  7. 請求項４記載の方法において、
    前記パラメータは、時間である方法。
  8. 請求項４記載の方法において、
    前記パラメータは、周波数である方法。
  9. 請求項４記載の方法において、
    前記パラメータは、磁性特性である方法。
  10. 請求項４記載の方法において、
    前記パラメータは、光学特性である方法。
  11. 請求項２記載の方法において、
    前記実行するステップは、ピーク値検出法を有する方法。
  12. 請求項２記載の方法において、
    前記実行するステップは、アナログ・フィルタされた平均値検出を有する方法。
  13. 請求項２記載の方法において、
    前記不揮発性メモリが前記選択された記憶エレメントを含む複数の選択された記憶エレメントを備える記憶装置とコントローラとを有し、前記実行するステップが前記コントローラにより実行される方法。
  14. 請求項２記載の方法において、
    前記不揮発性メモリが前記選択された記憶エレメントを含む複数の選択された記憶エレメントを備える記憶装置とコントローラとを有し、前記実行するステップが前記記憶装置により実行される方法。
  15. 請求項１記載の方法において、
    前記選択された記憶エレメントは、データが同時に書き込まれる複数の選択された記憶エレメントのうちの１つである方法。
JP2010015232A 2002-01-18 2010-01-27 複数読出しにより不揮発性メモリにおけるノイズの影響を低減する方法 Pending JP2010146722A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/052,888 US6621739B2 (en) 2002-01-18 2002-01-18 Reducing the effects of noise in non-volatile memories through multiple reads

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003010561A Division JP4482278B2 (ja) 2002-01-18 2003-01-20 複数読出しにより不揮発性メモリにおけるノイズの影響を低減する方法

Publications (1)

Publication Number Publication Date
JP2010146722A true JP2010146722A (ja) 2010-07-01

Family

ID=21980564

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003010561A Expired - Fee Related JP4482278B2 (ja) 2002-01-18 2003-01-20 複数読出しにより不揮発性メモリにおけるノイズの影響を低減する方法
JP2010015232A Pending JP2010146722A (ja) 2002-01-18 2010-01-27 複数読出しにより不揮発性メモリにおけるノイズの影響を低減する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003010561A Expired - Fee Related JP4482278B2 (ja) 2002-01-18 2003-01-20 複数読出しにより不揮発性メモリにおけるノイズの影響を低減する方法

Country Status (8)

Country Link
US (5) US6621739B2 (ja)
EP (1) EP1329894B1 (ja)
JP (2) JP4482278B2 (ja)
KR (1) KR101092882B1 (ja)
CN (1) CN1434456B (ja)
AT (1) ATE330316T1 (ja)
DE (1) DE60305987T2 (ja)
ES (1) ES2262946T3 (ja)

Families Citing this family (205)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621739B2 (en) * 2002-01-18 2003-09-16 Sandisk Corporation Reducing the effects of noise in non-volatile memories through multiple reads
US7073103B2 (en) * 2002-12-05 2006-07-04 Sandisk Corporation Smart verify for multi-state memories
US7237074B2 (en) * 2003-06-13 2007-06-26 Sandisk Corporation Tracking cells for a memory system
US7372730B2 (en) * 2004-01-26 2008-05-13 Sandisk Corporation Method of reading NAND memory to compensate for coupling between storage elements
US7068539B2 (en) * 2004-01-27 2006-06-27 Sandisk Corporation Charge packet metering for coarse/fine programming of non-volatile memory
CN101044578B (zh) * 2004-10-21 2011-12-07 Nxp股份有限公司 提供基于平均阈值的刷新机制的存储器件和方法
US9099174B2 (en) 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
WO2007132452A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
KR101375955B1 (ko) 2006-05-12 2014-03-18 애플 인크. 메모리 디바이스 내의 왜곡 추정 및 상쇄
US7840875B2 (en) * 2006-05-15 2010-11-23 Sandisk Corporation Convolutional coding methods for nonvolatile memory
US20070266296A1 (en) * 2006-05-15 2007-11-15 Conley Kevin M Nonvolatile Memory with Convolutional Coding
US7522454B2 (en) * 2006-07-20 2009-04-21 Sandisk Corporation Compensating for coupling based on sensing a neighbor using coupling
US7506113B2 (en) * 2006-07-20 2009-03-17 Sandisk Corporation Method for configuring compensation
US7400535B2 (en) * 2006-07-20 2008-07-15 Sandisk Corporation System that compensates for coupling during programming
US7885119B2 (en) * 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7443729B2 (en) * 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
US7495953B2 (en) * 2006-07-20 2009-02-24 Sandisk Corporation System for configuring compensation
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
US7904783B2 (en) * 2006-09-28 2011-03-08 Sandisk Corporation Soft-input soft-output decoder for nonvolatile memory
US20080092015A1 (en) * 2006-09-28 2008-04-17 Yigal Brandman Nonvolatile memory with adaptive operation
US7805663B2 (en) * 2006-09-28 2010-09-28 Sandisk Corporation Methods of adapting operation of nonvolatile memory
US7818653B2 (en) * 2006-09-28 2010-10-19 Sandisk Corporation Methods of soft-input soft-output decoding for nonvolatile memory
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
CN101601094B (zh) 2006-10-30 2013-03-27 苹果公司 使用多个门限读取存储单元的方法
US7558109B2 (en) * 2006-11-03 2009-07-07 Sandisk Corporation Nonvolatile memory with variable read threshold
US8001441B2 (en) * 2006-11-03 2011-08-16 Sandisk Technologies Inc. Nonvolatile memory with modulated error correction coding
US7904788B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of varying read threshold voltage in nonvolatile memory
US7904780B2 (en) * 2006-11-03 2011-03-08 Sandisk Corporation Methods of modulating error correction coding
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7593263B2 (en) 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
WO2008082591A2 (en) * 2007-01-02 2008-07-10 Marvell World Trade Ltd. High speed interface for multi-level memory
US7480184B2 (en) * 2007-01-07 2009-01-20 International Business Machines Corporation Maximum likelihood statistical method of operations for multi-bit semiconductor memory
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US8369141B2 (en) 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
US7904793B2 (en) * 2007-03-29 2011-03-08 Sandisk Corporation Method for decoding data in non-volatile storage using reliability metrics based on multiple reads
US7797480B2 (en) * 2007-03-29 2010-09-14 Sandisk Corporation Method for reading non-volatile storage using pre-conditioning waveforms and modified reliability metrics
US7975209B2 (en) * 2007-03-31 2011-07-05 Sandisk Technologies Inc. Non-volatile memory with guided simulated annealing error correction control
US7971127B2 (en) * 2007-03-31 2011-06-28 Sandisk Technologies Inc. Guided simulated annealing in non-volatile memory error correction control
US7966546B2 (en) * 2007-03-31 2011-06-21 Sandisk Technologies Inc. Non-volatile memory with soft bit data transmission for error correction control
US7966550B2 (en) 2007-03-31 2011-06-21 Sandisk Technologies Inc. Soft bit data transmission for error correction control in non-volatile memory
WO2008121577A1 (en) * 2007-03-31 2008-10-09 Sandisk Corporation Soft bit data transmission for error correction control in non-volatile memory
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7508715B2 (en) * 2007-07-03 2009-03-24 Sandisk Corporation Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7599224B2 (en) * 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US7778093B2 (en) * 2007-08-08 2010-08-17 Mediatek Inc. Memory control circuit capable of dynamically adjusting deglitch windows, and related method
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8365040B2 (en) 2007-09-20 2013-01-29 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8650352B2 (en) 2007-09-20 2014-02-11 Densbits Technologies Ltd. Systems and methods for determining logical values of coupled flash memory cells
US7710781B2 (en) * 2007-09-25 2010-05-04 Intel Corporation Data storage and processing algorithm for placement of multi-level flash cell (MLC) VT
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
WO2009053961A2 (en) 2007-10-25 2009-04-30 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
WO2009063450A2 (en) 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
WO2009072103A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells
WO2009072104A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith
US8607128B2 (en) 2007-12-05 2013-12-10 Densbits Technologies Ltd. Low power chien-search based BCH/RS decoding system for flash memory, mobile communications devices and other applications
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
WO2009074978A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
WO2009074979A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8327246B2 (en) 2007-12-18 2012-12-04 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
WO2009118720A2 (en) 2008-03-25 2009-10-01 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US7808819B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Method for adaptive setting of state voltage levels in non-volatile memory
US7808836B2 (en) * 2008-04-29 2010-10-05 Sandisk Il Ltd. Non-volatile memory with adaptive setting of state voltage levels
US8433980B2 (en) * 2008-06-23 2013-04-30 Sandisk Il Ltd. Fast, low-power reading of data in a flash memory
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US8332725B2 (en) 2008-08-20 2012-12-11 Densbits Technologies Ltd. Reprogramming non volatile memory portions
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US7929338B2 (en) * 2009-02-24 2011-04-19 International Business Machines Corporation Memory reading method for resistance drift mitigation
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
KR101574208B1 (ko) * 2009-03-31 2015-12-07 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그리고 그것의 동작 방법
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
KR20100120991A (ko) * 2009-05-07 2010-11-17 삼성전자주식회사 이레이저 조작을 수행하는 메모리 시스템 및 그것의 읽기 방법
US8566510B2 (en) 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
KR101586046B1 (ko) 2009-05-26 2016-01-18 삼성전자주식회사 저장 장치 및 그것의 읽기 방법
KR101578518B1 (ko) * 2009-07-07 2015-12-17 삼성전자주식회사 불휘발성 메모리 장치의 읽기 방법 및 그것을 포함하는 메모리 시스템
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8868821B2 (en) 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
US8305812B2 (en) 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
TWI446350B (zh) * 2009-12-08 2014-07-21 Silicon Motion Inc 用來減少無法更正的錯誤之方法以及記憶裝置及其控制器
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8700970B2 (en) 2010-02-28 2014-04-15 Densbits Technologies Ltd. System and method for multi-dimensional decoding
US8527840B2 (en) 2010-04-06 2013-09-03 Densbits Technologies Ltd. System and method for restoring damaged data programmed on a flash device
US9104610B2 (en) 2010-04-06 2015-08-11 Densbits Technologies Ltd. Method, system and medium for analog encryption in a flash memory
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US9021177B2 (en) 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8416624B2 (en) 2010-05-21 2013-04-09 SanDisk Technologies, Inc. Erase and programming techniques to reduce the widening of state distributions in non-volatile memories
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8468431B2 (en) 2010-07-01 2013-06-18 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8467249B2 (en) 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
KR20120011642A (ko) * 2010-07-29 2012-02-08 삼성전자주식회사 기준 셀을 포함하는 불휘발성 메모리 장치 및 그것의 기준 전류 설정 방법
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8374031B2 (en) 2010-09-29 2013-02-12 SanDisk Technologies, Inc. Techniques for the fast settling of word lines in NAND flash memory
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
KR101177458B1 (ko) * 2010-11-08 2012-08-27 숭실대학교산학협력단 플래시 메모리 장치에서 발생하는 커플링 잡음 전압 산출 장치 및 방법
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8693258B2 (en) 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US8667211B2 (en) 2011-06-01 2014-03-04 Densbits Technologies Ltd. System and method for managing a non-volatile memory
US8588003B1 (en) 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
US8553468B2 (en) 2011-09-21 2013-10-08 Densbits Technologies Ltd. System and method for managing erase operations in a non-volatile memory
US8811075B2 (en) 2012-01-06 2014-08-19 Sandisk Technologies Inc. Charge cycling by equalizing and regulating the source, well, and bit line levels during write operations for NAND flash memory: verify to program transition
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US9754683B2 (en) 2012-03-29 2017-09-05 Intel Corporation Method and system to obtain state confidence data using multistrobe read of a non-volatile memory
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
JP5586666B2 (ja) 2012-08-01 2014-09-10 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその読み出し方法
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9129711B2 (en) 2013-02-28 2015-09-08 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2014175033A (ja) * 2013-03-12 2014-09-22 Toshiba Corp 半導体記憶装置
US9190159B2 (en) 2013-03-15 2015-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device
US9390779B2 (en) * 2013-03-15 2016-07-12 Qualcomm Incorporated System and method of sensing a memory cell
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
DE102014002369B4 (de) * 2014-02-18 2020-03-05 Giesecke+Devrient Mobile Security Gmbh Speicherprogrammierung in einem Sicherheitsmodul
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9443606B2 (en) 2014-10-28 2016-09-13 Sandisk Technologies Llc Word line dependent two strobe sensing mode for nonvolatile storage elements
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
KR102435027B1 (ko) 2015-11-09 2022-08-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR102459077B1 (ko) 2016-01-12 2022-10-27 삼성전자주식회사 비선형 필터링 방식을 사용하는 메모리 시스템 및 그것의 읽기 방법
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
US9666259B1 (en) 2016-04-12 2017-05-30 Qualcomm Incorporated Dual mode sensing scheme
KR20180085418A (ko) 2017-01-18 2018-07-27 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US10304550B1 (en) 2017-11-29 2019-05-28 Sandisk Technologies Llc Sense amplifier with negative threshold sensing for non-volatile memory
US10643695B1 (en) 2019-01-10 2020-05-05 Sandisk Technologies Llc Concurrent multi-state program verify for non-volatile memory
US11107535B2 (en) 2019-09-10 2021-08-31 Adesto Technologies Corporation Memory device with adaptive noise and voltage suppression during read-while-write operations
US11024392B1 (en) 2019-12-23 2021-06-01 Sandisk Technologies Llc Sense amplifier for bidirectional sensing of memory cells of a non-volatile memory
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118997A (ja) * 1988-06-08 1990-05-07 Eliyahou Harari フラッシュＥＥｐｒｏｍメモリシステムとその使用方法
JPH02257443A (ja) * 1989-03-29 1990-10-18 Hitachi Ltd 情報記録媒体およびトラッキング方法
JPH0457294A (ja) * 1990-06-22 1992-02-25 Ricoh Co Ltd プログラム可能な不揮発性半導体メモリ装置
JPH09320285A (ja) * 1996-06-03 1997-12-12 Nec Corp 不揮発性半導体メモリ
JPH11134845A (ja) * 1991-09-27 1999-05-21 Sony Corp 光ディスク再生装置
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
WO2000000983A1 (en) * 1998-06-30 2000-01-06 Sandisk Corporation Techniques for analog and multilevel storage using integrated circuit technology
WO2000025318A1 (en) * 1998-10-23 2000-05-04 Sandisk Corporation Non-volatile memory with improved sensing and method therefor
JP2001067884A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 不揮発性半導体記憶装置
JP2001504973A (ja) * 1997-08-07 2001-04-10 サンディスク コーポレイション 新規な多状態メモリ
JP2001184857A (ja) * 1999-10-29 2001-07-06 Hewlett Packard Co <Hp> Ｍｒａｍデバイス内のメモリセルの抵抗状態を感知する回路
JP2001273778A (ja) * 2000-03-27 2001-10-05 Seiko Epson Corp メモリデバイスおよびその製造方法、並びにメモリデバイス記録方法
JP2001274355A (ja) * 2000-01-18 2001-10-05 Hitachi Ltd 半導体記憶装置及びデータ処理装置
JP2001357683A (ja) * 2001-05-07 2001-12-26 Toshiba Corp 記憶システム
JP2002008380A (ja) * 2000-06-21 2002-01-11 Hitachi Ltd 多値メモリ

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5955071A (ja) 1982-09-24 1984-03-29 Hitachi Micro Comput Eng Ltd 不揮発性半導体装置
EP0617363B1 (en) 1989-04-13 2000-01-26 SanDisk Corporation Defective cell substitution in EEprom array
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
EP0477369B1 (en) * 1989-06-12 1997-08-13 Kabushiki Kaisha Toshiba Semiconductor memory device
KR960002006B1 (ko) * 1991-03-12 1996-02-09 가부시끼가이샤 도시바 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치
US5438573A (en) 1991-09-13 1995-08-01 Sundisk Corporation Flash EEPROM array data and header file structure
TW261687B (ja) 1991-11-26 1995-11-01 Hitachi Seisakusyo Kk
US5712180A (en) 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
JP2856621B2 (ja) 1993-02-24 1999-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性メモリおよびそれを用いる半導体ディスク装置
US5404485A (en) 1993-03-08 1995-04-04 M-Systems Flash Disk Pioneers Ltd. Flash file system
US5603001A (en) 1994-05-09 1997-02-11 Kabushiki Kaisha Toshiba Semiconductor disk system having a plurality of flash memories
US5539690A (en) * 1994-06-02 1996-07-23 Intel Corporation Write verify schemes for flash memory with multilevel cells
US5798964A (en) 1994-08-29 1998-08-25 Toshiba Corporation FRAM, FRAM card, and card system using the same
US5889698A (en) * 1995-01-31 1999-03-30 Hitachi, Ltd. Nonvolatile memory device and refreshing method
US6353554B1 (en) * 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US6081878A (en) 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
JP3140960B2 (ja) 1996-04-05 2001-03-05 富士通株式会社 モデム信号送信装置及びモデム信号送信方法並びにモデム信号受信装置及びモデム信号受信方法並びにモデム信号送受信システム及びモデム信号送受信方法
US5724284A (en) * 1996-06-24 1998-03-03 Advanced Micro Devices, Inc. Multiple bits-per-cell flash shift register page buffer
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5787484A (en) 1996-08-08 1998-07-28 Micron Technology, Inc. System and method which compares data preread from memory cells to data to be written to the cells
US6002982A (en) * 1996-11-01 1999-12-14 Fry; William R. Sports computer with GPS receiver and performance tracking capabilities
US5890192A (en) 1996-11-05 1999-03-30 Sandisk Corporation Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM
US5717632A (en) * 1996-11-27 1998-02-10 Advanced Micro Devices, Inc. Apparatus and method for multiple-level storage in non-volatile memories
JPH11214640A (ja) * 1998-01-28 1999-08-06 Hitachi Ltd 半導体記憶素子、半導体記憶装置とその制御方法
US6103573A (en) 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
KR100308132B1 (ko) * 1999-10-07 2001-11-02 김영환 비휘발성 메모리소자와 그의 셀어레이 및 그의 데이타 센싱방법
US6246933B1 (en) * 1999-11-04 2001-06-12 BAGUé ADOLFO VAEZA Traffic accident data recorder and traffic accident reproduction system and method
US6215705B1 (en) * 2000-02-10 2001-04-10 Advanced Micro Devices, Inc. Simultaneous program, program-verify scheme
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
KR100365644B1 (ko) * 2000-06-28 2002-12-26 삼성전자 주식회사 멀티비트 불휘발성 메모리 장치
US6621739B2 (en) * 2002-01-18 2003-09-16 Sandisk Corporation Reducing the effects of noise in non-volatile memories through multiple reads
US6916359B2 (en) * 2002-04-25 2005-07-12 The Boc Group, Inc. Ozone production processes
JP2005235287A (ja) * 2004-02-19 2005-09-02 Nec Electronics Corp 不揮発性半導体記憶装置のプログラミング方法、プログラミング装置、及び、不揮発性半導体記憶装置
US7130222B1 (en) * 2005-09-26 2006-10-31 Macronix International Co., Ltd. Nonvolatile memory with program while program verify

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02118997A (ja) * 1988-06-08 1990-05-07 Eliyahou Harari フラッシュＥＥｐｒｏｍメモリシステムとその使用方法
JPH02257443A (ja) * 1989-03-29 1990-10-18 Hitachi Ltd 情報記録媒体およびトラッキング方法
JPH0457294A (ja) * 1990-06-22 1992-02-25 Ricoh Co Ltd プログラム可能な不揮発性半導体メモリ装置
JPH11134845A (ja) * 1991-09-27 1999-05-21 Sony Corp 光ディスク再生装置
JPH09320285A (ja) * 1996-06-03 1997-12-12 Nec Corp 不揮発性半導体メモリ
JP2001504973A (ja) * 1997-08-07 2001-04-10 サンディスク コーポレイション 新規な多状態メモリ
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
WO2000000983A1 (en) * 1998-06-30 2000-01-06 Sandisk Corporation Techniques for analog and multilevel storage using integrated circuit technology
WO2000025318A1 (en) * 1998-10-23 2000-05-04 Sandisk Corporation Non-volatile memory with improved sensing and method therefor
JP2001067884A (ja) * 1999-08-31 2001-03-16 Hitachi Ltd 不揮発性半導体記憶装置
JP2001184857A (ja) * 1999-10-29 2001-07-06 Hewlett Packard Co <Hp> Ｍｒａｍデバイス内のメモリセルの抵抗状態を感知する回路
JP2001274355A (ja) * 2000-01-18 2001-10-05 Hitachi Ltd 半導体記憶装置及びデータ処理装置
JP2001273778A (ja) * 2000-03-27 2001-10-05 Seiko Epson Corp メモリデバイスおよびその製造方法、並びにメモリデバイス記録方法
JP2002008380A (ja) * 2000-06-21 2002-01-11 Hitachi Ltd 多値メモリ
JP2001357683A (ja) * 2001-05-07 2001-12-26 Toshiba Corp 記憶システム

Also Published As

Publication number Publication date
CN1434456A (zh) 2003-08-06
US6952365B2 (en) 2005-10-04
US20050259472A1 (en) 2005-11-24
US6785164B2 (en) 2004-08-31
US7848149B2 (en) 2010-12-07
US6621739B2 (en) 2003-09-16
US20070133279A1 (en) 2007-06-14
KR101092882B1 (ko) 2011-12-12
DE60305987D1 (de) 2006-07-27
JP2004005909A (ja) 2004-01-08
ATE330316T1 (de) 2006-07-15
EP1329894A1 (en) 2003-07-23
DE60305987T2 (de) 2007-02-15
KR20030063130A (ko) 2003-07-28
US20030137878A1 (en) 2003-07-24
US20040170058A1 (en) 2004-09-02
US7177195B2 (en) 2007-02-13
EP1329894B1 (en) 2006-06-14
JP4482278B2 (ja) 2010-06-16
CN1434456B (zh) 2012-03-21
US20030202403A1 (en) 2003-10-30
ES2262946T3 (es) 2006-12-01

Similar Documents

Publication Publication Date Title
JP4482278B2 (ja) 複数読出しにより不揮発性メモリにおけるノイズの影響を低減する方法
JP4420823B2 (ja) 感知動作が改善された不揮発性メモリおよび方法
US7305596B2 (en) Nonvolatile memory and nonvolatile memory apparatus
US7523381B2 (en) Non-volatile memory with error detection
US8270215B2 (en) Nonvolatile memory device and method of programming the same
US8793558B2 (en) Adaptive error correction for non-volatile memories
KR101669550B1 (ko) 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR100291889B1 (ko) 비휘발성 반도체메모리장치
US7551503B2 (en) Method for refreshing a flash memory
US20110280070A1 (en) Nonvolatile memory device, system comprising nonvolatile memory device, and read operation of nonvolatile memory device
US7158417B2 (en) Semiconductor device and method for writing data into the semiconductor device
JP3204379B2 (ja) 不揮発性半導体記憶装置
JP2010511263A (ja) プログラミング検証のためのセグメント化されたビットスキャン
JP5052070B2 (ja) データ読み出し回路及びデータ読み出し方法
US7190621B2 (en) Sensing scheme for a non-volatile semiconductor memory cell
US20150194220A1 (en) Semiconductor device and memory system including the same
US6456539B1 (en) Method and apparatus for sensing a memory signal from a selected memory cell of a memory device
JP2004158052A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120911