KR101177458B1 - 플래시 메모리 장치에서 발생하는 커플링 잡음 전압 산출 장치 및 방법 - Google Patents

플래시 메모리 장치에서 발생하는 커플링 잡음 전압 산출 장치 및 방법 Download PDF

Info

Publication number
KR101177458B1
KR101177458B1 KR1020110061392A KR20110061392A KR101177458B1 KR 101177458 B1 KR101177458 B1 KR 101177458B1 KR 1020110061392 A KR1020110061392 A KR 1020110061392A KR 20110061392 A KR20110061392 A KR 20110061392A KR 101177458 B1 KR101177458 B1 KR 101177458B1
Authority
KR
South Korea
Prior art keywords
coupling
voltage
value
voltage value
cell
Prior art date
Application number
KR1020110061392A
Other languages
English (en)
Other versions
KR20120049115A (ko
Inventor
이재진
박동혁
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to US13/281,143 priority Critical patent/US9037431B2/en
Publication of KR20120049115A publication Critical patent/KR20120049115A/ko
Application granted granted Critical
Publication of KR101177458B1 publication Critical patent/KR101177458B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Abstract

플래시 메모리 장치에서 발생하는 커플링 잡음 전압 산출 장치 및 방법이 개시된다. 개시된 커플링 잡음 전압 산출 장치는 복수의 워드라인 및 복수의 비트라인으로 배열된 다수의 셀에서 발생하는 커플링 잡음 전압을 산출하는 장치로서, [i,j]번째 셀 및 상기 [i,j]번째 셀과 인접한 k(k는 1 이상의 정수임)개의 이웃 셀 사이의 커플링 비율(k개의 커플링 비율)을 산출하는 커플링 비율 산출부; 및 상기 k개의 커플링 비율을 이용하여 상기 [i,j]번째 셀에서 발생하는 커플링 잡음 전압값을 산출하는 커플링 잡음 전압 산출부를 포함하되, 상기 k개의 커플링 비율 각각은 테스트 플래시 메모리 장치에 포함된 다수의 테스트 셀 중 [i,j]번째 테스트 셀의 전압값을 이용하여 산출되는 제1 커플링 잡음 전압값, 및 상기 [i,j]번째 테스트 셀과 인접한 k개의 이웃 테스트 셀 각각의 전압 변화값(k개의 제1 전압 변화값)과 상기 k개의 커플링 비율을 이용하여 산출되는 제2 커플링 잡음 전압값 간의 차이값이 최소가 되도록 하는 값을 가진다.

Description

플래시 메모리 장치에서 발생하는 커플링 잡음 전압 산출 장치 및 방법{APPARATUS AND METHOD FOR COMPUTING COUPLING VOLTAGE NOISE OCCURRED IN FLASH MEMORY DEVICE}
본 발명의 실시예들은 플래시 메모리 장치에 포함된 다수의 셀(cell)에서 발생하는 커플링 잡음 전압을 산출하는 장치 및 그 방법에 관한 것이다.
디지털 카메라, 디지털 음악 재생기, 개인 정보 단말기(PDA), 전자 북, 스마트폰, 태블릿 PC 등과 같은 휴대용 대량 저장 기기에서의 메모리 장치의 사용이 증대되고 있으며, 이에 따라 비교적 작은 면적에 많은 양의 데이터를 저장할 수 있는 고밀도 플래시 메모리 장치에 대한 관심이 증가하고 있다. 이에 따라, 데이터의 저장 용량을 증가시키기 위해, 멀티 레벨 셀(Multi Level Cell)(일례로, 플로팅 게이트 모스(MOS) 트랜지스터)을 포함하는 플래시 메모리의 개발이 가속화되고 있다.
멀티 레벨 셀은 하나의 셀에 2 비트 이상의 데이터를 저장할 수 있어 싱글 레벨 셀(Single Level Cell)에 비해 비트 코스트(Bit Cost)를 현저하게 감소시킬 수 있는 장점이 있다. 이러한 멀티 레벨 셀은 각각의 셀에 대해 문턱 전압을 설정함으로써 하나의 셀에 2 비트 이상의 데이터를 저장할 수 있다.
그러나, 일반적으로 멀티 레벨 셀 각각에 대해 설정되는 문턱 전압은 마진(margin)에 여유가 없는 단점이 있었고, 이에 따라 멀티 레벨 셀을 포함하는 플래시 메모리 장치는 싱글 레벨 셀을 포함하는 플래시 메모리 장치에 비해 프로그래밍의 성능이 떨어지고, 각 셀에서 커플링 잡음 전압이 발생하는 문제점이 있었다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 플래시 메모리 장치에 포함된 다수의 멀티 레벨 셀에서 발생하는 커플링 잡음 전압을 정확하게 산출할 수 있는 커플링 잡음 전압 산출 장치 및 방법을 제안하고자 한다.
본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 플래시 메모리 장치에 포함되며 복수의 워드라인 및 복수의 비트라인으로 배열된 다수의 셀에서 발생하는 커플링 잡음 전압을 산출하는 장치에 있어서, [i,j]번째 셀 및 상기 [i,j]번째 셀과 인접한 k(k는 1 이상의 정수임)개의 이웃 셀 사이의 커플링 비율(k개의 커플링 비율)을 산출하는 커플링 비율 산출부; 및 상기 k개의 커플링 비율을 이용하여 상기 [i,j]번째 셀에서 발생하는 커플링 잡음 전압값을 산출하는 커플링 잡음 전압 산출부를 포함하되, 상기 k개의 커플링 비율 각각은 테스트 플래시 메모리 장치에 포함된 다수의 테스트 셀 중 [i,j]번째 테스트 셀의 전압값을 이용하여 산출되는 제1 커플링 잡음 전압값, 및 상기 [i,j]번째 테스트 셀과 인접한 k개의 이웃 테스트 셀 각각의 전압 변화값(k개의 제1 전압 변화값)과 상기 k개의 커플링 비율을 이용하여 산출되는 제2 커플링 잡음 전압값 간의 차이값이 최소가 되도록 하는 값을 가지는 것을 특징으로 하는 커플링 잡음 전압 산출 장치가 제공된다.
상기 커플링 잡음 전압 산출부는 상기 k개의 이웃 셀 각각의 전압 변화값(k개의 제2 전압 변화값)과 상기 k개의 커플링 비율을 곱하여 합산한 값을 상기 [i,j]번째 셀에서 발생하는 커플링 잡음 전압값으로 산출할 수 있다.
상기 다수의 셀은 페이지(page) 단위로 프로그래밍되고, 상기 k개의 제2 전압 변화값은 상기 k개의 이웃 셀 각각의 n(n은 2 이상의 정수임)번째 페이지에서의 전압값과 n-1번째 페이지에서의 전압값 사이의 전압 변화값을 포함할 수 있다.
상기 k개의 이웃 셀 각각의 상기 n번째 페이지에서의 전압값은 상기 k개의 이웃 셀 각각에 대한 상기 n번째 페이지에서의 측정된 전압값을 포함할 수 있다.
상기 k개의 이웃 셀 각각의 상기 n번째 페이지에서의 전압값은 상기 k개의 이웃 셀 각각에 대한 상기 n번째 페이지에서의 측정된 전압값에서 상기 k개의 이웃 셀 각각에서 발생한 커플링 잡음 전압값을 제거한 전압값을 포함할 수 있다.
상기 커플링 비율 산출부는 상기 k개의 이웃 셀 중 제1 이웃 셀 및 상기 제1 이웃 셀과 인접한 l(l은 2 이상의 정수임)개의 이웃 셀 사이의 커플링 비율(l개의 커플링 비율)을 산출하고, 상기 커플링 잡음 전압 산출부는 상기 l개의 이웃 셀 각각의 전압 변화값(l개의 전압 변화값)과 상기 l개의 커플링 비율을 곱하여 합산한 값을 상기 제1 이웃 셀에서 발생한 커플링 잡음 전압값으로 산출할 수 있다.
상기 l개의 전압 변화값은 상기 l개의 이웃 셀 각각의 상기 n번째 페이지에서의 전압값과 상기 n-1번째 페이지에서의 전압값 사이의 전압 변화값을 포함하고, 상기 l개의 이웃 셀 각각의 상기 n번째 페이지에서의 전압값은 상기 l개의 이웃 셀 각각에 대한 상기 n번째 페이지에서의 측정된 전압값 또는 상기 l개의 이웃 셀 각각에 대한 상기 n번째 페이지에서의 측정된 전압값에서 상기 l개의 이웃 셀 각각에서 발생한 커플링 잡음 전압값을 제거한 전압값을 포함할 수 있다.
상기 다수의 테스트 셀은 페이지 단위로 프로그래밍되고, 상기 제1 커플링 잡음 전압값은 상기 [i,j]번째 테스트 셀에 대한 n번째 페이지에서의 측정된 전압값과 상기 [i,j]번째 테스트 셀에서 커플링 잡음 전압이 발생하지 않는 경우에 대한 상기 n번째 페이지에서의 설정된 전압값 사이의 차이값을 포함할 수 있다.
상기 다수의 테스트 셀은 페이지 단위로 프로그래밍되고, 상기 제2 커플링 잡음 전압값은 상기 k개의 제1 전압 변화값과 상기 k개의 커플링 비율을 각각 곱하여 합산한 값을 포함할 수 있다.
상기 k개의 제1 전압 변화값은 상기 k개의 이웃 테스트 셀 각각의 n번째 페이지에서의 전압값과 n-1번째 페이지에서의 전압값 사이의 전압 변화값을 포함할 수 있다.
상기 커플링 잡음 전압 산출부는 상기 k개의 커플링 비율의 산출 동작을 복수 회 동안 반복 수행하여 도출되는 수렴값을 상기 k개의 커플링 비율로서 산출할 수 있다.
m+1(m은 2 이상의 정수임)회에서의 k개의 커플링 비율은 m회에서 산출된 상기 제1 커플링 잡음 전압값 및 상기 제2 커플링 잡음 전압값 간의 차이값을 이용해 상기 m회에서 산출된 k개의 커플링 비율을 갱신하여 산출될 수 있다.
상기 k개의 커플링 비율의 갱신은 최소 평균 자승(LMS: Least Mean Square) 알고리즘을 이용하여 수행될 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 플래시 메모리 장치에 포함되며 복수의 워드라인 및 복수의 비트라인으로 배열된 다수의 셀에서 발생하는 커플링 잡음 전압을 산출하는 방법에 있어서, [i,j]번째 셀 및 상기 [i,j]번째 셀과 인접한 k(k는 1 이상의 정수임)개의 이웃 셀 사이의 커플링 비율(k개의 커플링 비율)을 산출하는 단계; 및 상기 k개의 커플링 비율을 이용하여 상기 [i,j]번째 셀에서 발생하는 커플링 잡음 전압값을 산출하는 단계를 포함하되, 상기 k개의 커플링 비율 각각은 테스트 플래시 메모리 장치에 포함된 다수의 테스트 셀 중 [i,j]번째 테스트 셀의 전압값을 이용하여 산출되는 제1 커플링 잡음 전압값, 및 상기 [i,j]번째 테스트 셀과 인접한 k개의 이웃 테스트 셀 각각의 전압 변화값(k개의 제1 전압 변화값)과 상기 k개의 커플링 비율을 이용하여 산출되는 제2 커플링 잡음 전압값 간의 차이값이 최소가 되도록 하는 값을 가지는 것을 특징으로 하는 커플링 잡음 전압 산출 방법이 제공된다.
본 발명에 따른 커플링 잡음 전압 산출 장치 및 방법은 플래시 메모리 장치에 포함된 다수의 멀티 레벨 셀에서 발생하는 커플링 잡음 전압을 정확하게 산출할 수 있는 장점이 있다.
도 1 및 도 2는 플래시 메모리 장치에 포함된 다수의 멀티 레벨 셀에 데이터를 입력(즉, 다수의 멀티 레벨 셀을 프로그래밍)하는 종래 기술을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 커플링 잡음 전압 산출 장치의 개략적인 구성을 도시한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 커플링 잡음 전압 산출 장치의 동작의 개념을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 커플링 잡음 전압 산출 방법의 전체적인 흐름을 도시한 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1 및 도 2는 플래시 메모리 장치에 포함된 다수의 멀티 레벨 셀에 데이터를 입력(즉, 다수의 멀티 레벨 셀을 프로그래밍)하는 종래 기술을 설명하기 위한 도면이다.
설명의 편의를 위해, 도 1 및 도 2에서는 멀티 레벨 셀이 16 레벨 셀이고, 32개의 워드라인(WL)과 4096개의 비트라인(BL)으로 배열되는 일례를 중심으로 다수의 멀티 레벨 셀을 프로그래밍하는 종래 기술을 설명하기로 한다. 그러나, 아래에서 설명하는 본 발명의 실시예들은 이에 한정되지 않는다.
먼저, 도 1을 참조하면 다수의 16 레벨 셀(이하, "셀"이라고 함)은 32개의 워드라인(WL)과 4096개의 비트라인(BL)으로 배열된다. 여기서, 하나의 비트라인은 짝수 비트라인(BLeven) 및 홀수 비트라인(BLodd)으로 구성된다.
종래의 셀 프로그래밍 기술에 따르면, 다수의 셀에 대한 프로그래밍은 페이지(page) 단위로 이루어진다. 일례로, 16 레벨 셀의 경우, 다수의 셀에 대한 프로그래밍은 4개의 페이지 동안 수행될 수 있다.
또한, 각 페이지에서 동일한 워드라인에 포함된 모든 짝수 비트라인의 셀은 동시에 프로그래밍 되고, 모든 홀수 비트라인의 셀 역시 동시에 프로그래밍된다. 보다 정확하게, 동일한 워드라인에 포함된 모든 짝수 비트라인의 셀이 우선적으로 동시에 프로그래밍되고, 이후 해당 워드라인에 포함된 모든 홀수 비트라인의 셀이 동시에 프로그래밍된다.
이러한 셀 프로그래밍 동작은 워드라인의 인덱스가 증가하는 방향 또는 워드라인의 인덱스가 감소하는 방향으로 수행된다.
일례로서, 도 1을 참조하여 다수의 셀에 대한 프로그래밍 동작을 설명하면 아래와 같다.
먼저, 첫번째 페이지에서의 프로그래밍 동작에 대해 설명하면, 워드라인 0(WL0)에 포함된 모든 짝수 비트라인의 셀이 최초로 프로그래밍되고, 워드라인 0에 포함된 모든 홀수 비트라인의 셀이 다음으로 프로그래밍된다. 이후, 워드라인 1(WL1) 내지 워드라인 31(WL31)에 대해 동일한 프로그래밍 동작이 수행되고, 이에 따라 첫번째 페이지에서의 다수의 셀에 대한 프로그래밍이 완료된다({1} 내지 {64}).
이 후, 두번째 페이지 내지 네번째 페이지에서도 앞서 설명한 첫번째 페이지에서의 프로그래밍 동작과 동일한 순서로 셀의 프로그래밍 동작이 수행되며(두번째 페이지: {65} 내지 {128}, 세번째 페이지: {129} 내지 {192}, 네번째 페이지: {193} 내지 {256}), 이에 따라 다수의 셀에 대한 4 페이지 동안의 셀 프로그래밍 동작이 완료된다.
한편, 도 1에서는 셀 프로그래밍 동작이 워드라인 0으로부터 워드라인 31의 방향으로 진행되는 것으로 설명하였으나, 셀 프로그래밍 동작은 워드라인 31로부터 워드라인 0의 방향으로도 진행될 수 있다.
이와 같은 페이지 단위의 셀 프로그래밍 동작은 다양한 기법을 통해 수행될 수 있다. 일례로, 셀 프로그래밍 동작은 도 2에 도시된 바와 같은 ISPP(Incremental Step Pulse Programming) 기법에 따라 수행될 수 있다.
ISPP 기법은 셀의 문턱 전압을 효과적으로 조정할 수 있는 기법으로서, 각 프로그래밍 사이클은 짧은 프로그램 펄스(program pulse) 및 이에 뒤따르는 확인 동작(verify operation)으로 구성된다. 이와 같은 ISPP 기법은 당업자에게 널리 알려진 것이므로, 이에 대한 상세한 설명은 생략하기로 한다.
한편, 도 1 및 도 2에서 설명한 바와 같이 다수의 셀이 프로그래밍되는 경우, 각 셀에서는 인접한 이웃 셀에서의 프로그래밍 동작에 의해 커플링 잡음 전압이 발생하게 되는데, 이러한 커플링 잡음 전압은 정확한 데이터의 독출을 방해하므로 제거되어야 한다. 이하에서는 도 3을 참조하여 다수의 셀에서 발생하는 커플링 잡음 전압을 산출하기 위한 본 발명의 실시예들을 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 커플링 잡음 전압 산출 장치의 개략적인 구성을 도시한 블록도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 커플링 잡음 전압 산출 장치(300)는 커플링 비율 산출부(310) 및 커플링 잡음 전압 산출부(320)를 포함한다.
이하 설명의 편의를 위해, 복수의 워드라인 및 복수의 비트라인으로 배열된 다수의 멀티 레벨 셀(이하, "셀"이라고 함) 중에서 [i,j]번째 셀(i는 워드라인의 인덱스(1 이상의 정수임), j는 비트라인의 인덱스(1 이상의 정수임)를 각각 의미함)에서 발생하는 커플링 잡음 전압을 산출하는 일례를 중심으로 본 발명의 실시예들을 설명하기로 한다. 그러나, 아래에서 설명하는 내용들이 [i,j]번째 셀 뿐만 아니라 플래시 메모리 장치에 포함된 모든 셀에 대해 동일하게 적용될 수 있음은 당업자에게 자명하다 할 것이다.
먼저, 커플링 비율 산출부(310)는 [i,j]번째 셀 및 [i,j]번째 셀과 인접한 k(1 이상의 정수임)의 셀(이하, "이웃 셀"이라고 함) 사이의 커플링 비율(Coupling Ratio)(즉, k개의 커플링 비율)을 산출한다.
즉 앞서 설명한 바와 같이, 이웃 셀에서의 프로그래밍 동작에 의해 타겟(target) 셀에서 커플링 잡음 전압이 발생하게 되므로, 커플링 비율 산출부(310)는 이웃 셀의 프로그래밍 동작에 의해 [i,j]번째 셀에서 발생하는 커플링 잡음 전압의 발생 정도를 나타내는 커플링 비율을 산출한다. 여기서, 커플링 잡음 전압은 플로팅 게이트(FG: Floating Gate) 커플링 잡음 전압일 수 있다.
본 발명의 일 실시예에 따르면, [i,j]번째 셀의 이웃 셀은 [i,j]번째 셀의 위치에 따라 서로 다르게 설정될 수 있다.
일례로서, 도 4에 도시된 바와 같이 다수의 셀이 배열되고, 셀 프로그래밍 동작이 워드라인 0으로부터 상위 워드라인 방향으로 진행되는 경우에 있어서, [i,j]번째 셀이 짝수 비트라인에 위치하는 셀 G인 경우, [i,j]번째 셀의 이웃 셀은 [i,j]번째 셀을 기준으로 좌상측 이웃 셀인 셀 J, 중상측 이웃셀인 셀 K 및 우상측 이웃셀인 셀 L로 설정될 수 있고(k=3), 상기한 3개의 이웃 셀(셀 J, 셀 K, 셀 L)과 [i,j]번째 셀의 좌측 이웃셀인 셀 F 및 우측 이웃 셀인 셀 H로 설정될 수도 있다(k=5).
다른 일례로서, 도 4에 도시된 바와 같이 다수의 셀이 배열되고, 셀 프로그래밍 동작이 워드라인 0으로부터 상위 워드라인 방향으로 진행되는 경우에 있어서, [i,j]번째 셀이 홀수 비트라인에 위치하는 셀 F인 경우, [i,j]번째 셀의 이웃 셀은 [i,j]번째 셀을 기준으로 좌상측 이웃 셀인 셀 I, 중상측 이웃셀인 셀 J 및 우상측 이웃셀인 셀 K로 설정될 수 있다(k=3).
물론, [i,j]번째 셀의 이웃 셀은 상기한 조합 이외에도 다양한 조합을 가질 수 있다.
이하에서는 설명의 편의를 위해, [i,j]번째 셀이 짝수 비트라인에 위치하는 경우 [i,j]번째 셀의 좌상측/중상측/우상측/좌측/우측에 위치하는 5개의 셀이 [i,j]번째 셀의 이웃 셀로 설정되고, [i,j]번째 셀이 홀수 비트라인에 위치하는 경우 [i,j]번째 셀의 좌상측/중상측/우상측에 위치하는 3개의 셀이 [i,j]번째 셀의 이웃 셀로 설정되는 것으로 가정하여 설명하기로 한다. 그러나, 본 발명이 이에 한정되는 것은 아니다.
커플링 잡음 전압 산출부(320)는 k개의 커플링 비율을 이용하여 [i,j]번째 셀에서 발생하는 커플링 잡음 전압값을 산출한다.
보다 상세하게, 커플링 잡음 전압 산출부(320)는 k개의 이웃 셀 각각의 전압 변화값(이하, "제2 전압 변화값"이라고 함, 한편, "제1 전압 변화값"은 아래에서 설명함)과 k개의 커플링 비율을 곱하여 합산한 값을 [i,j]번째 셀에서 발생하는 커플링 잡음 전압값으로 산출할 수 있다.
본 발명의 일 실시예에 따르면, k개의 제2 전압 변화값은 k개의 이웃 셀 각각의 n(n은 2 이상의 정수임)번째 페이지에서의 전압값과 n-1번째 페이지에서의 전압값 사이의 전압 변화값일 수 있다.
이 때, 이웃 셀에서의 n번째 페이지에서의 전압값은 직접 측정된 전압값일 수도 있고, 직접 측정된 전압값이 포함되는 전압 구간을 대표하는 대표 전압값(미리 설정됨)일 수도 있다. 그리고, 이웃 셀에서의 n-1번째 페이지에서의 전압값 역시 직접 측정된 전압값일 수도 있고, 직접 측정된 전압값이 포함되는 전압 구간을 대표하는 대표 전압값(미리 설정됨)일 수도 있으며, n번째 페이지에서의 전압값과 n-1번째 전압값 사이에 대해 미리 설정된 관계를 이용하여 n번째 페이지에서의 전압값을 통해 도출되는 전압값일 수도 있다.
또한, n은 최종적으로 수행되는 페이지의 인덱스인 것이 바람직하다(일례로, 16 멀티 레벨 셀의 프로그래밍 시 "n=4"). 이는 일반적으로, 최종 페이지의 이전 페이지에서의 셀 프로그래밍 시에는 다음 페이지의 프로그래밍의 확인 동작(Verify Operation)에 의해 커플링 잡음 전압이 상쇄되기 때문이다.
일례로서, [i,j]번째 셀이 짝수 비트라인에 위치하는 경우 [i,j]번째 셀에서 발생한 커플링 잡음 전압값은 아래의 수학식 1과 같이 산출될 수 있고, [i,j]번째 셀이 홀수 비트라인에 위치하는 경우 [i,j]번째 셀에서 발생한 커플링 잡음 전압값은 아래의 수학식 2와 같이 산출될 수 있다.
Figure 112011048066202-pat00001
Figure 112011048066202-pat00002
여기서, i는 워드라인의 인덱스, je는 짝수 비트라인의 인덱스(즉, 짝수 비트라인에 위치하는 셀의 경우, "j=je"임), jo는 홀수 비트라인의 인덱스(즉, 홀수 비트라인에 위치하는 셀의 경우, "j=jo"임),
Figure 112011078926828-pat00003
/
Figure 112011078926828-pat00004
는 [i,je]번째 셀/[i,jo]번째 셀에서 발생하는 커플링 잡음 전압값,
Figure 112011078926828-pat00005
는 [i,je]번째 셀/[i,jo]번째 셀과 중상측에 위치하는 이웃 셀 사이의 커플링 비율,
Figure 112011078926828-pat00006
는 [i,je]번째 셀/[i,jo]번째 셀과 이의 대각 방향(즉, 우상측 또는 좌상측)에 위치하는 이웃 셀 사이의 커플링 비율,
Figure 112011078926828-pat00007
는 [i,je]번째 셀/[i,jo]번째 셀과 이의 측면 방향(즉, 좌측 또는 우측)에 위치하는 이웃 셀 사이의 커플링 비율,
Figure 112011078926828-pat00008
는 [i+1, je]번째 셀에서의 제2 전압 변화값을 각각 의미한다(나머지 제2 전압 변화값(
Figure 112011078926828-pat00009
)도 동일하게 유추 가능함).
한편, 정확한 커플링 비율과 커플링 잡음 전압은 비례하므로, 커플링 잡음 전압 산출부(320)가 보다 정확한 커플링 잡음 전압값을 산출하기 위해서는 커플링 비율 산출부(310)가 정확한 커플링 비율을 산출하여야 한다.
이를 위해, 커플링 비율 산출부(310)는 테스트(test) 플래시 메모리 장치에 포함된 다수의 테스트 셀 중 [i,j]번째 테스트 셀의 전압값을 이용하여 산출되는 제1 커플링 잡음 전압값, 및 [i,j]번째 테스트 셀과 인접한 k개의 이웃 테스트 셀 각각의 전압 변화값(이하, "제1 전압 변화값"이라고 함)과 k개의 커플링 비율을 이용하여 산출되는 제2 커플링 잡음 전압값 간의 차이값이 최소가 되도록 k개의 커플링 비율을 산출할 수 있다.
다시 말해, 커플링 비율 산출부(310)는 [i,j]번째 테스트 셀 자체에서의 전압값을 이용하여 [i,j]번째 테스트 셀에서 발생하는 커플링 잡음 전압값(제1 커플링 잡음 전압값)을 예측하고, k개의 이웃 테스트 셀에서의 전압값을 이용하여 k개의 커플링 비율로 표현되는 [i,j]번째 테스트 셀에서 발생하는 커플링 잡음 전압값(제2 커플링 잡음 전압값)을 산출하되, 두 개의 커플링 잡음 전압값이 동일하게 되도록 커플링 비율을 설정하며, 커플링 잡음 전압 산출부(320)는 이와 같이 설정된 커플링 비율을 이용하여 [i,j]번째 셀에서의 커플링 잡음 전압값을 산출할 수 있다.
이에 대해 보다 상세히 설명하면 아래와 같다.
먼저, 본 발명의 일 실시예에 따르면, 제1 커플링 잡음 전압값은 [i,j]번째 테스트 셀에 대한 n번째 페이지에서의 측정된 전압값과 [i,j]번째 테스트 셀에서 커플링 잡음 전압이 발생하지 않는 경우에 대한 상기 n번째 페이지에서의 설정된 전압값 사이의 차이값일 수 있다. 일례로서, 제1 커플링 잡음 전압값은 아래의 수학식 3과 같이 표현될 수 있다.
Figure 112011048066202-pat00010
여기서,
Figure 112011048066202-pat00011
는 제1 커플링 잡음 전압값,
Figure 112011048066202-pat00012
는 상기 측정된 전압값,
Figure 112011048066202-pat00013
는 상기 설정된 전압값을 각각 의미한다(k는 앞서 도 2에서 설명한 S0 내지 S15 중 어느 하나를 의미함).
다음으로, 본 발명의 일 실시예에 따르면, 제2 커플링 잡음 전압값은 k개의 제1 전압 변화값과 k개의 커플링 비율을 각각 곱하여 합산한 값일 수 있다. 이 경우, k개의 제1 전압 변화값은 k개의 이웃 테스트 셀 각각의 n번째 페이지에서의 전압값과 n-1번째 페이지에서의 전압값 사이의 전압 변화값일 수 있다. 일례로서, [i,j]번째 테스트 셀이 짝수 비트라인에 위치하는 경우, 제2 커플링 잡음 전압값은 아래의 수학식 4와 같이 표현될 수 있다.
Figure 112011048066202-pat00014
여기서,
Figure 112011048066202-pat00015
는 제2 커플링 잡음 전압값,
Figure 112011048066202-pat00016
는 [i+1, je]번째 이웃 테스트 셀에서의 제1 전압 변화값(나머지 제1 전압 변화값(
Figure 112011048066202-pat00017
)도 동일하게 유추 가능함),
Figure 112011048066202-pat00018
내지
Figure 112011048066202-pat00019
는 k개의 커플링 비율,
Figure 112011048066202-pat00020
는 [i+1,je]번째 이웃 테스트 셀의 n번째 페이지에서의 전압값(나머지 이웃 테스트 셀에서의 전압값(
Figure 112011048066202-pat00021
)도 동일하게 유추 가능함)을 각각 의미한다.
이 때, 이웃 테스트 셀에서의 n번째 페이지에서의 전압값은 직접 측정된 전압값일 수도 있고, 직접 측정된 전압값이 포함되는 전압 구간을 대표하는 대표 전압값(미리 설정됨)일 수도 있다. 그리고, 이웃 테스트 셀에서의 n-1번째 페이지에서의 전압값 역시 직접 측정된 전압값일 수도 있고, 직접 측정된 전압값이 포함되는 전압 구간을 대표하는 대표 전압값(미리 설정됨)일 수도 있으며, n번째 페이지에서의 전압값과 n-1번째 전압값 사이에 대해 미리 설정된 관계를 이용하여 n번째 페이지에서의 전압값을 통해 도출되는 전압값일 수도 있다.
계속하여, 커플링 비율 산출부(310)는 위에서 설명한 제1 커플링 잡음 전압값과 제2 커플링 잡음 전압값의 차이값이 최소가 되도록 k개의 커플링 비율을 설정하는데, 본 발명의 일 실시예에 따르면, 커플링 비율 산출부(310)는 k개의 커플링 비율의 산출 동작을 복수 회 동안 반복 수행하여 도출되는 수렴값을 최종적인 k개의 커플링 비율로서 산출할 수 있다.
보다 상세하게, 커플링 비율 산출부(310)는 k개의 커플링 비율을 산출하기 위한 초기 단계로서, k개의 커플링 비율에 대해 임의의 초기값을 설정한 후, 복수 회 동안 k개의 커플링 비율을 갱신하되, 상기한 갱신에 따라 수렴하는 특정한 값들을 k개의 커플링 비율로 설정할 수 있다. 이 경우, m+1(m은 2 이상의 정수임)회에서의 k개의 커플링 비율은 m회에서 산출된 상기 제1 커플링 잡음 전압값 및 상기 제2 커플링 잡음 전압값 간의 차이값을 이용해 m회에서 산출된 k개의 커플링 비율을 갱신하여 산출될 수 있다.
이 때, 다양한 갱신 알고리즘이 사용될 수 있는데, 일례로서 k개의 커플링 비율의 갱신은 최소 평균 자승(LMS: Least Mean Square) 알고리즘을 이용하여 수행될 수 있으며, 이는 아래의 수학식 5와 같이 표현될 수 있다.
Figure 112011048066202-pat00022
여기서, N은 k개의 커플링 계수를 나타내는 인덱스,
Figure 112011048066202-pat00023
는 갱신된 커플링 비율(m+1회에서의 커플링 비율),
Figure 112011048066202-pat00024
는 갱신 전의 커플링 비율(m회에서의 커플링 비율),
Figure 112011048066202-pat00025
는 최소 평균 자승 알고리즘에서 이용되는 갱신 계수,
Figure 112011048066202-pat00026
는 m회에서 산출된 제1 커플링 잡음 전압값 및 상기 제2 커플링 잡음 전압값 간의 차이값을 각각 의미한다.
이와 같은 과정을 통해 커플링 비율 산출부(310)는 제1 커플링 잡음 전압값과 제2 커플링 잡음 전압값의 차이가 최소가 되도록 하는 k개의 커플링 비율을 산출할 수 있으며, 이렇게 도출된 k개의 커플링 비율을 이용함으로써 커플링 잡음 전압 산출부(320)가 [i,j]번째 셀에서의 커플링 잡음 전압을 높은 정확도로 산출할 수 있게 된다.
한편, 앞서 설명한 바와 같이 커플링 잡음 전압 산출부(320)는 k개의 이웃 셀에서의 n번째 페이지에서의 전압값과 n-1번째 페이지에서의 전압값 사이의 전압 변화값(k개의 제2 전압 변화값)과 k개의 커플링 비율을 각각 곱하여 [i,j]번째 셀에서 발생한 커플링 잡음 전압을 산출하는데, 이 때, k개의 이웃 셀 각각에서도 [i,j]번째 셀과 동일하게 커플링 잡음 전압이 발생할 수 있다. 다시 말해, k개의 이웃 셀 역시 자신들의 이웃 셀에 대한 프로그래밍 동작에 영향을 받게 되고, 이에 따라 k개의 이웃 셀에서 측정된 전압에도 커플링 잡음 전압이 포함될 수 있다. 이와 같이 k개의 이웃 셀에서 발생한 커플링 잡음 전압은 [i,j]번째 셀에서 발생한 커플링 잡음 전압값의 정확한 산출을 방해하는 요소로 작용하므로 제거되는 것이 바람직하다.
따라서, 본 발명의 일 실시예에 따르면, 커플링 잡음 전압 산출부(320)는 k개의 이웃 셀 각각의 n번째 페이지에서의 측정된 전압값이 아니라 측정 전압값에서 k개의 이웃 셀 각각에서 발생한 커플링 잡음 전압값을 제거한 전압값을 이용하여 [i,j]번째 셀에서 발생한 커플링 잡음 전압값을 산출할 수 있다.
이와 같은 k개의 이웃 셀에서 발생한 커플링 잡음 전압값을 산출하기 위해, 커플링 잡음 전압 산출 장치(300)는 k개의 이웃 셀 각각을 타겟 셀([i,j]번째 셀)로 하여 앞서 설명한 커플링 잡음 전압 산출 동작과 동일한 동작을 수행할 수 있다.
다시 말해, 커플링 비율 산출부(310)는 k개의 이웃 셀 중 제1 이웃 셀 및 제1 이웃 셀과 인접한 l(l은 2 이상의 정수임)개의 이웃 셀 사이의 커플링 비율(l개의 커플링 비율)을 산출하고, 커플링 잡음 전압 산출부(320)는 l개의 이웃 셀 각각의 전압 변화값(l개의 전압 변화값)과 l개의 커플링 비율을 곱하여 합산한 값을 제1 이웃 셀에서 발생한 커플링 잡음 전압값으로 산출할 수 있다.
상기한 동작은 k개의 이웃 셀 모두에 대해 동일하게 수행되며, 이에 따라 k개의 이웃 셀 각각에서 발생한 커플링 잡음 전압이 산출되고, 커플링 잡음 전압 산출부(320)는 커플링 잡음 전압이 제거된 k개의 이웃 셀의 n번째 페이지에서의 전압값을 이용하여 [i,j]번째 셀에서 발생한 커플링 잡음 전압값을 산출한다.
한편, k개의 이웃 셀과 동일하게 l개의 이웃 셀에서도 커플링 잡음 전압이 발생할 수 있는데, 이 경우에도 앞서 k개의 이웃 셀에 대해 설명한 바와 마찬가지로 커플링 잡음 전압 제거 동작이 l개의 이웃 셀 각각에 대해 한번 더 선행하여 수행될 수도 있다.
즉, 본 발명의 일 실시예에 따르면, l개의 전압 변화값은 l개의 이웃 셀 각각의 n번째 페이지에서의 전압값과 n-1번째 페이지에서의 전압값 사이의 전압 변화값이되, l개의 이웃 셀 각각의 n번째 페이지에서의 전압값은 l개의 이웃 셀 각각에 대한 n번째 페이지에서의 측정된 전압값일 수도 있고, l개의 이웃 셀 각각에 대한 n번째 페이지에서의 측정된 전압값에서 l개의 이웃 셀 각각에서 발생한 커플링 잡음 전압값을 제거한 전압값일 수도 있다.
한편, 본 발명자의 연구에 따르면, 이웃 셀에 대한 커플링 잡음 전압 반복적인 제거 동작은 상기한 k개의 이웃 셀 레벨까지만 수행하는 것이 가장 효율적인 것으로 판명되었다.
정리하면, 본 발명의 일 실시예에 따른 커플링 잡음 전압 제거 장치(300)는 [i,j]번째 셀에서 발생한 커플링 잡음 전압값을 산출하기 위해 아래의 동작을 순차적으로 수행할 수 있다.
i) [i,j]번째 셀의 이웃 셀의 이웃 셀에서의 전압 변화값을 산출한다.
ii) 상기 이웃 셀의 이웃 셀에서의 전압 변화값을 이용하여 상기 이웃 셀에서 발생한 커플링 잡음 전압값을 산출하고, 이를 이용하여 상기 이웃 셀에 대한 커플링 잡음 전압이 제거된 전압값을 산출한다.
iii) 상기 이웃 셀에 대한 커플링 잡음 전압이 제거된 전압값을 이용하여 상기 이웃 셀에서의 전압 변화값을 산출한다.
iv) 상기 이웃 셀에서의 전압 변화값을 이용하여 상기 [i,j]번째 셀에서 발생한 커플링 잡음 전압값을 산출한다.
지금까지 도 3에서 설명한 커플링 잡음 전압 장치(300)의 각 구성 요소들은 소프트웨어(software) 또는 FPGA(Field-Programmable Gate Array)나 ASIC(Application-Specific Integrated Circuit)과 같은 하드웨어(hardware)를 의미할 수 있다. 그러나, 상기한 구성 요소들은 소프트웨어 또는 하드웨어에 한정되는 것은 아니며, 어드레싱(addressing)할 수 있는 저장 매체에 기록될 수 있도록 구성될 수도 있고, 하나 이상의 프로세서들을 실행시키도록 구성될 수도 있다. 또한, 상기한 구성 요소들 안에서 제공되는 기능은 더 세분화된 구성 요소에 의하여 구현될 수 있으며, 복수의 구성 요소들을 합하여 특정한 기능을 수행하는 하나의 구성 요소로 구현될 수도 있다.
도 5는 본 발명의 일 실시예에 따른 커플링 잡음 전압 산출 방법의 전체적인 흐름을 도시한 순서도이다. 이하, 각 단계 별로 수행되는 과정을 설명하기로 한다.
먼저, 단계(S510)에서는 플래시 메모리 장치에 포함되며 복수의 워드라인 및 복수의 비트라인으로 배열된 다수의 셀 중 [i,j]번째 셀 및 [i,j]번째 셀과 인접한 k개의 이웃 셀 사이의 커플링 비율(k개의 커플링 비율)을 산출한다.
이 경우, 산출되는 k개의 커플링 비율 각각은 테스트 플래시 메모리 장치에 포함된 다수의 테스트 셀 중 [i,j]번째 테스트 셀의 전압값을 이용하여 산출되는 제1 커플링 잡음 전압값, 및 [i,j]번째 테스트 셀과 인접한 k개의 이웃 테스트 셀 각각의 전압 변화값(k개의 제1 전압 변화값)과 k개의 커플링 비율을 이용하여 산출되는 제2 커플링 잡음 전압값 간의 차이값이 최소가 되도록 하는 값을 가질 수 있다.
다음으로, 단계(S520)에서는 k개의 커플링 비율을 이용하여 [i,j]번째 셀에서 발생하는 커플링 잡음 전압값을 산출한다.
본 발명의 일 실시예에 따르면, 단계(S520)에서는 k개의 이웃 셀 각각의 전압 변화값(k개의 제2 전압 변화값)과 k개의 커플링 비율을 곱하여 합산한 값을 [i,j]번째 셀에서 발생하는 커플링 잡음 전압값으로 산출할 수 있다.
이 경우, k개의 제2 전압 변화값은 k개의 이웃 셀 각각의 n번째 페이지에서의 전압값과 n-1번째 페이지에서의 전압값 사이의 전압 변화값을 포함하되, k개의 이웃 셀 각각의 n번째 페이지에서의 전압값은 k개의 이웃 셀 각각에 대한 n번째 페이지에서의 측정된 전압값에서 k개의 이웃 셀 각각에서 발생한 커플링 잡음 전압값을 제거한 전압값일 수 있다.
또한, 본 발명의 일 실시예에 따르면, 제1 커플링 잡음 전압값은 [i,j]번째 테스트 셀에 대한 n번째 페이지에서의 측정된 전압값과 [i,j]번째 테스트 셀에서 커플링 잡음 전압이 발생하지 않는 경우에 대한 n번째 페이지에서의 설정된 전압값 사이의 차이값일 수 있고, 제2 커플링 잡음 전압값은 k개의 제1 전압 변화값과 k개의 커플링 비율을 각각 곱하여 합산한 값일 수 있다. 이 경우, k개의 제1 전압 변화값은 k개의 이웃 테스트 셀 각각의 n번째 페이지에서의 전압값과 n-1번째 페이지에서의 전압값 사이의 전압 변화값일 수 있다.
또한, 본 발명의 일 실시예에 따르면, 단계(S510)에서는 k개의 이웃 셀 중 제1 이웃 셀 및 제1 이웃 셀과 인접한 l(l은 2 이상의 정수임)개의 이웃 셀 사이의 커플링 비율(l개의 커플링 비율)을 산출할 수 있다. 이 경우, 단계(S520)에서는 l개의 이웃 셀 각각의 전압 변화값(l개의 전압 변화값)과 l개의 커플링 비율을 곱하여 합산한 값을 제1 이웃 셀에서 발생한 커플링 잡음 전압값으로 산출할 수 있다.
지금까지 본 발명에 따른 커플링 잡음 전압 산출 방법의 실시예들에 대하여 설명하였으며, 이에는 앞서 도 3에서 설명한 커플링 잡음 전압 산출 장치(300)에 관한 구성이 그대로 적용될 수 있다. 따라서, 커플링 잡음 전압 산출 방법에 대한 보다 상세한 설명은 생략하기로 한다.
또한, 본 발명의 실시예들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 일 실시예들의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
300: 커플링 잡음 전압 산출 장치
310: 커플링 비율 산출부
320: 커플링 잡음 전압 산출부

Claims (19)

  1. 플래시 메모리 장치에 포함되며 복수의 워드라인 및 복수의 비트라인으로 배열된 다수의 셀에서 발생하는 커플링 잡음 전압을 산출하는 장치에 있어서,
    [i,j]번째 셀 및 상기 [i,j]번째 셀과 인접한 k(k는 1 이상의 정수임)개의 이웃 셀 사이의 커플링 비율(k개의 커플링 비율)을 산출하는 커플링 비율 산출부; 및
    상기 k개의 커플링 비율을 이용하여 상기 [i,j]번째 셀에서 발생하는 커플링 잡음 전압값을 산출하는 커플링 잡음 전압 산출부를 포함하되,
    상기 k개의 커플링 비율 각각은 테스트 플래시 메모리 장치에 포함된 다수의 테스트 셀 중 [i,j]번째 테스트 셀의 전압값을 이용하여 산출되는 제1 커플링 잡음 전압값, 및 상기 [i,j]번째 테스트 셀과 인접한 k개의 이웃 테스트 셀 각각의 전압 변화값(k개의 제1 전압 변화값)과 상기 k개의 커플링 비율을 이용하여 산출되는 제2 커플링 잡음 전압값 간의 차이값이 최소가 되도록 하는 값을 가지는 것을 특징으로 하는 커플링 잡음 전압 산출 장치.
  2. 제1항에 있어서,
    상기 커플링 잡음 전압 산출부는 상기 k개의 이웃 셀 각각의 전압 변화값(k개의 제2 전압 변화값)과 상기 k개의 커플링 비율을 곱하여 합산한 값을 상기 [i,j]번째 셀에서 발생하는 커플링 잡음 전압값으로 산출하는 것을 특징으로 하는 커플링 잡음 전압 산출 장치.
  3. 제2항에 있어서,
    상기 다수의 셀은 페이지(page) 단위로 프로그래밍되고,
    상기 k개의 제2 전압 변화값은 상기 k개의 이웃 셀 각각의 n(n은 2 이상의 정수임)번째 페이지에서의 전압값과 n-1번째 페이지에서의 전압값 사이의 전압 변화값을 포함하는 것을 특징으로 하는 커플링 잡음 전압 산출 장치.
  4. 제3항에 있어서,
    상기 k개의 이웃 셀 각각의 상기 n번째 페이지에서의 전압값은 상기 k개의 이웃 셀 각각에 대한 상기 n번째 페이지에서의 측정된 전압값을 포함하는 것을 특징으로 하는 커플링 잡음 전압 산출 장치.
  5. 제3항에 있어서,
    상기 k개의 이웃 셀 각각의 상기 n번째 페이지에서의 전압값은 상기 k개의 이웃 셀 각각에 대한 상기 n번째 페이지에서의 측정된 전압값에서 상기 k개의 이웃 셀 각각에서 발생한 커플링 잡음 전압값을 제거한 전압값을 포함하는 특징으로 하는 커플링 잡음 전압 산출 장치.
  6. 제5항에 있어서,
    상기 커플링 비율 산출부는 상기 k개의 이웃 셀 중 제1 이웃 셀 및 상기 제1 이웃 셀과 인접한 l(l은 2 이상의 정수임)개의 이웃 셀 사이의 커플링 비율(l개의 커플링 비율)을 산출하고,
    상기 커플링 잡음 전압 산출부는 상기 l개의 이웃 셀 각각의 전압 변화값(l개의 전압 변화값)과 상기 l개의 커플링 비율을 곱하여 합산한 값을 상기 제1 이웃 셀에서 발생한 커플링 잡음 전압값으로 산출하는 것을 특징으로 하는 커플링 잡음 전압 산출 장치.
  7. 제6항에 있어서,
    상기 l개의 전압 변화값은 상기 l개의 이웃 셀 각각의 상기 n번째 페이지에서의 전압값과 상기 n-1번째 페이지에서의 전압값 사이의 전압 변화값을 포함하고,
    상기 l개의 이웃 셀 각각의 상기 n번째 페이지에서의 전압값은 상기 l개의 이웃 셀 각각에 대한 상기 n번째 페이지에서의 측정된 전압값 또는 상기 l개의 이웃 셀 각각에 대한 상기 n번째 페이지에서의 측정된 전압값에서 상기 l개의 이웃 셀 각각에서 발생한 커플링 잡음 전압값을 제거한 전압값을 포함하는 것을 특징으로 하는 커플링 잡음 전압 산출 장치.
  8. 제1항에 있어서,
    상기 다수의 테스트 셀은 페이지 단위로 프로그래밍되고,
    상기 제1 커플링 잡음 전압값은 상기 [i,j]번째 테스트 셀에 대한 n번째 페이지에서의 측정된 전압값과 상기 [i,j]번째 테스트 셀에서 커플링 잡음 전압이 발생하지 않는 경우에 대한 상기 n번째 페이지에서의 설정된 전압값 사이의 차이값을 포함하는 것을 특징으로 하는 커플링 잡음 전압 산출 장치.
  9. 제1항에 있어서,
    상기 다수의 테스트 셀은 페이지 단위로 프로그래밍되고,
    상기 제2 커플링 잡음 전압값은 상기 k개의 제1 전압 변화값과 상기 k개의 커플링 비율을 각각 곱하여 합산한 값을 포함하는 것을 특징으로 하는 커플링 잡음 전압 산출 장치.
  10. 제9항에 있어서,
    상기 k개의 제1 전압 변화값은 상기 k개의 이웃 테스트 셀 각각의 n번째 페이지에서의 전압값과 n-1번째 페이지에서의 전압값 사이의 전압 변화값을 포함하는 것을 특징으로 하는 커플링 잡음 전압 산출 장치.
  11. 제1항에 있어서,
    상기 커플링 잡음 전압 산출부는 상기 k개의 커플링 비율의 산출 동작을 복수 회 동안 반복 수행하여 도출되는 수렴값을 상기 k개의 커플링 비율로서 산출하는 것을 특징으로 하는 커플링 잡음 전압 산출 장치.
  12. 제11항에 있어서,
    m+1(m은 2 이상의 정수임)회에서의 k개의 커플링 비율은 m회에서 산출된 상기 제1 커플링 잡음 전압값 및 상기 제2 커플링 잡음 전압값 간의 차이값을 이용해 상기 m회에서 산출된 k개의 커플링 비율을 갱신하여 산출되는 것을 특징으로 하는 커플링 잡음 전압 산출 장치.
  13. 제12항에 있어서,
    상기 k개의 커플링 비율의 갱신은 최소 평균 자승(LMS: Least Mean Square) 알고리즘을 이용하여 수행되는 것을 특징으로 하는 커플링 잡음 전압 산출 장치.
  14. 플래시 메모리 장치에 포함되며 복수의 워드라인 및 복수의 비트라인으로 배열된 다수의 셀에서 발생하는 커플링 잡음 전압을 산출하는 방법에 있어서,
    [i,j]번째 셀 및 상기 [i,j]번째 셀과 인접한 k(k는 1 이상의 정수임)개의 이웃 셀 사이의 커플링 비율(k개의 커플링 비율)을 산출하는 단계; 및
    상기 k개의 커플링 비율을 이용하여 상기 [i,j]번째 셀에서 발생하는 커플링 잡음 전압값을 산출하는 단계를 포함하되,
    상기 k개의 커플링 비율 각각은 테스트 플래시 메모리 장치에 포함된 다수의 테스트 셀 중 [i,j]번째 테스트 셀의 전압값을 이용하여 산출되는 제1 커플링 잡음 전압값, 및 상기 [i,j]번째 테스트 셀과 인접한 k개의 이웃 테스트 셀 각각의 전압 변화값(k개의 제1 전압 변화값)과 상기 k개의 커플링 비율을 이용하여 산출되는 제2 커플링 잡음 전압값 간의 차이값이 최소가 되도록 하는 값을 가지는 것을 특징으로 하는 커플링 잡음 전압 산출 방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제14항에 있어서,
    상기 커플링 잡음 전압값을 산출하는 단계는 상기 k개의 이웃 셀 각각의 전압 변화값(k개의 제2 전압 변화값)과 상기 k개의 커플링 비율을 곱하여 합산한 값을 상기 [i,j]번째 셀에서 발생하는 커플링 잡음 전압값으로 산출하는 것을 특징으로 하는 커플링 잡음 전압 산출 방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제15항에 있어서,
    상기 다수의 셀은 페이지 단위로 프로그래밍되고,
    상기 k개의 제2 전압 변화값은 상기 k개의 이웃 셀 각각의 n번째 페이지에서의 전압값과 n-1번째 페이지에서의 전압값 사이의 전압 변화값을 포함하되,
    상기 k개의 이웃 셀 각각의 상기 n번째 페이지에서의 전압값은 상기 k개의 이웃 셀 각각에 대한 상기 n번째 페이지에서의 측정된 전압값에서 상기 k개의 이웃 셀 각각에서 발생한 커플링 잡음 전압값을 제거한 전압값을 포함하는 특징으로 하는 커플링 잡음 전압 산출 방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제16항에 있어서,
    상기 k개의 커플링 비율을 산출하는 단계는 상기 k개의 이웃 셀 중 제1 이웃 셀 및 상기 제1 이웃 셀과 인접한 l(l은 2 이상의 정수임)개의 이웃 셀 사이의 커플링 비율(l개의 커플링 비율)을 산출하고,
    상기 커플링 잡음 전압값을 산출하는 단계는 상기 l개의 이웃 셀 각각의 전압 변화값(l개의 전압 변화값)과 상기 l개의 커플링 비율을 곱하여 합산한 값을 상기 제1 이웃 셀에서 발생한 커플링 잡음 전압값으로 산출하는 것을 특징으로 하는 커플링 잡음 전압 산출 방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제14항에 있어서,
    상기 다수의 테스트 셀은 페이지 단위로 프로그래밍되고,
    상기 제1 커플링 잡음 전압값은 상기 [i,j]번째 테스트 셀에 대한 n번째 페이지에서의 측정된 전압값과 상기 [i,j]번째 테스트 셀에서 커플링 잡음 전압이 발생하지 않는 경우에 대한 상기 n번째 페이지에서의 설정된 전압값 사이의 차이값을 포함하는 것을 특징으로 하는 커플링 잡음 전압 산출 방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제14항에 있어서,
    상기 다수의 테스트 셀은 페이지 단위로 프로그래밍되고,
    상기 제2 커플링 잡음 전압값은 상기 k개의 제1 전압 변화값과 상기 k개의 커플링 비율을 각각 곱하여 합산한 값을 포함하며,
    상기 k개의 제1 전압 변화값은 상기 k개의 이웃 테스트 셀 각각의 n번째 페이지에서의 전압값과 n-1번째 페이지에서의 전압값 사이의 전압 변화값을 포함하는 것을 특징으로 하는 커플링 잡음 전압 산출 방법.
KR1020110061392A 2010-11-08 2011-06-23 플래시 메모리 장치에서 발생하는 커플링 잡음 전압 산출 장치 및 방법 KR101177458B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/281,143 US9037431B2 (en) 2010-11-08 2011-10-25 Apparatus and method for computing coupling noise voltage occurring in flash memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100110207 2010-11-08
KR20100110207 2010-11-08

Publications (2)

Publication Number Publication Date
KR20120049115A KR20120049115A (ko) 2012-05-16
KR101177458B1 true KR101177458B1 (ko) 2012-08-27

Family

ID=46267154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110061392A KR101177458B1 (ko) 2010-11-08 2011-06-23 플래시 메모리 장치에서 발생하는 커플링 잡음 전압 산출 장치 및 방법

Country Status (2)

Country Link
US (1) US9037431B2 (ko)
KR (1) KR101177458B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102231945B1 (ko) 2014-08-22 2021-03-25 삼성전자주식회사 커플링 노이즈가 감소된 비휘발성 메모리 장치 및 그 구동 방법
US10204006B2 (en) * 2015-10-28 2019-02-12 Avago Technologies International Sales Pte. Limited Systems and methods for side data based soft data flash memory access
US10198316B2 (en) * 2015-10-28 2019-02-05 Avago Technologies International Sales Pte. Limited Systems and methods for efficient flash memory access
US10108489B2 (en) 2015-10-28 2018-10-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for efficient soft data based flash memory data recovery

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044019A (en) * 1998-10-23 2000-03-28 Sandisk Corporation Non-volatile memory with improved sensing and method therefor
US6621739B2 (en) * 2002-01-18 2003-09-16 Sandisk Corporation Reducing the effects of noise in non-volatile memories through multiple reads
IL164246A0 (en) * 2004-09-23 2005-12-18 Opgal Ltd Method and system for increasing signal-to-noise ratio in microbolometer arrays
WO2007132453A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
KR20080085409A (ko) 2007-03-20 2008-09-24 삼성전자주식회사 커플링 노이즈를 감소시키는 플래쉬 메모리
JP5612803B2 (ja) * 2007-12-25 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置
KR101477045B1 (ko) * 2008-10-27 2014-12-30 삼성전자주식회사 커플링 노이즈를 차단하는 가변 저항 메모리 장치

Also Published As

Publication number Publication date
US9037431B2 (en) 2015-05-19
KR20120049115A (ko) 2012-05-16
US20120278019A1 (en) 2012-11-01

Similar Documents

Publication Publication Date Title
US10553291B2 (en) Nonvolatile memory device and operating method thereof
KR102292642B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
KR102449196B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
KR20190102599A (ko) 비휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 저장 장치
KR102314136B1 (ko) 비휘발성 메모리 장치, 메모리 시스템 및 그것의 동작 방법
JP2014022037A (ja) メモリ装置、メモリシステム及び該メモリ装置の読み取り電圧の制御方法
JP2009252278A (ja) 不揮発性半導体記憶装置及びメモリシステム
KR102505852B1 (ko) 비휘발성 메모리 장치의 동작 방법
KR20120030281A (ko) 플래시 메모리 장치, 및 그의 프로그램 검증 방법
JP2007188625A (ja) プログラム方法
KR20130008169A (ko) 비휘발성 메모리 장치의 데이터 저장 방법 및 구동 방법
KR101177458B1 (ko) 플래시 메모리 장치에서 발생하는 커플링 잡음 전압 산출 장치 및 방법
KR101873548B1 (ko) 공유 비트 라인 구조를 가지는 비휘발성 메모리 장치의 프로그램 방법
TW201320086A (zh) 自記憶體陣列判定及轉移資料
US20140016410A1 (en) Memory device and method adjusting read voltage according to varying threshold voltage distributions
CN105280224A (zh) 用以降低编程干扰的存储器装置及其编程方法
US20120170374A1 (en) Nonvolatile memory device and related programming method
US9607700B2 (en) Non-volatile memory device, memory system, and methods of operating the device and system
CN112735502B (zh) 一种用于闪存的阈值分布拟合方法、装置及系统
US9424945B2 (en) Linear programming based decoding for memory devices
KR102211220B1 (ko) 반도체 장치 및 이의 동작 방법
US9711236B2 (en) Methods and apparatus to program multi-level cell memory using target-only verify
KR102389413B1 (ko) 멀티 mac 동작을 수행하는 뉴로모픽 시스템 및 그 방법
TWI704569B (zh) 積體電路及其運算方法
KR101872823B1 (ko) 정적 램의 수율 예측 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150609

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160627

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee