JP2010124018A - 平衡出力型トリプレクサ - Google Patents

Abstract

【課題】入力端子に入力される周波数帯域の異なる３つの信号を分離して、それぞれに対応する平衡出力端子より平衡信号として出力することのできる平衡出力型トリプレクサを実現する。
【解決手段】平衡出力型トリプレクサ１は、入力端子ＡＮＴと一対の第１の平衡出力端子Ｒｘ２１，Ｒｘ２２との間に設けられた第１のフィルタと、入力端子ＡＮＴと一対の第２の平衡出力端子Ｒｘ３１，Ｒｘ３２との間に設けられた第２のフィルタと、入力端子ＡＮＴと一対の第３の平衡出力端子Ｒｘ５１，Ｒｘ５２との間に設けられた第３のフィルタとを備えている。第１ないし第３のフィルタは、積層基板１０の内部に設けられている。全ての平衡出力端子は、積層基板１０の上面１０Ａにおける１つの辺１０Ａ１と、積層基板１０の底面１０Ｂにおける１つの辺１０Ｂ１に隣接するように配置されている。
【選択図】図２

Description

本発明は、入力端子に入力される周波数帯域の異なる３つの信号を分離して、それぞれに対応する平衡出力端子より平衡信号として出力する平衡出力型トリプレクサに関する。

近年、無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置、ワイマックス（ＷｉＭＡＸ（登録商標）；Worldwide Interoperability for Microwave Access）規格の通信装置、携帯電話機等の無線通信装置では、小型化が求められている一方で、１台で周波数帯域の異なる複数の受信信号を処理できることが求められている。

１台の無線通信装置で、周波数帯域の異なる複数の受信信号を処理するためには、アンテナで受信した複数の受信信号を互いに分離する手段が必要になる。周波数帯域の異なる３つの受信信号を分離する手段としては、例えば特許文献１ないし４に記載されているようなトリプレクサが知られている。従来のトリプレクサは、分離した３つの受信信号を、それぞれ不平衡信号の形態で出力するようになっていた。

特開２００３−１９８３０９号公報 特開２００６−１０８８２４号公報 特開２００６−２１１０５７号公報 特開２００６−３３３２５８号公報

トリプレクサを含む無線通信装置において、トリプレクサは、３つの受信信号の増幅、復調等の処理を行う信号処理回路に接続される。この信号処理回路は、最近では、集積回路で構成される場合が多い。また、この集積回路は、平衡信号の形態の信号を入力する場合が多い。無線通信装置において、３つの受信信号をそれぞれ不平衡信号の形態で出力するトリプレクサと、平衡信号の形態の受信信号を入力する集積回路とを用いる場合には、トリプレクサの受信信号毎の出力端子と集積回路の受信信号毎の入力端子との間に、それぞれ、不平衡信号を平衡信号に変換するバランを設ける必要がある。しかし、この場合には、無線通信装置の小型化が妨げられると共に、トリプレクサの受信信号毎の出力端子と集積回路の受信信号毎の入力端子との接続が容易ではない。

本発明はかかる問題点に鑑みてなされたもので、その目的は、入力端子に入力される周波数帯域の異なる３つの信号を分離して、それぞれに対応する平衡出力端子より平衡信号として出力することのできる平衡出力型トリプレクサを提供することにある。

本発明の平衡出力型トリプレクサは、第１の周波数帯域の第１の不平衡信号、第１の周波数帯域よりも高い周波数帯域である第２の周波数帯域の第２の不平衡信号、および第２の周波数帯域よりも高い周波数帯域である第３の周波数帯域の第３の不平衡信号が入力される入力端子と、第１の不平衡信号に対応する第１の平衡信号を出力する一対の第１の平衡出力端子と、第２の不平衡信号に対応する第２の平衡信号を出力する一対の第２の平衡出力端子と、第３の不平衡信号に対応する第３の平衡信号を出力する一対の第３の平衡出力端子とを備えている。

平衡出力型トリプレクサは、更に、入力端子と一対の第１の平衡出力端子との間に設けられ、第１の周波数帯域内の周波数の信号を選択的に通過させると共に、第１の不平衡信号を第１の平衡信号に変換して、この第１の平衡信号を一対の第１の平衡出力端子に対して出力する第１のフィルタと、入力端子と一対の第２の平衡出力端子との間に設けられ、第２の周波数帯域内の周波数の信号を選択的に通過させると共に、第２の不平衡信号を第２の平衡信号に変換して、この第２の平衡信号を一対の第２の平衡出力端子に対して出力する第２のフィルタと、入力端子と一対の第３の平衡出力端子との間に設けられ、第３の周波数帯域内の周波数の信号を選択的に通過させると共に、第３の不平衡信号を第３の平衡信号に変換して、この第３の平衡信号を一対の第３の平衡出力端子に対して出力する第３のフィルタとを備えている。

平衡出力型トリプレクサは、更に、積層された複数の誘電体層を含む積層基板を備えている。第１ないし第３のフィルタは、いずれも、積層基板内に設けられている。積層基板は、それぞれ複数の辺によって画定された複数の面を有している。第１ないし第３の平衡出力端子は、複数の面の１つにおいて、複数の辺の１つに隣接するように配置されている。

本発明の平衡出力型トリプレクサでは、入力端子に入力された第１の不平衡信号は、第１のフィルタによって第１の平衡信号に変換されて、一対の第１の平衡出力端子より出力される。また、入力端子に入力された第２の不平衡信号は、第２のフィルタによって第２の平衡信号に変換されて、一対の第２の平衡出力端子より出力される。また、入力端子に入力された第３の不平衡信号は、第３のフィルタによって第３の平衡信号に変換されて、一対の第３の平衡出力端子より出力される。

本発明の平衡出力型トリプレクサは、第１ないし第３の平衡出力端子の他に複数の端子を備えていてもよい。この場合、第１ないし第３の平衡出力端子以外の全ての端子は、第１ないし第３の平衡出力端子が隣接する辺とは異なる辺に隣接するように配置されていてもよい。

また、本発明の平衡出力型トリプレクサにおいて、積層基板は、グランドに接続されるグランド層を含み、このグランド層は、積層基板内にグランド層を挟む第１および第２の領域が形成されるように配置されていてもよい。この場合、第１の領域には、第１のフィルタが配置され、第２の領域には、第２のフィルタおよび第３のフィルタが配置されていてもよい。

また、本発明の平衡出力型トリプレクサにおいて、第１ないし第３のフィルタは、いずれも、対応する一対の平衡出力端子に接続され、それぞれ開放端と短絡端とを含む一対の共振器を有していてもよい。この場合、一対の共振器は、各々における開放端と短絡端とを結ぶ直線が第１ないし第３の平衡出力端子が隣接する辺に平行になるように配置されていてもよい。

本発明によれば、入力端子に入力される周波数帯域の異なる３つの信号を分離して、それぞれに対応する一対の平衡出力端子より平衡信号として出力することのできる平衡出力型トリプレクサを実現できるという効果を奏する。更に、本発明によれば、平衡出力型トリプレクサが用いられる装置の小型化が可能になると共に、平衡出力型トリプレクサの平衡出力端子と、平衡出力型トリプレクサの出力信号が入力される回路の入力端子との接続が容易になるという効果を奏する。

以下、図面を参照して、本発明の実施の形態について説明する。本発明の一実施の形態に係る平衡出力型トリプレクサは、以下の第１ないし第３の周波数帯域の信号を分離するものである。第２の周波数帯域は第１の周波数帯域よりも高い周波数帯域であり、第３の周波数帯域は第２の周波数帯域よりも高い周波数帯域である。第１の周波数帯域は、例えばＩＥＥＥ８０２．１１ｂやＩＥＥＥ８０２．１１ｇにおいて使用される２．４ＧＨｚ帯である。第２の周波数帯域は、例えばワイマックス規格において使用される３．５ＧＨｚ帯である。第３の周波数帯域は、例えばＩＥＥＥ８０２．１１ａにおいて使用される５ＧＨｚ帯である。第１の周波数帯域と第３の周波数帯域は、例えば無線ＬＡＮに使用され、第２の周波数帯域は、例えばワイマックス規格の通信に使用される。

図１は、本実施の形態に係る平衡出力型トリプレクサの回路構成を示す回路図である。本実施の形態に係る平衡出力型トリプレクサ（以下、単にトリプレクサと記す。）１は、入力端子ＡＮＴと、一対の第１の平衡出力端子Ｒｘ２１，Ｒｘ２２と、一対の第２の平衡出力端子Ｒｘ３１，Ｒｘ３２と、一対の第３の平衡出力端子Ｒｘ５１，Ｒｘ５２とを備えている。入力端子ＡＮＴには、第１の周波数帯域の第１の不平衡信号と、第２の周波数帯域の第２の不平衡信号と、第３の周波数帯域の第３の不平衡信号とが入力される。また、入力端子ＡＮＴは、アンテナに接続される。第１ないし第３の不平衡信号は、いずれも、アンテナによって受信した受信信号である。一対の第１の平衡出力端子Ｒｘ２１，Ｒｘ２２は、第１の不平衡信号に対応する第１の平衡信号を出力する。一対の第２の平衡出力端子Ｒｘ３１，Ｒｘ３２は、第２の不平衡信号に対応する第２の平衡信号を出力する。一対の第３の平衡出力端子Ｒｘ５１，Ｒｘ５２は、第３の不平衡信号に対応する第３の平衡信号を出力する。これらの平衡出力端子は、３つの受信信号の増幅、復調等の処理を行う信号処理回路（例えば１つの集積回路）に接続される。

トリプレクサ１は、更に、入力端子ＡＮＴと第１の平衡出力端子Ｒｘ２１，Ｒｘ２２との間に設けられた第１のフィルタ２０と、入力端子ＡＮＴと第２の平衡出力端子Ｒｘ３１，Ｒｘ３２との間に設けられた第２のフィルタ３０と、入力端子ＡＮＴと第３の平衡出力端子Ｒｘ５１，Ｒｘ５２との間に設けられた第３のフィルタ５０とを備えている。第１ないし第３のフィルタ２０，３０，５０は、いずれも、バンドパスフィルタであると共に、不平衡信号を平衡信号に変換する機能を有している。第１のフィルタ２０は、第１の周波数帯域内の周波数の信号を選択的に通過させると共に、第１の不平衡信号を第１の平衡信号に変換して、この第１の平衡信号を第１の平衡出力端子Ｒｘ２１，Ｒｘ２２に対して出力する。第２のフィルタ３０は、第２の周波数帯域内の周波数の信号を選択的に通過させると共に、第２の不平衡信号を第２の平衡信号に変換して、この第２の平衡信号を第２の平衡出力端子Ｒｘ３１，Ｒｘ３２に対して出力する。第３のフィルタ５０は、第３の周波数帯域内の周波数の信号を選択的に通過させると共に、第３の不平衡信号を第３の平衡信号に変換して、この第３の平衡信号を第３の平衡出力端子Ｒｘ５１，Ｒｘ５２に対して出力する。

トリプレクサ１は、更に、位相線路６１，６２，６３と、キャパシタＣ５７とを備えている。位相線路６１の一端は、入力端子ＡＮＴに接続されている。位相線路６２，６３の各一端は、位相線路６１の他端に接続されている。位相線路６２の他端は、第１のフィルタ２０に接続されている。位相線路６３の他端は、第２のフィルタ３０に接続されている。キャパシタＣ５７の一端は入力端子ＡＮＴに接続され、キャパシタＣ５７の他端は第３のフィルタ５０に接続されている。

フィルタ２０は、入力ポート２０ａと、２つの出力ポート２０ｂ，２０ｃとを有している。入力ポート２０ａは、位相線路６２に接続されている。出力ポート２０ｂ，２０ｃは、それぞれ、第１の平衡出力端子Ｒｘ２１，Ｒｘ２２に接続されている。

フィルタ２０は、更に、共振器Ｌ２１，Ｌ２２，Ｌ２３と、キャパシタＣ２１，Ｃ２２，Ｃ２３，Ｃ４１，Ｃ４２，Ｃ４３とを有している。共振器Ｌ２１，Ｌ２２，Ｌ２３は、それぞれ、開放端と短絡端とを含んでいる。入力ポート２０ａは、共振器Ｌ２１に接続されている。なお、図１では、便宜上、入力ポート２０ａが共振器Ｌ２１の開放端に接続されているように描いているが、共振器Ｌ２１における入力ポート２０ａの接続箇所は、短絡端以外の箇所であればよい。キャパシタＣ２１，Ｃ４１，Ｃ４３の各一端は、共振器Ｌ２１の開放端に接続されている。共振器Ｌ２１の短絡端およびキャパシタＣ２１の他端は接地されている。共振器Ｌ２２の開放端およびキャパシタＣ２２，Ｃ４２の各一端は、キャパシタＣ４１の他端に接続されている。共振器Ｌ２２の短絡端およびキャパシタＣ２２の他端は接地されている。共振器Ｌ２３の開放端およびキャパシタＣ２３の一端、ならびにキャパシタＣ４３の他端は、キャパシタＣ４２の他端に接続されている。共振器Ｌ２３の短絡端およびキャパシタＣ２３の他端は接地されている。出力ポート２０ｂは、共振器Ｌ２３に接続されている。なお、図１では、便宜上、出力ポート２０ｂが共振器Ｌ２３の開放端に接続されているように描いているが、共振器Ｌ２３における出力ポート２０ｂの接続箇所は、短絡端以外の箇所であればよい。

共振器Ｌ２１とキャパシタＣ２１の組、共振器Ｌ２２とキャパシタＣ２２の組、および共振器Ｌ２３とキャパシタＣ２３の組は、それぞれ１／４波長共振器を構成する。キャパシタＣ２１，Ｃ２２，Ｃ２３は、それぞれ、共振器Ｌ２１，Ｌ２２，Ｌ２３の物理長を、フィルタ２０を通過する信号の１／４波長よりも短くする作用を有している。共振器Ｌ２１と共振器Ｌ２２は互いに電磁結合する。すなわち、共振器Ｌ２１と共振器Ｌ２２は誘導性結合すると共に、キャパシタＣ４１を介して容量性結合する。同様に、共振器Ｌ２２と共振器Ｌ２３も互いに電磁結合する。すなわち、共振器Ｌ２２と共振器Ｌ２３は誘導性結合すると共に、キャパシタＣ４２を介して容量性結合する。図１では、共振器Ｌ２１，Ｌ２２間の誘導性結合および共振器Ｌ２２，Ｌ２３間の誘導性結合を、記号Ｍを付した曲線で表している。共振器Ｌ２１，Ｌ２２間の誘導性結合および共振器Ｌ２２，Ｌ２３間の誘導性結合は、いずれも、開放端と短絡端の位置関係が同じになるコムライン結合である。なお、２つの共振器において、開放端と短絡端の位置関係が同じというのは、開放端から短絡端に向かう方向が、２つの共振器において、同一であるか、ほぼ同一であるということである。

フィルタ２０は、更に、共振器Ｌ２４，Ｌ２５，Ｌ２６と、キャパシタＣ２４，Ｃ２５，Ｃ２６，Ｃ４４，Ｃ４５，Ｃ４６とを有している。共振器Ｌ２４，Ｌ２５，Ｌ２６は、それぞれ、開放端と短絡端とを含んでいる。共振器Ｌ２４の開放端およびキャパシタＣ２４，Ｃ４６の各一端は、キャパシタＣ４４の一端に接続されている。共振器Ｌ２４の短絡端およびキャパシタＣ２４の他端は接地されている。共振器Ｌ２５の開放端およびキャパシタＣ２５，Ｃ４５の各一端は、キャパシタＣ４４の他端に接続されている。共振器Ｌ２５の短絡端およびキャパシタＣ２５の他端は接地されている。共振器Ｌ２６の開放端およびキャパシタＣ２６の一端、ならびにキャパシタＣ４６の他端は、キャパシタＣ４５の他端に接続されている。共振器Ｌ２６の短絡端およびキャパシタＣ２６の他端は接地されている。出力ポート２０ｃは、共振器Ｌ２６に接続されている。なお、図１では、便宜上、出力ポート２０ｃが共振器Ｌ２６の開放端に接続されているように描いているが、共振器Ｌ２６における出力ポート２０ｃの接続箇所は、短絡端以外の箇所であればよい。

共振器Ｌ２４とキャパシタＣ２４の組、共振器Ｌ２５とキャパシタＣ２５の組、および共振器Ｌ２６とキャパシタＣ２６の組は、それぞれ１／４波長共振器を構成する。キャパシタＣ２４，Ｃ２５，Ｃ２６は、それぞれ、共振器Ｌ２４，Ｌ２５，Ｌ２６の物理長を、フィルタ２０を通過する信号の１／４波長よりも短くする作用を有している。共振器Ｌ２４と共振器Ｌ２５は互いに電磁結合する。すなわち、共振器Ｌ２４と共振器Ｌ２５は誘導性結合すると共に、キャパシタＣ４４を介して容量性結合する。同様に、共振器Ｌ２５と共振器Ｌ２６も互いに電磁結合する。すなわち、共振器Ｌ２５と共振器Ｌ２６は誘導性結合すると共に、キャパシタＣ４２を介して容量性結合する。図１では、共振器Ｌ２４，Ｌ２５間の誘導性結合および共振器Ｌ２５，Ｌ２６間の誘導性結合を、記号Ｍを付した曲線で表している。共振器Ｌ２４，Ｌ２５間の誘導性結合および共振器Ｌ２５，Ｌ２６間の誘導性結合は、いずれも、開放端と短絡端の位置関係が同じになるコムライン結合である。

また、共振器Ｌ２１と共振器Ｌ２４の組、共振器Ｌ２２と共振器Ｌ２５の組、および共振器Ｌ２３と共振器Ｌ２６の組は、それぞれインターディジタル結合する。すなわち、共振器Ｌ２１と共振器Ｌ２４は、開放端と短絡端の位置関係が互いに反対になるように対向し、互いに電磁結合する。また、共振器Ｌ２２と共振器Ｌ２５は、開放端と短絡端の位置関係が互いに反対になるように対向し、互いに電磁結合する。また、共振器Ｌ２３と共振器Ｌ２６は、開放端と短絡端の位置関係が互いに反対になるように対向し、互いに電磁結合する。

フィルタ２０において、入力端子ＡＮＴからの信号は、共振器Ｌ２１に入力される。共振器Ｌ２１，Ｌ２４は、一対の入力用共振器に対応する。また、共振器Ｌ２３，Ｌ２６は、本発明における一対の出力用共振器に対応する。共振器Ｌ２１，Ｌ２４は共振器Ｌ２２，Ｌ２５と結合し、共振器Ｌ２２，Ｌ２５は共振器Ｌ２３，Ｌ２６に結合する。従って、共振器Ｌ２１，Ｌ２４と、共振器Ｌ２３，Ｌ２６は、共振器Ｌ２２，Ｌ２５を介して結合する。

フィルタ３０は、入力ポート３０ａと、２つの出力ポート３０ｂ，３０ｃとを有している。入力ポート３０ａは、位相線路６３に接続されている。出力ポート３０ｂ，３０ｃは、それぞれ、第２の平衡出力端子Ｒｘ３１，Ｒｘ３２に接続されている。

フィルタ３０は、更に、共振器Ｌ３１，Ｌ３２と、キャパシタＣ３１，Ｃ３２，Ｃ３５とを有している。共振器Ｌ３１，Ｌ３２は、それぞれ、開放端と短絡端とを含んでいる。入力ポート３０ａは、共振器Ｌ３１に接続されている。なお、図１では、便宜上、入力ポート３０ａが共振器Ｌ３１の開放端に接続されているように描いているが、共振器Ｌ３１における入力ポート３０ａの接続箇所は、短絡端以外の箇所であればよい。キャパシタＣ３１，Ｃ３５の各一端は、共振器Ｌ３１の開放端に接続されている。共振器Ｌ３１の短絡端およびキャパシタＣ３１の他端は接地されている。共振器Ｌ３２の開放端およびキャパシタＣ３２の一端は、キャパシタＣ３５の他端に接続されている。出力ポート３０ｂは、共振器Ｌ３２に接続されている。なお、図１では、便宜上、出力ポート３０ｂが共振器Ｌ３２の開放端に接続されているように描いているが、共振器Ｌ３２における出力ポート３０ｂの接続箇所は、短絡端以外の箇所であればよい。

共振器Ｌ３１とキャパシタＣ３１の組、および共振器Ｌ３２とキャパシタＣ３２の組は、それぞれ１／４波長共振器を構成する。キャパシタＣ３１，Ｃ３２は、それぞれ、共振器Ｌ３１，Ｌ３２の物理長を、フィルタ３０を通過する信号の１／４波長よりも短くする作用を有している。共振器Ｌ３１と共振器Ｌ３２は互いに電磁結合する。すなわち、共振器Ｌ３１と共振器Ｌ３２は誘導性結合すると共に、キャパシタＣ３５を介して容量性結合する。図１では、共振器Ｌ３１，Ｌ３２間の誘導性結合を、記号Ｍを付した曲線で表している。共振器Ｌ３１，Ｌ３２間の誘導性結合は、開放端と短絡端の位置関係が同じになるコムライン結合である。

フィルタ３０は、更に、共振器Ｌ３３，Ｌ３４と、キャパシタＣ３３，Ｃ３４，Ｃ３６とを有している。共振器Ｌ３３，Ｌ３４は、それぞれ、開放端と短絡端とを含んでいる。共振器Ｌ３３の開放端およびキャパシタＣ３３の一端は、キャパシタＣ３６の一端に接続されている。共振器Ｌ３３の短絡端およびキャパシタＣ３３の他端は接地されている。共振器Ｌ３４の開放端およびキャパシタＣ３４の一端は、キャパシタＣ３６の他端に接続されている。共振器Ｌ３４の短絡端およびキャパシタＣ３４の他端は接地されている。出力ポート３０ｃは、共振器Ｌ３４に接続されている。なお、図１では、便宜上、出力ポート３０ｃが共振器Ｌ３４の開放端に接続されているように描いているが、共振器Ｌ３４における出力ポート３０ｃの接続箇所は、短絡端以外の箇所であればよい。

共振器Ｌ３３とキャパシタＣ３３の組、および共振器Ｌ３４とキャパシタＣ３４の組は、それぞれ１／４波長共振器を構成する。キャパシタＣ３３，Ｃ３４は、それぞれ、共振器Ｌ３３，Ｌ３４の物理長を、フィルタ３０を通過する信号の１／４波長よりも短くする作用を有している。共振器Ｌ３３と共振器Ｌ３４は互いに電磁結合する。すなわち、共振器Ｌ３３と共振器Ｌ３４は誘導性結合すると共に、キャパシタＣ３６を介して容量性結合する。図１では、共振器Ｌ３３，Ｌ３４間の誘導性結合を、記号Ｍを付した曲線で表している。共振器Ｌ３３，Ｌ３４間の誘導性結合は、開放端と短絡端の位置関係が同じになるコムライン結合である。

また、共振器Ｌ３１と共振器Ｌ３３の組、および共振器Ｌ３２と共振器Ｌ３４の組は、それぞれインターディジタル結合する。すなわち、共振器Ｌ３１と共振器Ｌ３３は、開放端と短絡端の位置関係が互いに反対になるように対向し、互いに電磁結合する。また、共振器Ｌ３２と共振器Ｌ３４は、開放端と短絡端の位置関係が互いに反対になるように対向し、互いに電磁結合する。

フィルタ３０において、入力端子ＡＮＴからの信号は、共振器Ｌ３１に入力される。共振器Ｌ３１，Ｌ３３は、一対の入力用共振器に対応する。また、共振器Ｌ３２，Ｌ３４は、本発明における一対の出力用共振器に対応する。共振器Ｌ３１，Ｌ３３と、共振器Ｌ３２，Ｌ３４は、直接結合する。

フィルタ５０は、入力ポート５０ａと、２つの出力ポート５０ｂ，５０ｃとを有している。入力ポート５０ａは、キャパシタＣ５７に接続されている。出力ポート５０ｂ，５０ｃは、それぞれ、第３の平衡出力端子Ｒｘ５１，Ｒｘ５２に接続されている。

フィルタ５０は、更に、共振器Ｌ５１，Ｌ５２と、キャパシタＣ５１，Ｃ５２，Ｃ５５とを有している。共振器Ｌ５１，Ｌ５２は、それぞれ、開放端と短絡端とを含んでいる。共振器Ｌ５１の開放端およびキャパシタＣ５１，Ｃ５５の各一端は、入力ポート５０ａに接続されている。共振器Ｌ５１の短絡端およびキャパシタＣ５１の他端は接地されている。共振器Ｌ５２の開放端およびキャパシタＣ５２の一端は、キャパシタＣ５５の他端に接続されている。共振器Ｌ５２の短絡端およびキャパシタＣ５２の他端は接地されている。出力ポート５０ｂは、共振器Ｌ５２に接続されている。なお、図１では、便宜上、出力ポート５０ｂが共振器Ｌ５２の開放端に接続されているように描いているが、共振器Ｌ５２における出力ポート５０ｂの接続箇所は、短絡端以外の箇所であればよい。

共振器Ｌ５１とキャパシタＣ５１の組、および共振器Ｌ５２とキャパシタＣ５２の組は、それぞれ１／４波長共振器を構成する。キャパシタＣ５１，Ｃ５２は、それぞれ、共振器Ｌ５１，Ｌ５２の物理長を、フィルタ５０を通過する信号の１／４波長よりも短くする作用を有している。共振器Ｌ５１と共振器Ｌ５２は互いに電磁結合する。すなわち、共振器Ｌ５１と共振器Ｌ５２は誘導性結合すると共に、キャパシタＣ５５を介して容量性結合する。図１では、共振器Ｌ５１，Ｌ５２間の誘導性結合を、記号Ｍを付した曲線で表している。共振器Ｌ５１，Ｌ５２間の誘導性結合は、開放端と短絡端の位置関係が同じになるコムライン結合である。

フィルタ５０は、更に、共振器Ｌ５３，Ｌ５４と、キャパシタＣ５３，Ｃ５４，Ｃ５６とを有している。共振器Ｌ５３，Ｌ５４は、それぞれ、開放端と短絡端とを含んでいる。共振器Ｌ５３の開放端およびキャパシタＣ５３の一端は、キャパシタＣ５６の一端に接続されている。共振器Ｌ５３の短絡端およびキャパシタＣ５３の他端は接地されている。共振器Ｌ５４の開放端およびキャパシタＣ５４の一端は、キャパシタＣ５６の他端に接続されている。共振器Ｌ５４の短絡端およびキャパシタＣ５４の他端は接地されている。出力ポート５０ｃは、共振器Ｌ５４に接続されている。なお、図１では、便宜上、出力ポート５０ｃが共振器Ｌ５４の開放端に接続されているように描いているが、共振器Ｌ５４における出力ポート５０ｃの接続箇所は、短絡端以外の箇所であればよい。

共振器Ｌ５３とキャパシタＣ５３の組、および共振器Ｌ５４とキャパシタＣ５４の組は、それぞれ１／４波長共振器を構成する。キャパシタＣ５３，Ｃ５４は、それぞれ、共振器Ｌ５３，Ｌ５４の物理長を、フィルタ５０を通過する信号の１／４波長よりも短くする作用を有している。共振器Ｌ５３と共振器Ｌ５４は互いに電磁結合する。すなわち、共振器Ｌ５３と共振器Ｌ５４は誘導性結合すると共に、キャパシタＣ５６を介して容量性結合する。図１では、共振器Ｌ５３，Ｌ５４間の誘導性結合を、記号Ｍを付した曲線で表している。共振器Ｌ５３，Ｌ５４間の誘導性結合は、開放端と短絡端の位置関係が同じになるコムライン結合である。

また、共振器Ｌ５１と共振器Ｌ５３の組、および共振器Ｌ５２と共振器Ｌ５４の組は、それぞれインターディジタル結合する。すなわち、共振器Ｌ５１と共振器Ｌ５３は、開放端と短絡端の位置関係が互いに反対になるように対向し、互いに電磁結合する。また、共振器Ｌ５２と共振器Ｌ５４は、開放端と短絡端の位置関係が互いに反対になるように対向し、互いに電磁結合する。

フィルタ５０において、入力端子ＡＮＴからの信号は、共振器Ｌ５１に入力される。共振器Ｌ５１，Ｌ５３は、一対の入力用共振器に対応する。また、共振器Ｌ５２，Ｌ５４は、本発明における一対の出力用共振器に対応する。共振器Ｌ５１，Ｌ５３と、共振器Ｌ５２，Ｌ５４は、直接結合する。

共振器Ｌ２１〜Ｌ２３，Ｌ４１〜Ｌ４３，Ｌ３１〜Ｌ３４，Ｌ５１〜Ｌ５４は、いずれも、ＴＥＭ線路よりなる分布定数線路である。ＴＥＭ線路とは、電界および磁界が共に電磁波の進行方向に垂直な断面内にのみ存在する電磁波であるＴＥＭ波（Transverse Electromagnetic Wave）を伝送する伝送線路である。

次に、位相線路６１，６２，６２とキャパシタＣ５７の機能について説明する。まず、入力端子ＡＮＴから第１の平衡出力端子Ｒｘ２１，Ｒｘ２２に至る信号経路を第１の信号経路と呼び、入力端子ＡＮＴから第２の平衡出力端子Ｒｘ３１，Ｒｘ３２に至る信号経路を第２の信号経路と呼び、入力端子ＡＮＴから第３の平衡出力端子Ｒｘ５１，Ｒｘ５２に至る信号経路を第３の信号経路と呼ぶ。位相線路６１，６２，６２とキャパシタＣ５７は、第１ないし第３の信号経路のインピーダンス特性を調整するためのものである。以下、第１ないし第３の信号経路のインピーダンス特性の調整方法の第１および第２の例について説明する。しかし、第１ないし第３の信号経路のインピーダンス特性の調整方法は、以下の第１および第２の例に限られるわけではない。

まず、第１ないし第３の信号経路のインピーダンス特性の調整方法の第１の例について説明する。この第１の例では、以下の条件（１）〜（３）が満たされるように、第１ないし第３の信号経路のインピーダンス特性を調整する。

（１）第１の周波数帯域に関して：
（１ａ）入力端子ＡＮＴから見た第２の信号経路と第３の信号経路からなる並列回路全体の反射係数は１またはその近傍である。
（１ｂ）入力端子ＡＮＴから見た第２の信号経路単独の反射係数と、入力端子ＡＮＴから見た第３の信号経路単独の反射係数は、いずれも−１またはその近傍ではない。

（２）第２の周波数帯域に関して：
（２ａ）入力端子ＡＮＴから見た第１の信号経路と第３の信号経路からなる並列回路全体の反射係数は１またはその近傍である。
（２ｂ）入力端子ＡＮＴから見た第１の信号経路単独の反射係数と、入力端子ＡＮＴから見た第３の信号経路単独の反射係数は、いずれも−１またはその近傍ではない。

（３）第３の周波数帯域に関して：
（３ａ）入力端子ＡＮＴから見た第１の信号経路と第２の信号経路からなる並列回路全体の反射係数は１またはその近傍である。
（３ｂ）入力端子ＡＮＴから見た第１の信号経路単独の反射係数と、入力端子ＡＮＴから見た第２の信号経路単独の反射係数は、いずれも−１またはその近傍ではない。

なお、反射係数は、複素数であり、実数分Ｕと虚数分Ｖとを用いて、Ｕ＋ｊＶと表される。なお、“ｊ”は、√（−１）を表す。

（１ａ）、（２ａ）、（３ａ）における「反射係数は１またはその近傍である」というのは、入力端子ＡＮＴから見た信号経路が開放（インピーダンスが無限大）またはそれに近い状態であることを意味する。「反射係数は１またはその近傍である」とは、例えば、Ｕが０．７５〜１の範囲内で且つＶが−０．２５〜０．２５の範囲内であることを言う。

（１ｂ）、（２ｂ）、（３ｂ）における「反射係数は−１またはその近傍ではない」というのは、入力端子ＡＮＴから見た信号経路が短絡（インピーダンスが０）またはそれに近い状態ではないことを意味する。「反射係数は−１またはその近傍ではない」とは、例えば、Ｕが−１〜−０．７５の範囲外であることと、Ｖが−０．２５〜０．２５の範囲外であることの少なくとも一方を満たすことを言う。

次に、第１ないし第３の信号経路のインピーダンス特性の調整方法の第２の例について説明する。この第２の例では、第１ないし第３の信号経路が並列に接続された状態で、以下の条件（１ｃ）、（２ｃ）、（３ｃ）が満たされるように、第１ないし第３の信号経路のインピーダンス特性を調整する。

（１ｃ）第１の周波数帯域に関して、入力端子ＡＮＴから見た第１の信号経路の反射係数の絶対値は０またはその近傍である。
（２ｃ）第２の周波数帯域に関して、入力端子ＡＮＴから見た第２の信号経路の反射係数の絶対値は０またはその近傍である。
（３ｃ）第３の周波数帯域に関して、入力端子ＡＮＴから見た第３の信号経路の反射係数の絶対値は０またはその近傍である。

（１ｃ）、（２ｃ）、（３ｃ）における「反射係数の絶対値は０またはその近傍である」というのは、入力端子ＡＮＴから見た信号経路が無反射（インピーダンス整合がとれた状態）またはそれに近い状態であることを意味する。「反射係数の絶対値は０またはその近傍である」とは、例えば、反射係数の絶対値が０〜０．３の範囲内であることを言う。

次に、本実施の形態に係るトリプレクサ１の主要な作用について説明する。トリプレクサ１において、入力端子ＡＮＴに入力された第１の不平衡信号は、第１のフィルタ２０によって第１の平衡信号に変換されて、一対の第１の平衡出力端子Ｒｘ２１，Ｒｘ２２より出力される。また、入力端子ＡＮＴに入力された第２の不平衡信号は、第２のフィルタ３０によって第２の平衡信号に変換されて、一対の第２の平衡出力端子Ｒｘ３１，Ｒｘ３２より出力される。また、入力端子ＡＮＴに入力された第３の不平衡信号は、第３のフィルタ５０によって第３の平衡信号に変換されて、一対の第３の平衡出力端子Ｒｘ５１，Ｒｘ５２より出力される。

次に、フィルタ２０，３０，５０の作用について説明する。まず、一般的に、共振周波数が等しい２つの共振器を近づけて、両者を電磁結合させると、２つの共振器における共振周波数が２つに分かれる。電磁結合していない状態における２つの共振器の共振周波数をｆ０とすると、電磁結合した２つの共振器は、ｆ０よりも低い第１の共振周波数ｆ１と、ｆ０よりも高い第２の共振周波数ｆ２とを有する。２つの共振器をインターディジタル結合した場合には、２つの共振器が第１の共振周波数ｆ１において共振した状態において、２つの共振器の短絡端以外の箇所における電界の位相は互いに１８０°異なる。従って、この場合、２つの共振器の短絡端以外の箇所から、周波数ｆ１の平衡信号を出力させることができる。フィルタ２０，３０，５０では、いずれも、以上の原理を利用して、インターディジタル結合した一対の出力用共振器より平衡信号を出力させている。各フィルタにおける通過帯域は、フィルタ毎に設定された第１の共振周波数ｆ１の近傍の周波数帯域となる。

第１のフィルタ２０では、第１の周波数帯域を含むように通過帯域が設定されている。第１のフィルタ２０では、入力端子ＡＮＴからの信号は、共振器Ｌ２１に入力される。第１のフィルタ２０は、通過帯域内の周波数の信号に対して各共振器が共振することによって、通過帯域内の周波数の信号を選択的に通過させる。また、このとき、それぞれインターディジタル結合する共振器Ｌ２１と共振器Ｌ２４の組、共振器Ｌ２２と共振器Ｌ２５の組、および共振器Ｌ２３と共振器Ｌ２６の組では、短絡端以外の箇所における電界の位相が互いにほぼ１８０°異なっている。これにより、一対の出力用共振器である共振器Ｌ２３，Ｌ２６に接続された一対の出力ポート２０ｂ，２０ｃより第１の平衡信号が出力される。

第２のフィルタ３０では、第２の周波数帯域を含むように通過帯域が設定されている。第２のフィルタ３０では、入力端子ＡＮＴからの信号は、共振器Ｌ３１に入力される。第２のフィルタ３０は、通過帯域内の周波数の信号に対して各共振器が共振することによって、通過帯域内の周波数の信号を選択的に通過させる。また、このとき、それぞれインターディジタル結合する共振器Ｌ３１と共振器Ｌ３３の組、および共振器Ｌ３２と共振器Ｌ３４の組では、短絡端以外の箇所における電界の位相が互いにほぼ１８０°異なっている。これにより、一対の出力用共振器である共振器Ｌ３２，Ｌ３４に接続された一対の出力ポート３０ｂ，３０ｃより第２の平衡信号が出力される。

第３のフィルタ５０では、第３の周波数帯域を含むように通過帯域が設定されている。第３のフィルタ５０では、入力端子ＡＮＴからの信号は、共振器Ｌ５１に入力される。第３のフィルタ５０は、通過帯域内の周波数の信号に対して各共振器が共振することによって、通過帯域内の周波数の信号を選択的に通過させる。また、このとき、それぞれインターディジタル結合する共振器Ｌ５１と共振器Ｌ５３の組、および共振器Ｌ５２と共振器Ｌ５４の組では、短絡端以外の箇所における電界の位相が互いにほぼ１８０°異なっている。これにより、一対の出力用共振器である共振器Ｌ５２，Ｌ５４に接続された一対の出力ポート５０ｂ，５０ｃより第２の平衡信号が出力される。

フィルタ２０，３０，５０では、いずれも、インターディジタル結合する一対の出力用共振器を有することにより、電磁結合していない状態における出力用共振器の共振周波数ｆ０よりも低い共振周波数ｆ１の近傍の通過帯域を実現することができる。他の共振器と電磁結合していない状態における共振器では、共振周波数を低くするには、共振器の物理長を大きくする必要がある。フィルタ２０，３０，５０では、電磁結合していない状態で共振周波数ｆ０が得られるように設計された共振器、すなわち電磁結合していない状態で共振周波数ｆ１が得られるように設計された共振器よりも小型の共振器を用いて、共振周波数ｆ１の近傍の通過帯域を実現することができる。そのため、フィルタ２０，３０，５０では、インターディジタル結合する一対の出力用共振器を有することにより、共振器の小型化が可能になる。

以下、トリプレクサ１の構造について説明する。図２は、トリプレクサ１の外観を示す斜視図である。図２に示したように、トリプレクサ１は、積層された複数の誘電体層を含む積層基板１０を備えている。積層基板１０は、例えば低温同時焼成セラミック多層基板になっている。図１に示したフィルタ２０，３０，５０、位相線路６１，６２，６３およびキャパシタＣ５７は、積層基板１０の内部に設けられている。

積層基板１０は、それぞれ複数の辺によって画定された複数の面を有している。具体的には、積層基板１０は、直方体形状であり、上面１０Ａと底面１０Ｂと４つの側面１０Ｃ〜１０Ｆとを有している。上面１０Ａと底面１０Ｂと４つの側面１０Ｃ〜１０Ｆは、いずれも、４つの辺によって画定される。４つの側面１０Ｃ〜１０Ｆは、上面１０Ａと底面１０Ｂを連結している。上面１０Ａと底面１０Ｂは互いに反対側を向き、側面１０Ｃ，１０Ｄも互いに反対側を向き、側面１０Ｅ，１０Ｆも互いに反対側を向いている。側面１０Ｃ〜１０Ｆは、上面１０Ａおよび底面１０Ｂに対して垂直になっている。積層基板１０において、上面１０Ａおよび底面１０Ｂに垂直な方向が、複数の誘電体層の積層方向である。上面１０Ａと底面１０Ｂは、積層基板１０において、複数の誘電体層の積層方向における両端に位置する。

トリプレクサ１は、前述の端子ＡＮＴ，Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２の他に、グランド端子Ｇ１〜Ｇ１１を備えている。グランド端子Ｇ１〜Ｇ１１は、外部のグランドに接続される。端子Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２は、上面１０Ａ、側面１０Ｃおよび底面１０Ｂにかけて配置されている。端子ＡＮＴ，Ｇ１〜Ｇ５は、上面１０Ａ、側面１０Ｄおよび底面１０Ｂにかけて配置されている。端子Ｇ６〜Ｇ８は、上面１０Ａ、側面１０Ｅおよび底面１０Ｂにかけて配置されている。端子Ｇ９〜Ｇ１１は、上面１０Ａ、側面１０Ｆおよび底面１０Ｂにかけて配置されている。

上面１０Ａは、４つの側面１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆとの間の稜線によって構成された４つ辺を有している。底面１０Ｂも、４つの側面１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆとの間の稜線によって構成された４つ辺を有している。上面１０Ａにおいて、平衡出力端子Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２は、上面１０Ａと側面１０Ｃとの間の稜線によって構成された１つの辺１０Ａ１に隣接するように配置されている。また、底面１０Ｂにおいて、平衡出力端子Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２は、底面１０Ｂと側面１０Ｃとの間の稜線によって構成された１つの辺１０Ｂ１に隣接するように配置されている。上面１０Ａおよび底面１０Ｂにおいて、平衡出力端子以外の全ての端子は、平衡出力端子Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２が隣接する辺１０Ａ１，１０Ｂ１とは異なる辺に隣接するように配置されている。

次に、図３ないし図１２を参照して、積層基板１０の構成の一例について説明する。図３において（ａ）、（ｂ）、（ｃ）は、それぞれ上から１層目、２層目、３層目の誘電体層の上面を示している。図４において（ａ）、（ｂ）、（ｃ）は、それぞれ上から４層目、５層目、６層目ないし８層目の誘電体層の上面を示している。図５において（ａ）、（ｂ）、（ｃ）は、それぞれ上から９層目、１０層目、１１層目の誘電体層の上面を示している。図６において（ａ）、（ｂ）、（ｃ）は、それぞれ上から１２層目、１３層目、１４層目の誘電体層の上面を示している。図７において（ａ）、（ｂ）、（ｃ）は、それぞれ上から１５層目、１６層目、１７層目の誘電体層の上面を示している。図８において（ａ）、（ｂ）、（ｃ）は、それぞれ上から１８層目、１９層目、２０層目の誘電体層の上面を示している。図９において（ａ）、（ｂ）、（ｃ）は、それぞれ上から２１層目、２２層目、２３層目の誘電体層の上面を示している。図１０において（ａ）、（ｂ）、（ｃ）は、それぞれ上から２４層目、２５層目、２６層目の誘電体層の上面を示している。図１１において（ａ）、（ｂ）、（ｃ）は、それぞれ上から２７層目および２８層目、２９層目、３０層目の誘電体層の上面を示している。図１２において（ａ）、（ｂ）は、それぞれ上から３１層目、３２層目の誘電体層の上面を示している。図１２（ｃ）は、上から３２層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。図３ないし図１２において、丸印はスルーホールを表している。

図３（ａ）に示した１層目の誘電体層１０１の上面、すなわち積層基板１０の上面１０Ａには、端子ＡＮＴ，Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２，Ｇ１〜Ｇ１１を構成する複数の導体層が形成されている。

図３（ｂ）に示した２層目の誘電体層１０２の上面には、導体層よりなるグランド層９０１が形成されている。グランド層９０１は、端子Ｇ１〜Ｇ１１に接続されている。また、誘電体層１０２には、グランド層９０１に接続された複数のスルーホールが形成されている。

図３（ｃ）に示した３層目の誘電体層１０３の上面には、キャパシタ用導体層３１１，３１２，５１１，５１２が形成されている。また、誘電体層１０３には、それぞれ導体層３１１，３１２，５１１，５１２に接続された４つのスルーホールと、その他の複数のスルーホールが形成されている。

図４（ａ）に示した４層目の誘電体層１０４の上面には、キャパシタ用導体層３１３，５１３が形成されている。導体層３１３には、誘電体層１０３に形成されたスルーホールを介して導体層３１１が接続されている。導体層５１３には、誘電体層１０３に形成されたスルーホールを介して導体層５１１が接続されている。また、誘電体層１０４には、それぞれ導体層３１３，５１３に接続された２つのスルーホールと、その他の複数のスルーホールが形成されている。

図４（ｂ）に示した５層目の誘電体層１０５の上面には、キャパシタ用導体層３１４，５１４が形成されている。導体層３１４には、誘電体層１０３，１０４に形成された複数のスルーホールを介して導体層３１２が接続されている。導体層５１４には、誘電体層１０３，１０４に形成された複数のスルーホールを介して導体層５１２が接続されている。また、誘電体層１０５には、それぞれ導体層３１４，５１４に接続された２つのスルーホールと、その他の複数のスルーホールが形成されている。

図４（ｃ）に示したように、６層目ないし８層目の誘電体層１０６〜１０８には、それぞれ複数のスルーホールが形成されている。誘電体層１０６〜１０８における複数のスルーホールの配置は同じである。

図５（ａ）に示した９層目の誘電体層１０９には、それぞれ導体層よりなる共振器Ｌ３３，Ｌ３４，Ｌ５１，Ｌ５２と、導体層３０５，５０５と、キャパシタ用導体層５１５が形成されている。また、誘電体層１０９には、複数のスルーホールが形成されている。

共振器Ｌ３３は開放端Ｌ３３ａと短絡端Ｌ３３ｂとを有している。共振器Ｌ３４は開放端Ｌ３４ａと短絡端Ｌ３４ｂとを有している。共振器Ｌ３３と共振器Ｌ３４は、開放端Ｌ３３ａ，Ｌ３４ａ同士が近接し、短絡端Ｌ３３ｂ，Ｌ３４ｂ同士が近接するように隣接している。従って、共振器Ｌ３３，Ｌ３４における開放端と短絡端との位置関係は同じであり、共振器Ｌ３３，Ｌ３４はコムライン結合する。

共振器Ｌ５１は開放端Ｌ５１ａと短絡端Ｌ５１ｂとを有している。共振器Ｌ５２は開放端Ｌ５２ａと短絡端Ｌ５２ｂとを有している。共振器Ｌ５１と共振器Ｌ５２は、開放端Ｌ５１ａ，Ｌ５２ａ同士が近接し、短絡端Ｌ５１ｂ，Ｌ５２ｂ同士が近接するように隣接している。従って、共振器Ｌ５１，Ｌ５２における開放端と短絡端との位置関係は同じであり、共振器Ｌ５１，Ｌ５２はコムライン結合する。

共振器Ｌ３３，Ｌ３４，Ｌ５１，Ｌ５２は、いずれも、各々における開放端と短絡端とを結ぶ直線が、積層基板１０の上面１０Ａおよび底面１０Ｂにおいて平衡出力端子Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２が隣接する辺１０Ａ１，１０Ｂ１に平行になるように配置されている。

共振器Ｌ３３の短絡端Ｌ３３ｂと共振器Ｌ３４の短絡端Ｌ３４ｂには、誘電体層１０２〜１０８に形成された複数のスルーホールを介してグランド層９０１が接続されている。共振器Ｌ３３の開放端Ｌ３３ａには、誘電体層１０３〜１０８に形成された複数のスルーホールを介して導体層３１１，３１３が接続されている。共振器Ｌ３４の開放端Ｌ３４ａには、誘電体層１０３〜１０８に形成された複数のスルーホールを介して導体層３１２，３１４が接続されている。導体層３０５は、共振器Ｌ３４と端子Ｒｘ３２とを接続する。導体層３０５は、図１における出力ポート３０ｃに相当する。

共振器Ｌ５１の短絡端Ｌ５１ｂと共振器Ｌ５２の短絡端Ｌ５２ｂには、誘電体層１０２〜１０８に形成された複数のスルーホールを介してグランド層９０１が接続されている。共振器Ｌ５１の開放端Ｌ５１ａには、誘電体層１０３〜１０８に形成された複数のスルーホールを介して導体層５１１，５１３が接続されている。共振器Ｌ５２の開放端Ｌ５２ａには、誘電体層１０３〜１０８に形成された複数のスルーホールを介して導体層５１２，５１４が接続されている。導体層５０５は、共振器Ｌ５２と端子Ｒｘ５１とを接続する。導体層５０５は、図１における出力ポート５０ｂに相当する。

図５（ｂ）に示した１０層目の誘電体層１１０の上面には、それぞれ導体層よりなる共振器Ｌ３１，Ｌ３２，Ｌ５３，Ｌ５４と、導体層３０６，５０６と、キャパシタ用導体層５１６が形成されている。

共振器Ｌ３１は開放端Ｌ３１ａと短絡端Ｌ３１ｂとを有している。共振器Ｌ３２は開放端Ｌ３２ａと短絡端Ｌ３２ｂとを有している。共振器Ｌ３１と共振器Ｌ３２は、開放端Ｌ３１ａ，Ｌ３２ａ同士が近接し、短絡端Ｌ３１ｂ，Ｌ３２ｂ同士が近接するように隣接している。従って、共振器Ｌ３１，Ｌ３２における開放端と短絡端との位置関係は同じであり、共振器Ｌ３１，Ｌ３２はコムライン結合する。

共振器Ｌ５３は開放端Ｌ５３ａと短絡端Ｌ５３ｂとを有している。共振器Ｌ５４は開放端Ｌ５４ａと短絡端Ｌ５４ｂとを有している。共振器Ｌ５３と共振器Ｌ５４は、開放端Ｌ５３ａ，Ｌ５４ａ同士が近接し、短絡端Ｌ５３ｂ，Ｌ５４ｂ同士が近接するように隣接している。従って、共振器Ｌ５３，Ｌ５４における開放端と短絡端との位置関係は同じであり、共振器Ｌ５３，Ｌ５４はコムライン結合する。

また、共振器Ｌ３１，Ｌ３２，Ｌ５３，Ｌ５４は、いずれも、各々における開放端と短絡端とを結ぶ直線が、積層基板１０の上面１０Ａおよび底面１０Ｂにおいて平衡出力端子Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２が隣接する辺１０Ａ１，１０Ｂ１に平行になるように配置されている。

共振器Ｌ３１と共振器Ｌ３３は、開放端Ｌ３１ａと短絡端Ｌ３３ｂが近接し、短絡端Ｌ３１ｂと開放端Ｌ３３ａが近接するように、誘電体層１０９を介して対向している。従って、共振器Ｌ３１，Ｌ３３における開放端と短絡端の位置関係は互いに反対であり、共振器Ｌ３１，Ｌ３３はインターディジタル結合する。

共振器Ｌ３２と共振器Ｌ３４は、開放端Ｌ３２ａと短絡端Ｌ３４ｂが近接し、短絡端Ｌ３２ｂと開放端Ｌ３４ａが近接するように、誘電体層１０９を介して対向している。従って、共振器Ｌ３２，Ｌ３４における開放端と短絡端の位置関係は互いに反対であり、共振器Ｌ３２，Ｌ３４はインターディジタル結合する。

共振器Ｌ５１と共振器Ｌ５３は、開放端Ｌ５１ａと短絡端Ｌ５３ｂが近接し、短絡端Ｌ５１ｂと開放端Ｌ５３ａが近接するように、誘電体層１０９を介して対向している。従って、共振器Ｌ５１，Ｌ５３における開放端と短絡端の位置関係は互いに反対であり、共振器Ｌ５１，Ｌ５３はインターディジタル結合する。

共振器Ｌ５２と共振器Ｌ５４は、開放端Ｌ５２ａと短絡端Ｌ５４ｂが近接し、短絡端Ｌ５２ｂと開放端Ｌ５４ａが近接するように、誘電体層１０９を介して対向している。従って、共振器Ｌ５２，Ｌ５４における開放端と短絡端の位置関係は互いに反対であり、共振器Ｌ５２，Ｌ５４はインターディジタル結合する。

導体層３０６は、共振器Ｌ３２と端子Ｒｘ３１とを接続する。導体層３０６は、図１における出力ポート３０ｂに相当する。導体層５０６は、共振器Ｌ５４と端子Ｒｘ５２とを接続する。導体層５０６は、図１における出力ポート５０ｃに相当する。導体層５１６は、誘電体層１０９を介して導体層５１５に対向している。

また、誘電体層１１０には、それぞれ、共振器Ｌ３１，Ｌ３２，Ｌ５３，Ｌ５４の各短絡端および各開放端に接続された８つのスルーホールと、導体層５１６に接続されたスルーホールと、その他の複数のスルーホールが形成されている。

図５（ｃ）に示した１１層目の誘電体層１１１には、複数のスルーホールが形成されている。

図６（ａ）に示した１２層目の誘電体層１１２の上面には、位相線路用導体層６３１が形成されている。導体層６３１の一端には、誘電体層１１０，１１１に形成された複数のスルーホールを介して共振器Ｌ３１の開放端Ｌ３１ａが接続されている。また、誘電体層１１２には、導体層６３１の一端および他端に接続された２つのスルーホールと、その他の複数のスルーホールが形成されている。

図６（ｂ）に示した１３層目の誘電体層１１３には、複数のスルーホールが形成されている。

図６（ｃ）に示した１４層目の誘電体層１１４の上面には、キャパシタ用導体層３２１，５２１が形成されている。導体層３２１には、誘電体層１１０〜１１３に形成された複数のスルーホールを介して共振器Ｌ３１の開放端Ｌ３１ａと、導体層６３１の一端が接続されている。導体層５２１には、誘電体層１１０〜１１３に形成された複数のスルーホールを介して共振器Ｌ５３の開放端Ｌ５３ａが接続されている。また、誘電体層１１４には、それぞれ導体層３２１，５２１に接続された２つのスルーホールと、その他の複数のスルーホールが形成されている。

図７（ａ）に示した１５層目の誘電体層１１５の上面には、キャパシタ用導体層３２２，５２２が形成されている。導体層３２２には、誘電体層１１０〜１１４に形成された複数のスルーホールを介して共振器Ｌ３２の開放端Ｌ３２ａが接続されている。導体層５２２には、誘電体層１１０〜１１４に形成された複数のスルーホールを介して共振器Ｌ５４の開放端Ｌ５４ａが接続されている。また、誘電体層１１５には、それぞれ導体層３２２，５２２に接続された２つのスルーホールと、その他の複数のスルーホールが形成されている。

図７（ｂ）に示した１６層目の誘電体層１１６の上面には、キャパシタ用導体層３２３，３２４，５２３，５２４が形成されている。導体層３２３には、誘電体層１１０〜１１５に形成された複数のスルーホールを介して共振器Ｌ３１の開放端Ｌ３１ａと、導体層６３１の一端と、導体層３２１が接続されている。導体層３２４には、誘電体層１１０〜１１５に形成された複数のスルーホールを介して共振器Ｌ３２の開放端Ｌ３２ａと、導体層３２２が接続されている。導体層５２３には、誘電体層１１０〜１１５に形成された複数のスルーホールを介して共振器Ｌ５３の開放端Ｌ５３ａと、導体層５２１が接続されている。導体層５２４には、誘電体層１１０〜１１５に形成された複数のスルーホールを介して共振器Ｌ５４の開放端Ｌ５４ａと、導体層５２２が接続されている。また、誘電体層１１６には、複数のスルーホールが形成されている。

図７（ｃ）に示した１７層目の誘電体層１１７の上面には、位相線路用導体層６１１と、導体層よりなるグランド層９０２が形成されている。導体層６１１は、端子ＡＮＴに接続されている。導体層６１１には、誘電体層１１０〜１１６に形成された複数のスルーホールを介して導体層５１６が接続されている。グランド層９０２は、端子Ｇ１〜Ｇ１１に接続されている。グランド層９０２には、誘電体層１０２〜１１６に形成された複数のスルーホールを介してグランド層９０１と、共振器Ｌ３１，Ｌ３２，Ｌ５３，Ｌ５４の各短絡端が接続されている。また、誘電体層１１７には、導体層６１１に接続されたスルーホールと、グランド層９０２に接続された複数のスルーホールと、その他のスルーホールが形成されている。

図８（ａ）に示した１８層目の誘電体層１１８の上面には、キャパシタ用導体層２１１，２１２，２１３が形成されている。また、誘電体層１１８には、それぞれ導体層２１１，２１２，２１３に接続された３つのスルーホールと、その他の複数のスルーホールが形成されている。

図８（ｂ）に示した１９層目の誘電体層１１９の上面には、キャパシタ用導体層２１４，２１５が形成されている。導体層２１４には、誘電体層１１８に形成されたスルーホールを介して導体層２１２が接続されている。また、誘電体層１１９には、導体層２１４に接続されたスルーホールと、その他の複数のスルーホールが形成されている。

図８（ｃ）に示した２０層目の誘電体層１２０の上面には、キャパシタ用導体層２１６，２１７と、位相線路用導体層６２１，６３２が形成されている。導体層２１６には、誘電体層１１８，１１９に形成された複数のスルーホールを介して導体層２１１が接続されている。導体層２１７には、誘電体層１１８，１１９に形成された複数のスルーホールを介して導体層２１３が接続されている。導体層６２１には、誘電体層１１７〜１１９に形成された複数のスルーホールを介して導体層６１１が接続されている。導体層６３２には、誘電体層１１２〜１２０に形成された複数のスルーホールを介して導体層６３１が接続されている。また、誘電体層１２０には、導体層６２１の一端および他端に接続された２つのスルーホールと、それぞれ導体層２１６，２１７，６３２に接続された３つのスルーホールと、その他の複数のスルーホールが形成されている。

図９（ａ）に示した２１層目の誘電体層１２１の上面には、導体層２１８と、位相線路用導体層６２２，６３３が形成されている。導体層２１８には、誘電体層１１８〜１２０に形成された複数のスルーホールを介して導体層２１１，２１６が接続されている。導体層６２２には、誘電体層１２０に形成されたスルーホールを介して導体層６２１の一端が接続されている。導体層６３３には、誘電体層１２０に形成されたスルーホールを介して導体層６３２が接続されている。また、誘電体層１２１には、導体層２１８の一端および他端に接続された２つのスルーホールと、それぞれ導体層６２２，６３３に接続された２つのスルーホールと、その他の複数のスルーホールが形成されている。

図９（ｂ）に示した２２層目の誘電体層１２２の上面には、位相線路用導体層６２３，６３４が形成されている。導体層６２３には、誘電体層１２１に形成されたスルーホールを介して導体層６２２が接続されている。導体層６３４の一端には、誘電体層１２１に形成されたスルーホールを介して導体層６３３が接続されている。導体層６３４の他端には、誘電体層１２０，１２１に形成された複数のスルーホールを介して導体層６２１の他端が接続されている。また、誘電体層１２２には、導体層６２３に接続されたスルーホールと、その他の複数のスルーホールが形成されている。

図９（ｃ）に示した２３層目の誘電体層１２３の上面には、導体層２１９と、位相線路用導体層６２４が形成されている。導体層２１９には、誘電体層１１７〜１２２に形成された複数のスルーホールを介してグランド層９０２が接続されている。導体層６２４の一端には、誘電体層１２２に形成されたスルーホールを介して導体層６２３が接続されている。導体層６２４の他端には、誘電体層１２１，１２２に形成された複数のスルーホールを介して導体層２１８が接続されている。また、誘電体層１２３には、導体層２１９に接続された３つのスルーホールと、その他の複数のスルーホールが形成されている。

図１０（ａ）に示した２４層目の誘電体層１２４の上面には、それぞれ導体層よりなる共振器Ｌ２１，Ｌ２２，Ｌ２３と、導体層２０７が形成されている。共振器Ｌ２１は開放端Ｌ２１ａと短絡端Ｌ２１ｂとを有している。共振器Ｌ２２は開放端Ｌ２２ａと短絡端Ｌ２２ｂとを有している。共振器Ｌ２３は開放端Ｌ２３ａと短絡端Ｌ２３ｂとを有している。共振器Ｌ２１と共振器Ｌ２２は、開放端Ｌ２１ａ，Ｌ２２ａ同士が近接し、短絡端Ｌ２１ｂ，Ｌ２２ｂ同士が近接するように隣接している。従って、共振器Ｌ２１，Ｌ２２における開放端と短絡端との位置関係は同じであり、共振器Ｌ２１，Ｌ２２はコムライン結合する。共振器Ｌ２２と共振器Ｌ２３は、開放端Ｌ２２ａ，Ｌ２３ａ同士が近接し、短絡端Ｌ２２ｂ，Ｌ２３ｂ同士が近接するように隣接している。従って、共振器Ｌ２２，Ｌ２３における開放端と短絡端との位置関係は同じであり、共振器Ｌ２２，Ｌ２３はコムライン結合する。

共振器Ｌ２１，Ｌ２２，Ｌ２３は、いずれも、各々における開放端と短絡端とを結ぶ直線が、積層基板１０の上面１０Ａおよび底面１０Ｂにおいて平衡出力端子Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２が隣接する辺１０Ａ１，１０Ｂ１に平行になるように配置されている。

共振器Ｌ２１の開放端Ｌ２１ａには、誘電体層１１８〜１２３に形成された複数のスルーホールを介して導体層２１１，２１６，２１８が接続されている。共振器Ｌ２２の開放端Ｌ２２ａには、誘電体層１１８〜１２３に形成された複数のスルーホールを介して導体層２１２，２１４が接続されている。共振器Ｌ２３の開放端Ｌ２３ａには、誘電体層１１８〜１２３に形成された複数のスルーホールを介して導体層２１３，２１７が接続されている。共振器Ｌ２１，Ｌ２２，Ｌ２３の各短絡端Ｌ２１ｂ，Ｌ２２ｂ，Ｌ２３ｂには、誘電体層１１７〜１２３に形成された複数のスルーホールを介してグランド層９０２と、導体層２１９が接続されている。

導体層２０７は、共振器Ｌ２３と端子Ｒｘ２１とを接続する。導体層２０７は、図１における出力ポート２０ｂに相当する。また、誘電体層１２４には、複数のスルーホールが形成されている。

図１０（ｂ）に示した２５層目の誘電体層１２５の上面には、それぞれ導体層よりなる共振器Ｌ２４，Ｌ２５，Ｌ２６と、導体層２０８が形成されている。共振器Ｌ２４は開放端Ｌ２４ａと短絡端Ｌ２４ｂとを有している。共振器Ｌ２５は開放端Ｌ２５ａと短絡端Ｌ２５ｂとを有している。共振器Ｌ２６は開放端Ｌ２６ａと短絡端Ｌ２６ｂとを有している。共振器Ｌ２４と共振器Ｌ２５は、開放端Ｌ２４ａ，Ｌ２５ａ同士が近接し、短絡端Ｌ２４ｂ，Ｌ２５ｂ同士が近接するように隣接している。従って、共振器Ｌ２４，Ｌ２５における開放端と短絡端との位置関係は同じであり、共振器Ｌ２４，Ｌ２５はコムライン結合する。共振器Ｌ２５と共振器Ｌ２６は、開放端Ｌ２５ａ，Ｌ２６ａ同士が近接し、短絡端Ｌ２５ｂ，Ｌ２６ｂ同士が近接するように隣接している。従って、共振器Ｌ２５，Ｌ２６における開放端と短絡端との位置関係は同じであり、共振器Ｌ２５，Ｌ２６はコムライン結合する。

共振器Ｌ２４，Ｌ２５，Ｌ２６は、いずれも、各々における開放端と短絡端とを結ぶ直線が、積層基板１０の上面１０Ａおよび底面１０Ｂにおいて平衡出力端子Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２が隣接する辺１０Ａ１，１０Ｂ１に平行になるように配置されている。

共振器Ｌ２１と共振器Ｌ２４は、開放端Ｌ２１ａと短絡端Ｌ２４ｂが近接し、短絡端Ｌ２１ｂと開放端Ｌ２４ａが近接するように、誘電体層１２４を介して対向している。従って、共振器Ｌ２１，Ｌ２４における開放端と短絡端の位置関係は互いに反対であり、共振器Ｌ２１，Ｌ２４はインターディジタル結合する。

共振器Ｌ２２と共振器Ｌ２５は、開放端Ｌ２２ａと短絡端Ｌ２５ｂが近接し、短絡端Ｌ２２ｂと開放端Ｌ２５ａが近接するように、誘電体層１２４を介して対向している。従って、共振器Ｌ２２，Ｌ２５における開放端と短絡端の位置関係は互いに反対であり、共振器Ｌ２２，Ｌ２５はインターディジタル結合する。

共振器Ｌ２３と共振器Ｌ２６は、開放端Ｌ２３ａと短絡端Ｌ２６ｂが近接し、短絡端Ｌ２３ｂと開放端Ｌ２６ａが近接するように、誘電体層１２４を介して対向している。従って、共振器Ｌ２３，Ｌ２６における開放端と短絡端の位置関係は互いに反対であり、共振器Ｌ２３，Ｌ２６はインターディジタル結合する。

導体層２０８は、共振器Ｌ２６と端子Ｒｘ２２とを接続する。導体層２０８は、図１における出力ポート２０ｃに相当する。また、誘電体層１２５には、それぞれ共振器Ｌ２４，Ｌ２５，Ｌ２６の各短絡端および各開放端に接続された６つのスルーホールと、その他の複数のスルーホールが形成されている。

図１０（ｃ）に示した２６層目の誘電体層１２６の上面には、導体層２２１が形成されている。導体層２２１には、誘電体層１２５に形成された３つのスルーホールを介して共振器Ｌ２４，Ｌ２５，Ｌ２６の短絡端Ｌ２４ｂ，Ｌ２５ｂ，Ｌ２６ｂが接続されている。また、誘電体層１２６には、導体層２２１に接続された３つのスルーホールと、その他の複数のスルーホールが形成されている。

図１１（ａ）に示したように、２７層目および２８層目の誘電体層１２７，１２８には、複数のスルーホールが形成されている。誘電体層１２７，１２８における複数のスルーホールの配置は同じである。

図１１（ｂ）に示した２９層目の誘電体層１２９の上面には、キャパシタ用導体層２２２，２２３が形成されている。導体層２２２には、誘電体層１２５〜１２８に形成された複数のスルーホールを介して共振器Ｌ２４の開放端Ｌ２４ａが接続されている。導体層２２３には、誘電体層１２５〜１２８に形成された複数のスルーホールを介して共振器Ｌ２６の開放端Ｌ２６ａが接続されている。また、誘電体層１２９には、それぞれ導体層２２２，２２３に接続された２つのスルーホールと、その他の複数のスルーホールが形成されている。

図１１（ｃ）に示した３０層目の誘電体層１３０の上面には、キャパシタ用導体層２２４，２２５が形成されている。導体層２２５には、誘電体層１２５〜１２９に形成された複数のスルーホールを介して共振器Ｌ２５の開放端Ｌ２５ａが接続されている。また、誘電体層１３０には、導体層２２５に接続されたスルーホールと、その他の複数のスルーホールが形成されている。

図１２（ａ）に示した３１層目の誘電体層１３１の上面には、キャパシタ用導体層２２６，２２７，２２８が形成されている。導体層２２６には、誘電体層１２５〜１３０に形成された複数のスルーホールを介して共振器Ｌ２４の開放端Ｌ２４ａと、導体層２２２が接続されている。導体層２２７には、誘電体層１２５〜１３０に形成された複数のスルーホールを介して共振器Ｌ２５の開放端Ｌ２５ａと、導体層２２５が接続されている。導体層２２８には、誘電体層１２５〜１３０に形成された複数のスルーホールを介して共振器Ｌ２６の開放端Ｌ２６ａと、導体層２２３が接続されている。また、誘電体層１３１には、複数のスルーホールが形成されている。

図１２（ｂ）に示した３２層目の誘電体層１３２の上面には、導体層よりなるグランド層９０３が形成されている。グランド層９０３は、端子Ｇ１〜Ｇ１１に接続されている。グランド層９０３には、誘電体層１１７〜１３１に形成された複数のスルーホールを介してグランド層９０２と、共振器Ｌ２４，Ｌ２５，Ｌ２６の短絡端Ｌ２４ｂ，Ｌ２５ｂ，Ｌ２６ｂと、導体層２２１が接続されている。

図１２（ｃ）に示したように、誘電体層１３２の下面、すなわち積層基板１０の底面１０Ｂには、各端子ＡＮＴ，Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２，Ｇ１〜Ｇ１１を構成する各導体層が形成されている。

図３ないし図１２に示した誘電体層１０１〜１３２および複数の導体層が積層されて形成された積層体に対して、図２に示した複数の端子のうちの、側面１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆに配置される部分を形成することによって、図２に示した積層基板１０が形成される。

誘電体層１０１〜１３２の材料としては、樹脂、セラミック、あるいは両者を複合した材料等、種々のものを用いることができる。積層基板１０としては、特に、誘電体層１０１〜１３２の材料をセラミックとして低温同時焼成法によって作製したものが、高周波特性に優れるため好ましい。

図１に示したフィルタ２０は、共振器Ｌ２１，Ｌ２２，Ｌ２３，Ｌ２４，Ｌ２５，Ｌ２６と、導体層２０７，２０８，２１１〜２１９，２２１〜２２８と、グランド層９０２，９０３と、誘電体層１１７〜１３１と、誘電体層１１７〜１３１に形成された複数のスルーホールとによって構成されている。

導体層２１１、グランド層９０２およびこれらの間に配置された誘電体層１１７は、キャパシタＣ２１を構成する。導体層２１２、グランド層９０２およびこれらの間に配置された誘電体層１１７は、キャパシタＣ２２を構成する。導体層２１３、グランド層９０２およびこれらの間に配置された誘電体層１１７は、キャパシタＣ２３を構成する。

導体層２１１，２１４およびこれらの間に配置された誘電体層１１８、ならびに、導体層２１４，２１６およびこれらの間に配置された誘電体層１１９は、キャパシタＣ４１を構成する。導体層２１３，２１４およびこれらの間に配置された誘電体層１１８、ならびに、導体層２１４，２１７およびこれらの間に配置された誘電体層１１９は、キャパシタＣ４２を構成する。導体層２１１，２１３，２１５およびこれらの間に配置された誘電体層１１８、ならびに、導体層２１５，２１６，２１７およびこれらの間に配置された誘電体層１１９は、キャパシタＣ４３を構成する。

導体層２２６、グランド層９０３およびこれらの間に配置された誘電体層１３１は、キャパシタＣ２４を構成する。導体層２２７、グランド層９０３およびこれらの間に配置された誘電体層１３１は、キャパシタＣ２５を構成する。導体層２２６、グランド層９０３およびこれらの間に配置された誘電体層１３１は、キャパシタＣ２６を構成する。

導体層２２２，２２５およびこれらの間に配置された誘電体層１２９、ならびに、導体層２２５，２２６およびこれらの間に配置された誘電体層１３０は、キャパシタＣ４４を構成する。導体層２２３，２２５およびこれらの間に配置された誘電体層１２９、ならびに、導体層２２５，２２８およびこれらの間に配置された誘電体層１３０は、キャパシタＣ４５を構成する。導体層２２２，２２３，２２４およびこれらの間に配置された誘電体層１２９、ならびに、導体層２２４，２２６，２２８およびこれらの間に配置された誘電体層１３０は、キャパシタＣ４６を構成する。

図１に示したフィルタ３０は、共振器Ｌ３１，Ｌ３２，Ｌ３３，Ｌ３４、導体層３０５，３０６，３１１〜３１４，３２１〜３２４と、グランド層９０１，９０２と、誘電体層１０２〜１１６と、誘電体層１０２〜１１６に形成された複数のスルーホールとによって構成されている。

導体層３２３、グランド層９０２およびこれらの間に配置された誘電体層１１６は、キャパシタＣ３１を構成する。導体層３２４、グランド層９０２およびこれらの間に配置された誘電体層１１６は、キャパシタＣ３２を構成する。導体層３２１，３２２およびこれらの間に配置された誘電体層１１４は、キャパシタＣ３５を構成する。

導体層３１１、グランド層９０１およびこれらの間に配置された誘電体層１０２は、キャパシタＣ３３を構成する。導体層３１２、グランド層９０１およびこれらの間に配置された誘電体層１０２は、キャパシタＣ３４を構成する。導体層３１３，３１４およびこれらの間に配置された誘電体層１０４は、キャパシタＣ３６を構成する。

図１に示したフィルタ５０は、共振器Ｌ５１，Ｌ５２，Ｌ５３，Ｌ５４、導体層５０５，５０６，５１１〜５１６，５２１〜５２４と、グランド層９０１，９０２と、誘電体層１０２〜１１６と、誘電体層１０２〜１１６に形成された複数のスルーホールとによって構成されている。

導体層５１１、グランド層９０１およびこれらの間に配置された誘電体層１０２は、キャパシタＣ５１を構成する。導体層５１２、グランド層９０１およびこれらの間に配置された誘電体層１０２は、キャパシタＣ５２を構成する。導体層５１３，５１４およびこれらの間に配置された誘電体層１０４は、キャパシタＣ５５を構成する。

導体層５２３、グランド層９０２およびこれらの間に配置された誘電体層１１６は、キャパシタＣ５３を構成する。導体層５２４、グランド層９０２およびこれらの間に配置された誘電体層１１６は、キャパシタＣ５４を構成する。導体層５２１，５２２およびこれらの間に配置された誘電体層１１４は、キャパシタＣ５６を構成する。

また、図１に示したキャパシタＣ５７は、導体層５１５，５１６およびこれらの間に配置された誘電体層１０９によって構成されている。

図１に示した位相線路６１は、導体層６１１によって構成されている。また、図１に示した位相線路６２は、導体層６２１〜６２４と、これらを接続するスルーホールによって構成されている。また、図１に示した位相線路６３は、導体層６３１〜６３４と、これらを接続するスルーホールによって構成されている。

位相線路６１を構成する導体層６１１は、入力端子ＡＮＴに接続されている。また、導体層６１１は、スルーホールを介して位相線路６２を構成する導体層６２１に接続されていると共に、導体層６２１およびスルーホールを介して位相線路６３を構成する導体層６３４に接続されている。導体層６１１は、更に、スルーホールを介してキャパシタＣ５７の一部を構成する導体層５１６に接続されている。

位相線路６２を構成する導体層６２４は、導体層２１８およびスルーホールを介して、フィルタ２０における共振器Ｌ２１に接続されていると共に、フィルタ２０におけるキャパシタＣ２１，Ｃ４１，Ｃ４３の一部を構成する導体層２１１，２１６に接続されている。位相線路６３を構成する導体層６３１は、スルーホールを介して、フィルタ３０における共振器Ｌ３１に接続されていると共に、フィルタ３０におけるキャパシタＣ３１，Ｃ３５の一部を構成する導体層３２１，３２３に接続されている。

以下、本実施の形態に係るトリプレクサ１の効果について説明する。まず、本実施の形態に係るトリプレクサ１によれば、入力端子ＡＮＴに入力される周波数帯域の異なる３つの信号を分離して、それぞれに対応する平衡出力端子より平衡信号として出力することができる。そのため、トリプレクサと、トリプレクサの後段に設けられ、平衡信号の形態の３つの受信信号が入力される信号処理回路（例えば１つの集積回路）とを含む無線通信装置において、本実施の形態に係るトリプレクサ１を用いた場合には、トリプレクサ１と信号処理回路との間に３つのバランを設ける必要がなくなり、無線通信装置の小型化が可能になる。

また、本実施の形態では、フィルタ２０，３０，５０が、それぞれ、インターディジタル結合する一対の出力用共振器を有することにより、トリプレクサ１内に別途バランを設けることなく、トリプレクサ１より、第１ないし第３の平衡信号を出力することができる。また、フィルタ２０，３０，５０は、いずれも積層基板１０の内部に設けられている。これらのことから、本実施の形態によれば、平衡出力型トリプレクサ１の小型化が可能になる。

また、本実施の形態では、フィルタ２０，３０，５０が、それぞれ、インターディジタル結合する一対の出力用共振器を有することにより、前述のように共振器の小型化が可能になる。この点からも、本実施の形態によれば、平衡出力型トリプレクサ１の小型化が可能になる。

また、本実施の形態では、全ての平衡出力端子Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２が、上面１０Ａと側面１０Ｃとの間の稜線によって構成された１つの辺１０Ａ１と、底面１０Ｂと側面１０Ｃとの間の稜線によって構成された１つの辺１０Ｂ１とに隣接するように配置されている。なお、平衡出力端子Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２は、辺１０Ａ１と辺１０Ｂ１の一方のみに隣接するように配置されていてもよい。各平衡出力端子は、トリプレクサ１から出力される第１ないし第３の平衡信号を処理する信号処理回路（例えば１つの集積回路）における対応する平衡入力端子に接続される。このとき、本実施の形態によれば、全ての平衡出力端子が一つの辺に隣接するように配置されていることから、全ての平衡出力端子と、それに対応する信号処理回路における複数の平衡入力端子との接続が容易になる。また、本実施の形態によれば、全ての平衡出力端子と、それに対応する信号処理回路における複数の平衡入力端子とを、それぞれ短い信号経路で接続し、且つ複数の信号経路間における長さのばらつきを抑えることが可能になる。例えば、信号処理回路において、トリプレクサ１の複数の平衡出力端子に対応する複数の平衡入力端子が、複数の平衡出力端子と同じ順序で一列に配列されている場合には、複数の平衡出力端子と複数の平衡入力端子とを対向させて、これらを極めて短い信号経路で接続することが可能になる。以上のことから、本実施の形態によれば、平衡信号のレベルの低下や平衡特性の劣化を防止することができる。

次に、図１３を参照して、本実施の形態における積層基板１０内の第１ないし第３のフィルタ２０，３０，５０の配置に関する特徴について説明する。図１３は、積層基板１０内のフィルタ２０，３０，５０の配置を簡略化して示す斜視図である。積層基板１０は、３つのグランド層９０１，９０２，９０３を有している。グランド層９０１，９０２，９０３は、いずれも、グランド端子Ｇ１〜Ｇ１１に接続され、このグランド端子Ｇ１〜Ｇ１１を介して、外部のグランドに接続される。グランド層９０１は、積層基板１０の上面１０Ａの近傍に配置されている。グランド層９０３は、積層基板１０の底面１０Ｂの近傍に配置されている。グランド層９０２は、積層基板１０内において、グランド層９０１，９０３の間に配置されている。これにより、図１３に示したように、積層基板１０内にグランド層９０２を挟む第１の領域２０１と第２の領域２０２が形成されている。第１の領域２０１は、グランド層９０２とグランド層９０３の間の領域である。第２の領域２０２は、グランド層９０１とグランド層９０２の間の領域である。

第１の領域２０１には、第１のフィルタ２０が配置され、第２の領域２０２には、第２のフィルタ３０および第３のフィルタ５０が配置されている。図１３において、符号２２０，２３０，２５０で示した３つの領域は、それぞれ、フィルタ２０，３０，５０が配置されている領域を表している。第２フィルタ３０と第３のフィルタ５０は、第２の領域２０２内において、水平方向に隣接する別個の領域２３０，２５０に配置されている。

上述のように、第１の領域２０１に第１のフィルタ２０を配置し、第２の領域２０２に第２のフィルタ３０および第３のフィルタ５０を配置することには、以下のような利点がある。本実施の形態のように、それぞれ複数の共振器を用いてフィルタ２０，３０，５０を構成する場合、通過帯域の低いフィルタほど大きな共振器を必要とする。従って、フィルタ２０，３０，５０の中では、フィルタ２０が、最も大きな共振器を必要とし、その結果、フィルタ全体のサイズも最も大きくなる。この場合、最もサイズの大きなフィルタ２０を１つの領域２０１内に配置し、フィルタ２０よりもサイズが小さい２つのフィルタ３０，５０を、他の１つの領域２０２内に配置することにより、積層基板１０内の空間を有効に利用でき、その結果、積層基板１０の小型化が可能になる。

また、本実施の形態では、図１３に示したように、それぞれフィルタ２０，３０，５０が配置された３つの領域２２０，２３０，２５０は、側面１０Ｃに垂直な方向から見て、互いに重ならない位置に配置されている。すなわち、３つの領域２２０，２３０，２５０のうちの１つと側面１０Ｃとの間には、他の２つの領域の一部または全部は介在していない。これにより、本実施の形態によれば、全ての平衡出力端子Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２を、容易に、上面１０Ａと側面１０Ｃとの間の稜線によって構成された１つの辺１０Ａ１と、底面１０Ｂと側面１０Ｃとの間の稜線によって構成された１つの辺１０Ｂ１とに隣接するように配置することができる。更に、本実施の形態によれば、各フィルタと、それに対応する一対の平衡出力端子との間の信号経路を、いずれも短くすることができる。そのため、本実施の形態によれば、第１ないし第３の平衡信号のレベルの低下や平衡特性の劣化を防止することができる。

本実施の形態では、上面１０Ａと底面１０Ｂの各々において、全ての平衡出力端子Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２が１つの辺（辺１０Ａ１または辺１０Ｂ１）に隣接するように配置されている。この場合、全ての平衡出力端子が隣接する辺に、平衡出力端子以外の１つ以上の端子が隣接していると、その辺の長さを大きくする必要が生じ、その結果、トリプレクサ１の小型化が困難になる。本実施の形態では、上面１０Ａと底面１０Ｂの各々において、平衡出力端子以外の全ての端子は、全ての平衡出力端子が隣接する辺とは異なる辺に隣接するように配置されている。これにより、本実施の形態によれば、トリプレクサ１の小型化が可能になる。なお、トリプレクサ１では、本来的に、第１ないし第３の平衡出力端子間のアイソレーションが大きくなるように設計されるため、第１ないし第３の平衡出力端子間にグランド端子を配置する等によって第１ないし第３の平衡出力端子間の距離を大きくする必要性は低い。

また、本実施の形態では、フィルタ２０，３０，５０の各々における一対の出力用共振器は、各々における開放端と短絡端とを結ぶ直線が、第１ないし第３の平衡出力端子が隣接する辺１０Ａ１，１０Ｂ１に平行になるように配置されている。これにより、本実施の形態によれば、各出力用共振器の全体を、それに対応する平衡出力端子に近づけることが可能になり、その結果、各出力用共振器と、それに対応する平衡出力端子との接続が容易になる。

次に、本実施の形態に係るトリプレクサ１の実施例について説明する。実施例では、第１のフィルタ２０の通過帯域を２．３〜２．６９ＧＨｚとし、第２のフィルタ３０の通過帯域を３．４〜３．８ＧＨｚとし、第３のフィルタ５０の通過帯域を５．１５〜５．８７５ＧＨｚとした。以下、この実施例のトリプレクサ１の特性について説明する。

まず、図１４ないし図１９を参照して、実施例のトリプレクサ１における入力端子ＡＮＴと第１の平衡出力端子Ｒｘ２１，Ｒｘ２２の間の信号経路の特性について説明する。図１４は、入力端子ＡＮＴと第１の平衡出力端子Ｒｘ２１，Ｒｘ２２の間の信号経路の通過減衰特性を示している。図１５は、図１４における一部を拡大して示したものである。図１６は、入力端子ＡＮＴにおける反射減衰特性のうち、第１のフィルタ２０の通過帯域を含む周波数範囲における特性を示している。図１７は、第１の平衡出力端子Ｒｘ２１，Ｒｘ２２における反射減衰特性を示している。図１８は、第１の平衡出力端子Ｒｘ２１，Ｒｘ２２の出力信号間における振幅差の周波数特性を示している。図１９は、第１の平衡出力端子Ｒｘ２１，Ｒｘ２２の出力信号間における位相差の周波数特性を示している。図１４ないし図１９における横軸は周波数を示している。図１４および図１５における縦軸は通過減衰量を示している。図１６および図１７における縦軸は反射減衰量を示している。図１８における縦軸は振幅差を示している。図１９における縦軸は位相差を示している。

図１４ないし図１７から、実施例のトリプレクサ１では、第１のフィルタ２０が通過帯域（２．３〜２．６９ＧＨｚ）内の周波数の信号を選択的に通過させるバンドパスフィルタとして機能していることが分かる。また、図１８および図１９に示したように、第１のフィルタ２０の通過帯域（２．３〜２．６９ＧＨｚ）において、平衡出力端子Ｒｘ２１，Ｒｘ２２の出力信号間の振幅差はほぼ０であり、平衡出力端子Ｒｘ２１，Ｒｘ２２の出力信号間の位相差はほぼ１８０°である。このことから、第１のフィルタ２０の通過帯域（２．３〜２．６９ＧＨｚ）において、平衡出力端子Ｒｘ２１，Ｒｘ２２から平衡特性の良好な平衡信号が得られることが分かる。

次に、図２０ないし図２５を参照して、実施例のトリプレクサ１における入力端子ＡＮＴと第２の平衡出力端子Ｒｘ３１，Ｒｘ３２の間の信号経路の特性について説明する。図２０は、入力端子ＡＮＴと第２の平衡出力端子Ｒｘ３１，Ｒｘ３２の間の信号経路の通過減衰特性を示している。図２１は、図２０における一部を拡大して示したものである。図２２は、入力端子ＡＮＴにおける反射減衰特性のうち、第２のフィルタ３０の通過帯域を含む周波数範囲における特性を示している。図２３は、第２の平衡出力端子Ｒｘ３１，Ｒｘ３２における反射減衰特性を示している。図２４は、第２の平衡出力端子Ｒｘ３１，Ｒｘ３２の出力信号間における振幅差の周波数特性を示している。図２５は、第２の平衡出力端子Ｒｘ３１，Ｒｘ３２の出力信号間における位相差の周波数特性を示している。図２０ないし図２５における横軸は周波数を示している。図２０および図２１における縦軸は通過減衰量を示している。図２２および図２３における縦軸は反射減衰量を示している。図２４における縦軸は振幅差を示している。図２５における縦軸は位相差を示している。

図２０ないし図２３から、実施例のトリプレクサ１では、第２のフィルタ３０が通過帯域（３．４〜３．８ＧＨｚ）内の周波数の信号を選択的に通過させるバンドパスフィルタとして機能していることが分かる。また、図２４および図２５に示したように、第２のフィルタ３０の通過帯域（３．４〜３．８ＧＨｚ）において、平衡出力端子Ｒｘ３１，Ｒｘ３２の出力信号間の振幅差はほぼ０であり、平衡出力端子Ｒｘ３１，Ｒｘ３２の出力信号間の位相差はほぼ１８０°である。このことから、第２のフィルタ３０の通過帯域（３．４〜３．８ＧＨｚ）において、平衡出力端子Ｒｘ３１，Ｒｘ３２から平衡特性の良好な平衡信号が得られることが分かる。

次に、図２６ないし図３１を参照して、実施例のトリプレクサ１における入力端子ＡＮＴと第３の平衡出力端子Ｒｘ５１，Ｒｘ５２の間の信号経路の特性について説明する。図２６は、入力端子ＡＮＴと第３の平衡出力端子Ｒｘ５１，Ｒｘ５２の間の信号経路の通過減衰特性を示している。図２７は、図２６における一部を拡大して示したものである。図２８は、入力端子ＡＮＴにおける反射減衰特性のうち、第３のフィルタ５０の通過帯域を含む周波数範囲における特性を示している。図２９は、第３の平衡出力端子Ｒｘ５１，Ｒｘ５２における反射減衰特性を示している。図３０は、第３の平衡出力端子Ｒｘ５１，Ｒｘ５２の出力信号間における振幅差の周波数特性を示している。図３１は、第３の平衡出力端子Ｒｘ５１，Ｒｘ５２の出力信号間における位相差の周波数特性を示している。図２６ないし図３１における横軸は周波数を示している。図２６および図２７における縦軸は通過減衰量を示している。図２８および図２９における縦軸は反射減衰量を示している。図３０における縦軸は振幅差を示している。図３１における縦軸は位相差を示している。

図２６ないし図２９から、実施例のトリプレクサ１では、第３のフィルタ５０が通過帯域（５．１５〜５．８７５ＧＨｚ）内の周波数の信号を選択的に通過させるバンドパスフィルタとして機能していることが分かる。また、図３０および図３１に示したように、第３のフィルタ５０の通過帯域（５．１５〜５．８７５ＧＨｚ）において、平衡出力端子Ｒｘ５１，Ｒｘ５２の出力信号間の振幅差はほぼ０であり、平衡出力端子Ｒｘ５１，Ｒｘ５２の出力信号間の位相差はほぼ１８０°である。このことから、第３のフィルタ５０の通過帯域（５．１５〜５．８７５ＧＨｚ）において、平衡出力端子Ｒｘ５１，Ｒｘ５２から平衡特性の良好な平衡信号が得られることが分かる。

なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、フィルタ２０は、フィルタ３０，５０と同様に、一対の共振器Ｌ２２，Ｌ２５を設けずに、一対の入力用共振器Ｌ２１，Ｌ２４と一対の出力用共振器Ｌ２３，Ｌ２６が直接結合する構成であってもよい。あるいは、フィルタ２０は、一対の入力用共振器Ｌ２１，Ｌ２４と一対の出力用共振器Ｌ２３，Ｌ２６の間に、二対以上の共振器が設けられて、一対の入力用共振器Ｌ２１，Ｌ２４と一対の出力用共振器Ｌ２３，Ｌ２６が、二対以上の共振器を介して結合する構成であってもよい。また、フィルタ３０，５０は、一対の入力用共振器と一対の出力用共振器の間に、他の一対以上の共振器が設けられて、一対の入力用共振器と一対の出力用共振器が、他の一対以上の共振器を介して結合する構成であってもよい。

また、入力端子ＡＮＴから第１ないし第３の平衡出力端子に至る第１ないし第３の信号経路のインピーダンス特性を調整する手段は、図１に示したように配置された位相線路６１，６２，６２およびキャパシタＣ５７に限らず、第１ないし第３の信号経路の特性に応じて、適宜、設計することができる。

本発明の一実施の形態に係る平衡出力型トリプレクサの回路構成を示す回路図である。 本発明の一実施の形態に係る平衡出力型トリプレクサの外観を示す斜視図である。 図２に示した積層基板における１層目ないし３層目の誘電体層の上面を示す平面図である。 図２に示した積層基板における４層目ないし８層目の誘電体層の上面を示す平面図である。 図２に示した積層基板における９層目ないし１１層目の誘電体層の上面を示す平面図である。 図２に示した積層基板における１２層目ないし１４層目の誘電体層の上面を示す平面図である。 図２に示した積層基板における１５層目ないし１７層目の誘電体層の上面を示す平面図である。 図２に示した積層基板における１８層目ないし２０層目の誘電体層の上面を示す平面図である。 図２に示した積層基板における２１層目ないし２３層目の誘電体層の上面を示す平面図である。 図２に示した積層基板における２４層目ないし２６層目の誘電体層の上面を示す平面図である。 図２に示した積層基板における２７層目ないし３０層目の誘電体層の上面を示す平面図である。 図２に示した積層基板における３１層目および３２層目の誘電体層の上面ならびに３２層目の誘電体層およびその下の導体層を示す平面図である。 本発明の一実施の形態に係る平衡出力型トリプレクサにおける第１ないし第３のフィルタの配置を簡略化して示す斜視図である。 実施例のトリプレクサにおける入力端子と第１の平衡出力端子間の信号経路の通過減衰特性を示す特性図である。 図１４に示した特性図における一部を拡大して示す特性図である。 実施例のトリプレクサの入力端子における反射減衰特性のうち、第１のフィルタの通過帯域を含む周波数範囲における特性を示す特性図である。 実施例のトリプレクサの第１の平衡出力端子における反射減衰特性を示す特性図である。 実施例のトリプレクサの第１の平衡出力端子の出力信号間における振幅差の周波数特性を示す特性図である。 実施例のトリプレクサの第１の平衡出力端子の出力信号間における位相差の周波数特性を示す特性図である。 実施例のトリプレクサにおける入力端子と第２の平衡出力端子間の信号経路の通過減衰特性を示す特性図である。 図２０に示した特性図における一部を拡大して示す特性図である。 実施例のトリプレクサの入力端子における反射減衰特性のうち、第２のフィルタの通過帯域を含む周波数範囲における特性を示す特性図である。 実施例のトリプレクサの第２の平衡出力端子における反射減衰特性を示す特性図である。 実施例のトリプレクサの第２の平衡出力端子の出力信号間における振幅差の周波数特性を示す特性図である。 実施例のトリプレクサの第２の平衡出力端子の出力信号間における位相差の周波数特性を示す特性図である。 実施例のトリプレクサにおける入力端子と第３の平衡出力端子間の信号経路の通過減衰特性を示す特性図である。 図２６に示した特性図における一部を拡大して示す特性図である。 実施例のトリプレクサの入力端子における反射減衰特性のうち、第３のフィルタの通過帯域を含む周波数範囲における特性を示す特性図である。 実施例のトリプレクサの第３の平衡出力端子における反射減衰特性を示す特性図である。 実施例のトリプレクサの第３の平衡出力端子の出力信号間における振幅差の周波数特性を示す特性図である。 実施例のトリプレクサの第３の平衡出力端子の出力信号間における位相差の周波数特性を示す特性図である。

符号の説明

１…平衡出力型トリプレクサ、１０…積層基板、２０，３０，５０…フィルタ、Ｒｘ２１，Ｒｘ２２，Ｒｘ３１，Ｒｘ３２，Ｒｘ５１，Ｒｘ５２…平衡出力端子、Ｌ２１〜Ｌ２３，Ｌ４１〜Ｌ４３，Ｌ３１〜Ｌ３４，Ｌ５１〜Ｌ５４…共振器。

Claims (4)

1. 第１の周波数帯域の第１の不平衡信号、前記第１の周波数帯域よりも高い周波数帯域である第２の周波数帯域の第２の不平衡信号、および前記第２の周波数帯域よりも高い周波数帯域である第３の周波数帯域の第３の不平衡信号が入力される入力端子と、
   前記第１の不平衡信号に対応する第１の平衡信号を出力する一対の第１の平衡出力端子と、
   前記第２の不平衡信号に対応する第２の平衡信号を出力する一対の第２の平衡出力端子と、
   前記第３の不平衡信号に対応する第３の平衡信号を出力する一対の第３の平衡出力端子と、
   前記入力端子と前記一対の第１の平衡出力端子との間に設けられ、前記第１の周波数帯域内の周波数の信号を選択的に通過させると共に、前記第１の不平衡信号を前記第１の平衡信号に変換して、この第１の平衡信号を前記一対の第１の平衡出力端子に対して出力する第１のフィルタと、
   前記入力端子と前記一対の第２の平衡出力端子との間に設けられ、前記第２の周波数帯域内の周波数の信号を選択的に通過させると共に、前記第２の不平衡信号を前記第２の平衡信号に変換して、この第２の平衡信号を前記一対の第２の平衡出力端子に対して出力する第２のフィルタと、
   前記入力端子と前記一対の第３の平衡出力端子との間に設けられ、前記第３の周波数帯域内の周波数の信号を選択的に通過させると共に、前記第３の不平衡信号を前記第３の平衡信号に変換して、この第３の平衡信号を前記一対の第３の平衡出力端子に対して出力する第３のフィルタと、
   積層された複数の誘電体層を含む積層基板とを備え、
   前記第１ないし第３のフィルタは、いずれも、前記積層基板内に設けられ、
   前記積層基板は、それぞれ複数の辺によって画定された複数の面を有し、
   前記第１ないし第３の平衡出力端子は、前記複数の面の１つにおいて、前記複数の辺の１つに隣接するように配置されていることを特徴とする平衡出力型トリプレクサ。
2. 前記第１ないし第３の平衡出力端子の他に複数の端子を備え、前記第１ないし第３の平衡出力端子以外の全ての端子は、前記第１ないし第３の平衡出力端子が隣接する辺とは異なる辺に隣接するように配置されていることを特徴とする請求項１記載の平衡出力型トリプレクサ。
3. 前記積層基板は、グランドに接続されるグランド層を含み、前記グランド層は、前記積層基板内に前記グランド層を挟む第１および第２の領域が形成されるように配置され、
   前記第１の領域には、前記第１のフィルタが配置され、
   前記第２の領域には、前記第２のフィルタおよび第３のフィルタが配置されていることを特徴とする請求項１または２記載の平衡出力型トリプレクサ。
4. 前記第１ないし第３のフィルタは、いずれも、対応する一対の平衡出力端子に接続され、それぞれ開放端と短絡端とを含む一対の共振器を有し、
   前記一対の共振器は、各々における前記開放端と短絡端とを結ぶ直線が前記第１ないし第３の平衡出力端子が隣接する辺に平行になるように配置されていることを特徴とする請求項１ないし３のいずれかに記載の平衡出力型トリプレクサ。

Images