JP2010097662A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2010097662A JP2010097662A JP2008268379A JP2008268379A JP2010097662A JP 2010097662 A JP2010097662 A JP 2010097662A JP 2008268379 A JP2008268379 A JP 2008268379A JP 2008268379 A JP2008268379 A JP 2008268379A JP 2010097662 A JP2010097662 A JP 2010097662A
- Authority
- JP
- Japan
- Prior art keywords
- mat
- data
- page
- memory cell
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】相互に交差する第1及び第2の配線と、それら交差部に接続された可変抵抗素子を備えたメモリセルを有する複数のMATをマトリクス配列してなるセルアレイと、各MATのメモリセルの書き込み/読み出しデータを保持するデータラッチ4と、各MATの選択された第1及び第2の配線間をデータの書き込み/読み出しのために駆動する第1及び第2の駆動回路とを備え、複数のMATのそれぞれから選択された複数の第1の配線に接続される複数のメモリセルで1つのページを構成し、データラッチは、書き込み/読み出しデータをページ単位でラッチし、第1及び第2の駆動回路は、第1及び第2の配線に対する複数回の駆動によって1ページ分のデータをセルアレイに書き込み又は前記セルアレイから読み出す。
【選択図】図7
Description
図1は、本発明の第1の実施形態に係る不揮発性メモリのブロック図である。
図8は、本発明の第2の実施形態に係る不揮発性半導体記憶装置のページ構成を示す概略図である。なお、図8では、簡単のため各MATのビット線BLは省略している。また、カラム制御回路2及びデータラッチ4は一つの構成要素として表現されている。
本発明の第3の実施形態は、第2の実施形態と同様、積層構造を持つセルアレイに関する実施形態である。
図10は、本発明の第4の実施形態に係る不揮発性メモリの書き込み動作を示す概略図である。また、図11は、図10における書き込み動作のタイミングを示す図である。図11において、D[i][j][k]は、図10に示されたページiに属するMAT(j)のメモリセルMCkへの書き込みデータを示す。
Claims (5)
- 複数の第1の配線、これら複数の第1の配線と交差する複数の第2の配線、並びに前記第1及び第2の配線の交差部で両配線間に接続された電気的書き換えが可能で抵抗値をデータとして不揮発に記憶する可変抵抗素子を備えたメモリセルを有する複数のMAT(単位セルアレイ)をマトリクス配列してなるセルアレイと、
前記各MATのメモリセルに対する書き込みデータ又は前記メモリセルからの読み出しデータを保持するデータラッチと、
前記各MATのアクセスすべきメモリセルにつながる第1及び第2の配線を選択し、前記選択された第1及び第2の配線間を前記データの書き込み又は読み出しのために駆動する第1及び第2の駆動回路と
を備え、
複数のMATのそれぞれから選択された複数の第1の配線に接続される複数のメモリセルで1つのページを構成し、
前記データラッチは、前記書き込みデータ又は読み出しデータをページ単位でラッチし、
前記第1及び第2の駆動回路は、前記第1及び第2の配線に対する複数回の駆動によって1ページ分のデータを前記セルアレイに書き込み又は前記セルアレイから読み出す
ことを特徴とする不揮発性半導体記憶装置。 - 前記データラッチ及び前記第1及び第2の駆動回路は、前記MAT毎に設けられている
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 所定の前記ページと、他の所定の前記ページを構成するメモリセルの属するMATの組み合わせが異なる
ことを特徴とする請求項1又は2記載の不揮発性半導体記憶装置。 - 前記セルアレイは、所定数のMATからなる層を複数積層してなる積層構造であり、
前記ページを構成するメモリセルの属するMATと前記ページを構成する他のメモリセルの属するMATが同じ層に属する
ことを特徴とする請求項1〜3のいずれか1項記載の不揮発性半導体記憶装置。 - 前記セルアレイは、所定数のMATからなる層を複数積層してなる積層構造であり、
前記ページを構成するメモリセルの属するMATと前記ページを構成する他のメモリセルの属するMATが異なる層に属する
ことを特徴とする請求項1〜3のいずれか1項記載の不揮発性半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268379A JP5178448B2 (ja) | 2008-10-17 | 2008-10-17 | 不揮発性半導体記憶装置 |
US12/580,795 US8089818B2 (en) | 2008-10-17 | 2009-10-16 | Nonvolatile semiconductor memory device |
US13/315,967 US8427885B2 (en) | 2008-10-17 | 2011-12-09 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268379A JP5178448B2 (ja) | 2008-10-17 | 2008-10-17 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010097662A true JP2010097662A (ja) | 2010-04-30 |
JP5178448B2 JP5178448B2 (ja) | 2013-04-10 |
Family
ID=42108541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008268379A Active JP5178448B2 (ja) | 2008-10-17 | 2008-10-17 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8089818B2 (ja) |
JP (1) | JP5178448B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011243272A (ja) * | 2010-05-13 | 2011-12-01 | Micron Technology Inc | 抵抗メモリのスタガープログラム方法 |
JP2012119018A (ja) * | 2010-11-30 | 2012-06-21 | Hitachi Ltd | 半導体装置および情報処理システム |
JP2012128918A (ja) * | 2010-12-16 | 2012-07-05 | Hitachi Ltd | 半導体記憶装置、およびメモリモジュール |
JP2012248248A (ja) * | 2011-05-26 | 2012-12-13 | Toshiba Corp | 半導体記憶装置およびメモリシステム |
JP2013257939A (ja) * | 2013-09-30 | 2013-12-26 | Hitachi Ltd | 半導体装置、情報処理システム、および記憶装置 |
JP2016143432A (ja) * | 2015-01-30 | 2016-08-08 | 株式会社東芝 | 磁気記憶装置及び磁気記憶方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5049814B2 (ja) | 2008-02-14 | 2012-10-17 | 株式会社東芝 | 不揮発性半導体記憶装置のデータ書き込み方法 |
JP2010044827A (ja) | 2008-08-13 | 2010-02-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010192040A (ja) * | 2009-02-18 | 2010-09-02 | Toshiba Corp | 半導体記憶装置 |
JP2011040633A (ja) * | 2009-08-13 | 2011-02-24 | Toshiba Corp | 半導体記憶装置 |
US20120327714A1 (en) * | 2011-06-23 | 2012-12-27 | Macronix International Co., Ltd. | Memory Architecture of 3D Array With Diode in Memory String |
US8773886B2 (en) * | 2011-08-19 | 2014-07-08 | Hewlett-Packard Development Company, L.P. | Memory array with co-planar waveguide based memory element selection |
KR102151176B1 (ko) | 2014-08-22 | 2020-09-02 | 삼성전자 주식회사 | 크로스 포인트 어레이 구조의 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 |
KR102261817B1 (ko) | 2014-12-15 | 2021-06-07 | 삼성전자주식회사 | 다수의 레이어들을 포함하는 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작방법 |
JP6359491B2 (ja) * | 2015-06-12 | 2018-07-18 | 東芝メモリ株式会社 | 半導体記憶装置 |
KR20180058060A (ko) * | 2016-11-23 | 2018-05-31 | 에스케이하이닉스 주식회사 | 피크 커런트 분산이 가능한 상변화 메모리 장치 |
KR20180134124A (ko) * | 2017-06-08 | 2018-12-18 | 에스케이하이닉스 주식회사 | 강유전성 메모리 소자 |
KR20190139082A (ko) | 2018-06-07 | 2019-12-17 | 삼성전자주식회사 | 메모리 장치의 비트 에러율 균등화 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10177797A (ja) * | 1996-12-17 | 1998-06-30 | Toshiba Corp | 半導体記憶装置 |
JP2006179158A (ja) * | 2004-12-24 | 2006-07-06 | Renesas Technology Corp | 半導体装置 |
JP2007536680A (ja) * | 2004-05-03 | 2007-12-13 | ユニティ・セミコンダクター・コーポレーション | 不揮発性プログラマブルメモリ |
WO2008032394A1 (fr) * | 2006-09-15 | 2008-03-20 | Renesas Technology Corp. | Dispositif semi-conducteur |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7095644B2 (en) | 2003-12-22 | 2006-08-22 | Unity Semiconductor Corporation | Conductive memory array having page mode and burst mode read capability |
US7241655B2 (en) * | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
US7212464B2 (en) * | 2004-09-17 | 2007-05-01 | Seiko Epson Corporation | Semiconductor memory device having a plurality of latch circuits coupled to each read amplifier |
JP4309421B2 (ja) | 2006-12-25 | 2009-08-05 | エルピーダメモリ株式会社 | 半導体記憶装置とその書き込み制御方法 |
JP2009099206A (ja) * | 2007-10-17 | 2009-05-07 | Toshiba Corp | 抵抗変化メモリ装置 |
JP2009164480A (ja) * | 2008-01-09 | 2009-07-23 | Toshiba Corp | 抵抗変化メモリ装置 |
JP5049814B2 (ja) | 2008-02-14 | 2012-10-17 | 株式会社東芝 | 不揮発性半導体記憶装置のデータ書き込み方法 |
-
2008
- 2008-10-17 JP JP2008268379A patent/JP5178448B2/ja active Active
-
2009
- 2009-10-16 US US12/580,795 patent/US8089818B2/en active Active
-
2011
- 2011-12-09 US US13/315,967 patent/US8427885B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10177797A (ja) * | 1996-12-17 | 1998-06-30 | Toshiba Corp | 半導体記憶装置 |
JP2007536680A (ja) * | 2004-05-03 | 2007-12-13 | ユニティ・セミコンダクター・コーポレーション | 不揮発性プログラマブルメモリ |
JP2006179158A (ja) * | 2004-12-24 | 2006-07-06 | Renesas Technology Corp | 半導体装置 |
WO2008032394A1 (fr) * | 2006-09-15 | 2008-03-20 | Renesas Technology Corp. | Dispositif semi-conducteur |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011243272A (ja) * | 2010-05-13 | 2011-12-01 | Micron Technology Inc | 抵抗メモリのスタガープログラム方法 |
KR101359877B1 (ko) * | 2010-05-13 | 2014-02-06 | 마이크론 테크놀로지, 인크. | 저항성 메모리의 스태거드 프로그래밍 |
US9164894B2 (en) | 2010-05-13 | 2015-10-20 | Micron Technology, Inc. | Staggered programming for resistive memories |
JP2012119018A (ja) * | 2010-11-30 | 2012-06-21 | Hitachi Ltd | 半導体装置および情報処理システム |
US8773919B2 (en) | 2010-11-30 | 2014-07-08 | Hitachi, Ltd. | Semiconductor device and data processing system |
JP2012128918A (ja) * | 2010-12-16 | 2012-07-05 | Hitachi Ltd | 半導体記憶装置、およびメモリモジュール |
JP2012248248A (ja) * | 2011-05-26 | 2012-12-13 | Toshiba Corp | 半導体記憶装置およびメモリシステム |
JP2013257939A (ja) * | 2013-09-30 | 2013-12-26 | Hitachi Ltd | 半導体装置、情報処理システム、および記憶装置 |
JP2016143432A (ja) * | 2015-01-30 | 2016-08-08 | 株式会社東芝 | 磁気記憶装置及び磁気記憶方法 |
Also Published As
Publication number | Publication date |
---|---|
US8089818B2 (en) | 2012-01-03 |
US20100097832A1 (en) | 2010-04-22 |
US8427885B2 (en) | 2013-04-23 |
US20120075916A1 (en) | 2012-03-29 |
JP5178448B2 (ja) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5178448B2 (ja) | 不揮発性半導体記憶装置 | |
JP5268481B2 (ja) | 不揮発性半導体記憶装置 | |
JP5049814B2 (ja) | 不揮発性半導体記憶装置のデータ書き込み方法 | |
JP5100554B2 (ja) | 半導体記憶装置 | |
JP5049733B2 (ja) | 情報処理システム | |
JP4719236B2 (ja) | 半導体記憶装置及び半導体記憶システム | |
JP4719233B2 (ja) | 不揮発性半導体記憶装置 | |
JP5006369B2 (ja) | 不揮発性半導体記憶装置 | |
US8045355B2 (en) | Semiconductor memory device including a reference cell | |
KR101239582B1 (ko) | 불휘발성 반도체 기억 장치 | |
JP5214560B2 (ja) | 不揮発性半導体記憶装置 | |
JP5161697B2 (ja) | 不揮発性半導体記憶装置 | |
US8149609B2 (en) | Nonvolatile semiconductor memory device | |
JP2010044827A (ja) | 不揮発性半導体記憶装置 | |
JP2012069216A (ja) | 不揮発性半導体記憶装置 | |
JP2009224610A (ja) | 半導体記憶装置 | |
JP2009193626A (ja) | 半導体記憶装置 | |
JP5450846B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130108 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5178448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160118 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |