JP2012119018A - 半導体装置および情報処理システム - Google Patents
半導体装置および情報処理システム Download PDFInfo
- Publication number
- JP2012119018A JP2012119018A JP2010266343A JP2010266343A JP2012119018A JP 2012119018 A JP2012119018 A JP 2012119018A JP 2010266343 A JP2010266343 A JP 2010266343A JP 2010266343 A JP2010266343 A JP 2010266343A JP 2012119018 A JP2012119018 A JP 2012119018A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- memory
- write
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0088—Write with the simultaneous writing of a plurality of cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5623—Concurrent multilevel programming and reading
Abstract
【解決手段】相変化メモリにおいて、Mビット(8ビット=1バイト)のデータの書き込みを行う際には、nビット(M>n)のデータの単位で消去動作とプログラム動作を行う。また、Mビットのデータの書き込みを行う際には、nビット(M>n)のデータの単位でプログラム動作を行う。また、メモリセルからMビットのデータの読み出しを行う際には、nビット(M>n)のデータの単位で読み出し動作を行う。例えば、相変化メモリへの書き込みは、データの上書きを行うのではなく、一旦、対象となるメモリセルを消去状態とした後、プログラムを行う。消去のデータサイズとプログラムのデータサイズを等しくする。要求されたデータサイズだけの消去とプログラム動作を行う。
【選択図】図4
Description
4GbitのNAND型フラッシュメモリは、(2048+64)バイトからなるページと、64個のページからなるブロックと、4096ブロックからなるチップとで構成されている。
相変化メモリへの書き込みは、電流により発生するジュール熱を制御することによりメモリセルの抵抗値を制御する。このジュール熱による熱履歴のために生じたメモリセルの電気特性の差によって、通常の書き換え動作後の抵抗値にばらつきが発生するという問題があることが判明した。
本実施の形態の代表的な目的は、半導体装置である相変化メモリへの書き込みは、データの上書きを行うのではなく、相変化メモリセルの状態を一旦、アモルファス状態あるいは結晶状態のいずれかの状態へ設定し、その後、所望のデータを書き込むことである。さらに、ホストからストレージとして管理しやすいデータ単位で動作する使い勝手の良い相変化メモリを提供することである。
本発明を適用した一実施の形態である情報処理システムについて、図1〜図20を用いて説明する。
図14は、図2で示す不揮発性メモリNVMEMのメモリマップの一例を示す。特に限定はしないが、不揮発性メモリNVMEMは、ページと、ページが複数集まったセクターと、セクターが複数集まったブロックから構成される。
図13は、情報処理装置CPU_CHIPおよびメモリモジュールNVMSTRへの電源投入直後の初期化動作の一例を示している。図15は、図13の初期化動作時に、情報処理回路STCON(CPU)が作成する情報処理装置CPU_CHIPからメモリモジュールNVMSTRへ入力する論理アドレスLADとメモリ装置NVM10〜NVM14の物理アドレスPAD(セクターアドレスNSAD+ページアドレスNPAD)との対応表TLTBLである。
図15は、図13の初期化動作時に、情報処理回路STCON(CPU)が作成する情報処理装置CPU_CHIPからメモリモジュールNVMSTRへ入力する論理アドレスLADとメモリ装置NVM10〜NVM14の物理アドレスPAD(セクターアドレスNSAD+ページアドレスNPAD)との対応表TLTBLである。
図4は、不揮発性メモリ装置NVM1x(x=0〜4)がMバイトのデータを、データバッファDBUF0を介してメモリセルcelへ書き込む際の書き込み動作の例を示している。なお、図4や以降の各図における「m*n」等の「*」は「×」(乗算)を意味するものである。
図5は、不揮発性メモリ装置NVM1x(x=0〜4)がMバイトのデータを、データバッファDBUF0へ書き込む際の書き込み動作の例を示している。
図6の(a)および(b)は、不揮発性メモリ装置NVM1x(x=0〜4)のデータバッファDBUF0へ保持されているMバイトのデータをメモリセルへ書き込む際の書き込み動作の例を示している。
図7の(a)、(b)および(c)は、不揮発性メモリ装置NVM1x(x=0〜4)の消去動作である。図7の(a)はセクター消去動作、(b)はブロック消去動作、(c)はチップ消去動作の一例を示す。
図8は、メモリ制御装置NVCTx(x=0〜4)が不揮発性メモリ装置NVM1x(x=0〜4)から1セクター分(Mバイト)のデータを、データバッファDBUF0を介して読み出す際の読み出し動作の例を示している。
図9は、不揮発性メモリ装置NVM1x(x=0〜4)から、指定されたデータサイズ分のデータを、データバッファDBUF0を介して読み出す際の読み出し動作の例を示している。
図10は、不揮発性メモリ装置NVM1x(x=0〜4)のメモリアレイARY内の1セクター分(Mバイト)のデータを、データバッファDBUF0へ転送するロード動作の例を示している。
図11は、不揮発性メモリ装置NVM1x(x=0〜4)の、同時に全バンクのメモリアレイARY内の1セクター分(Mバイト)のデータを、各バンクのデータバッファDBUF0へ転送するロード動作の例を示している。
図12は、不揮発性メモリ装置NVM1x(x=0〜4)からMバイト分のデータを、データバッファDBUF0から読み出す際の読み出し動作の例を示している。
図18(a),(b)は、メモリ装置(NVM10〜NVM13)の同一バンク内の並列同時動作可能な動作を示している。また、図18(a),(b)は、図2にて記載されているメモリ装置を簡略化して示してある。
図19(a)〜(c)および図20(a)〜(c)は、メモリ装置(NVM10〜NVM13)の異なるバンク間での並列同時動作可能な動作を示している。また、図19(a)〜(c)および図20(a)〜(c)は、図2にて記載されているメモリ装置を簡略化して示してある。
図16(a)〜(e)は、情報処理装置CPU_CHIPから様々なデータサイズの書き込み要求がメモリモジュールNVMSTRへ入力した際の、制御回路STRCT0およびメモリ装置NVM10〜NVM13の動作を示す。
図17(a)〜(e)は、情報処理装置CPU_CHIPから様々なデータサイズの読み出し要求がメモリモジュールNVMSTRへ入力した際の、制御回路STRCT0およびメモリ装置NVM10〜NVM13の動作を示す。
以上説明した本実施の形態によれば、上記したような各動作における各効果が得られるとともに、情報処理装置CPU_CHIPからメモリモジュールNVMSTRとして管理しやすいデータ単位で動作し、情報処理装置CPU_CHIPからの書き込みや読み出し要求時のデータサイズに合わせて、書き込みおよび読み出し動作が行われるため、高速なデータ転送が可能な、メモリモジュールNVMSTRに適した使い勝手の良い相変化メモリを含む情報処理システムを実現できる。
図21は、メモリ装置NVM10〜NVM14として利用されている不揮発性メモリNVMEM1の回路構成の別の例を示すブロック図であり、相変化型の不揮発メモリを例に示してある。(a)は不揮発性メモリNVMEM1の回路構成、(b)はメモリセルcelの回路構成をそれぞれ示す。
図22は、図13の初期化動作時に、情報処理回路STCON(CPU)が作成する情報処理装置CPU_CHIPからメモリモジュールNVMSTRへ入力する論理アドレスLADとメモリ装置NVM10〜NVM14の物理アドレスPAD(セクターアドレスNSAD+ページアドレスNPAD)との対応表の別の例である。
本発明は、半導体装置(不揮発性メモリ)、情報処理システム、メモリモジュール、制御装置などに関し、以下のような特徴を有するものである。
前記メモリセルへデータを書き込むための書き込みドライバとを含む半導体装置であって、
前記書き込みドライバは、Mビットのデータの書き込みを行う際には、nビット(M>n)のデータの単位で、M/n回消去動作とプログラム動作を行うことを特徴とする半導体装置。
前記消去動作と前記プログラム動作の対象となるデータのサイズは等しいことを特徴とする半導体装置。
前記消去動作は書き換え対象となるnビットの前記メモリセルの抵抗を全ビット高抵抗に設定し、前記プログラム動作は書き換え対象となるnビットの前記メモリセルの中で、書き込みデータが“1”のデータのみ低抵抗に設定することを特徴とする半導体装置。
前記消去動作は書き換え対象となるnビットの前記メモリセルの抵抗を全ビット低抵抗に設定し、前記プログラム動作は書き換え対象となるnビットの前記メモリセルの中で、書き込みデータが“0”のデータのみ高抵抗に設定することを特徴とする半導体装置。
前記メモリセルは不揮発性の記憶素子を備えていることを特徴とする半導体装置。
前記メモリセルは抵抗変化型の記憶素子を備えていることを特徴とする半導体装置。
前記メモリセルは相変化型の記憶素子を備えていることを特徴とする半導体装置。
前記メモリセルへデータを書き込むための書き込みドライバとを含む半導体装置であって、
前記書き込みドライバは、Mビットのデータの書き込みを行う際には、nビット(M>n)のデータの単位でプログラム動作を行うことを特徴とする半導体装置。
前記プログラム動作は書き換え対象となるnビットの前記メモリセルの中で、書き込みデータが“1”のデータのみ低抵抗に設定することを特徴とする半導体装置。または、書き込みデータが“0”のデータのみ高抵抗に設定することを特徴とする半導体装置。
前記メモリセルに保持されているデータを読み出すための回路とを含む半導体装置であって、
前記回路は、前記メモリセルからMビットのデータの読み出しを行う際には、nビット(M>n)のデータの単位で、M/n回の読み出し動作を行うことを特徴とする半導体装置。
さらに、前記メモリセルから読み出したデータを保持するための複数のバッファを含み、
前記メモリセルからMビットのデータを前記バッファへ転送する際には、前記半導体装置へ入力する読み出し命令にて指定した前記バッファへ、nビット(M>n)のデータの単位で、M/n回転送動作を行うことを特徴とする半導体装置。
前記半導体装置へ入力する読み出し命令にて指定した前記バッファから直接データを読み出すことを特徴とする半導体装置。
前記制御装置は、前記情報処理装置からの書き込み要求によって、前記メモリ装置を制御する制御装置であり、
前記メモリ装置は、メモリバンクとバッファとを含んでおり、
前記書き込み要求は、書き込み命令と、第1の書き込みアドレスと、書き込みデータサイズと、書き込みデータとを含んでおり、
前記制御装置は、前記情報処理装置からの書き込み命令に従い、前記第1の書き込みアドレスを利用し、前記書き込みデータサイズ分の前記書き込みデータのみを、前記バッファへ転送して後、前記メモリバンクへ書き込むことを特徴とする情報処理システム。
さらに、前記制御装置は、前記情報処理装置からの読み出し要求によって、前記メモリ装置を制御する制御装置であり、
前記メモリ装置は、メモリバンクとバッファを含んでおり、
前記読み出し要求は、読み出し命令と、第1の読み出しアドレスと、読み出しデータサイズとを含んでおり、
前記制御装置は、前記情報処理装置からの読み出し命令に従い、前記第1の読み出しアドレスを利用し、前記読み出しデータサイズ分のデータのみを、前記メモリバンクから前記バッファへ転送して後、前記メモリ装置から読み出し、前記情報処理装置へ転送することを特徴とする情報処理システム。
さらに、前記制御装置は、前記メモリ装置へ消去要求を出力する制御装置であり、
前記消去要求は、消去命令と、消去アドレスと、消去データサイズとを含んでおり、
前記メモリ装置は、前記制御装置からの消去命令に従い、前記消去アドレスを利用し、前記消去データサイズ分のデータのみを、前記メモリバンクから消去することを特徴とする情報処理システム。
さらに、前記制御装置は、前記第1の書き込みアドレスと、前記メモリ装置の第2の書き込みアドレスとを対応付ける対応情報を備えており、
前記対応情報を利用し、前記制御装置は、前記第1の書き込みアドレスを前記第2の書き込みアドレスへ変換して後、前記第2の書き込みアドレスを利用し、前記メモリ装置への書き込み動作を行うことを特徴とする情報処理システム。
さらに、前記制御装置は、前記第1の読み出しアドレスと、前記メモリ装置の第2の読み出しアドレスとを対応付ける対応情報を備えており、
前記対応情報を利用し、前記制御装置は、前記第1の読み出しアドレスを前記第2の読み出しアドレスへ変換して後、前記第2の読み出しアドレスを利用し、前記メモリ装置への読み出し動作を行うことを特徴とする情報処理システム。
前記第1のメモリバンクは第1のバッファと第2のバッファとを備え、
前記第2のメモリバンクは第3のバッファと第4のバッファとを備える半導体装置であって、
前記制御回路は、前記第1のバッファへの書き込み動作中に、前記第1のメモリバンクから前記第2のバッファへの読み出し動作を行うことを特徴とする半導体装置。
前記制御回路は、前記第1のバッファへ保持されている第1のデータを前記第1のメモリバンクへ書き込んでいる期間中に、前記第2のバッファへ保持されている第2のデータを読み出すことを特徴とする半導体装置。
前記第1のメモリバンクは第1のバッファと第2のバッファとを備え、
前記第2のメモリバンクは第3のバッファと第4のバッファとを備える半導体装置であって、
前記制御回路は、前記第1のバッファへ保持されているデータの前記第1のメモリバンクへの書き込み動作中に、前記第2のメモリバンクへ保持されているデータの読み出し動作を行うことを特徴とする半導体装置。
前記制御回路は、前記第1のメモリバンクに保持されているデータの消去動作中に、前記第2のメモリバンクへ保持されているデータの読み出し動作を行うことを特徴とする半導体装置。
前記制御回路は、前記第1のメモリバンクから、前記第1のバッファへのデータ読み出し動作中に、前記第2のメモリバンクへ保持されているデータの読み出し動作を行うことを特徴とする半導体装置。
前記第1のメモリバンクは第1のバッファと第2のバッファとを備え、
前記第2のメモリバンクは第3のバッファと第4のバッファとを備える半導体装置であって、
前記制御回路は、前記第1のバッファへ保持されているデータの前記第1のメモリバンクへの書き込み動作中に、前記第2のメモリバンクへのデータの書き込み動作を行うことを特徴とする半導体装置。
前記制御回路は、前記第1のメモリバンクに保持されているデータの消去動作中に、前記第2のメモリバンクへ保持されているデータの書き込み動作を行うことを特徴とする半導体装置。
前記制御回路は、前記第1のメモリバンクから、前記第1のバッファへのデータ読み出し動作中に、前記第2のメモリバンクへ保持されているデータの書き込み動作を行うことを特徴とする半導体装置。
前記制御装置は、前記制御装置へ入力する書き込み要求によって、前記メモリ装置を制御する制御装置であり、
前記メモリ装置は、メモリバンクとバッファとを含んでおり、
前記書き込み要求は、書き込み命令と、第1の書き込みアドレスと、書き込みデータサイズと、書き込みデータとを含んでおり、
前記制御装置は、前記書き込み命令に従い、前記第1の書き込みアドレスを利用し、前記書き込みデータサイズ分の前記書き込みデータのみを、前記バッファへ転送して後、前記メモリバンクへ書き込むことを特徴とするメモリモジュール。
さらに、前記制御装置は、前記制御装置へ入力する読み出し要求によって、前記メモリ装置を制御する制御装置であり、
前記メモリ装置は、メモリバンクとバッファとを含んでおり、
前記読み出し要求は、読み出し命令と、第1の読み出しアドレスと、読み出しデータサイズとを含んでおり、
前記制御装置は、前記読み出し命令に従い、前記第1の読み出しアドレスを利用し、前記読み出しデータサイズ分のデータのみを、前記メモリバンクから前記バッファへ転送して後、前記メモリ装置から読み出すことを特徴とするメモリモジュール。
さらに、前記制御装置は、前記メモリ装置へ消去要求を出力する制御装置であり、
前記消去要求は、消去命令と、消去アドレスと、消去データサイズとを含んでおり、
前記メモリ装置は、前記制御装置からの消去命令に従い、前記消去アドレスを利用し、前記消去データサイズ分のデータのみを、前記メモリバンクから消去することを特徴とするメモリモジュール。
さらに、前記制御装置は、前記第1の書き込みアドレスと、前記メモリ装置の第2の書き込みアドレスとを対応付ける対応情報を備えており、
前記対応情報を利用し、前記制御装置は、前記第1の書き込みアドレスを前記第2の書き込みアドレスへ変換して後、前記第2の書き込みアドレスを利用し、前記メモリ装置への書き込み動作を行うことを特徴とするメモリモジュール。
さらに、前記制御装置は、前記第1の読み出しアドレスと、前記メモリ装置の第2の読み出しアドレスとを対応付ける対応情報を備えており、
前記対応情報を利用し、前記制御装置は、前記第1の読み出しアドレスを前記第2の読み出しアドレスへ変換して後、前記第2の読み出しアドレスを利用し、前記メモリ装置への読み出し動作を行うことを特徴とするメモリモジュール。
前記メモリ装置は不揮発性メモリであることを特徴とするメモリモジュール。
前記メモリ装置は抵抗変化型メモリであることを特徴とするメモリモジュール。
前記メモリ装置は相変化型メモリであることを特徴とするメモリモジュール。
前記メモリ装置は、メモリバンクとバッファとを含んでおり、
前記書き込み要求は、書き込み命令と、第1の書き込みアドレスと、書き込みデータサイズと、書き込みデータとを含んでおり、
前記制御装置は、前記書き込み命令に従い、前記第1の書き込みアドレスを利用し、前記書き込みデータサイズ分の前記書き込みデータのみを、前記バッファへ転送して後、前記メモリバンクへ書き込むことを特徴とする制御装置。
さらに、前記制御装置は、前記制御装置へ入力する読み出し要求によって、前記メモリ装置を制御する制御装置であり、
前記メモリ装置は、メモリバンクとバッファとを含んでおり、
前記読み出し要求は、読み出し命令と、第1の読み出しアドレスと、読み出しデータサイズとを含んでおり、
前記制御装置は、前記読み出し命令に従い、前記第1の読み出しアドレスを利用し、前記読み出しデータサイズ分のデータのみを、前記メモリバンクから前記バッファへ転送して後、前記メモリ装置から読み出すことを特徴とする制御装置。
さらに、前記制御装置は、前記メモリ装置へ消去要求を出力する制御装置であり、
前記消去要求は、消去命令と、消去アドレスと、消去データサイズとを含んでおり、
前記メモリ装置は、前記制御装置からの消去命令に従い、前記消去アドレスを利用し、前記消去データサイズ分のデータのみを、前記メモリバンクから消去することを特徴とする制御装置。
さらに、前記制御装置は、前記第1の書き込みアドレスと、前記メモリ装置の第2の書き込みアドレスとを対応付ける対応情報を備えており、
前記対応情報を利用し、前記制御装置は、前記第1の書き込みアドレスを前記第2の書き込みアドレスへ変換して後、前記第2の書き込みアドレスを利用し、前記メモリ装置への書き込み動作を行うことを特徴とする制御装置。
さらに、前記制御装置は、前記第1の読み出しアドレスと、前記メモリ装置の第2の読み出しアドレスとを対応付ける対応情報を備えており、
前記対応情報を利用し、前記制御装置は、前記第1の読み出しアドレスを前記第2の読み出しアドレスへ変換して後、前記第2の読み出しアドレスを利用し、前記メモリ装置への読み出し動作を行うことを特徴とする制御装置。
前記メモリ装置は不揮発性メモリであることを特徴とする制御装置。
前記メモリ装置は抵抗変化型メモリであることを特徴とする制御装置。
前記メモリ装置は相変化型メモリであることを特徴とする制御装置。
NVMSTR…メモリモジュール
NVM10〜NVM14、RAM…メモリ装置
STRCT0…制御回路
HOST_IF…インターフェース回路
ARB…調停回路
STCON(CPU)…情報処理回路
NVCT0〜NVCT4…メモリ制御装置
SYMD…クロック生成回路
STREG…ステータスレジスタ
ADCMDIF…アドレス・コマンドインターフェース回路
IOBUF…IOバッファ
CONTLOGIC…制御回路
THMO…温度センサ
DATACTL…データ制御回路
BK0〜BK3…メモリバンク
ARY0〜ARYm…メモリアレイ
RADLT…ロウアドレスラッチ回路
CADLT…カラムアドレスラッチ回路
ROWDEC…ロウデコーダ
COLDEC…カラムデコーダ
DSW1…データ選択回路
DBUF0、DBUF1…データバッファ
cel…メモリセル
BSW0〜BSWm…ビット線選択回路
SA0〜SAm…センスアンプ
WDR0〜WDRm…ライトドライバ
WL0〜WLi…ワード線
BL0〜BLi…ビット線
DT0〜DTm…データ線
CLK…クロック信号
RST…リセット信号
CTL…制御信号
CLE…コマンド・ラッチイネーブル信号
CEB…チップイネーブル信号
ALE…アドレス・ラッチイネーブル信号
WEB…ライトイネーブル信号
REB…リードイネーブル信号
RBB…レディビジー信号
IO[7:0]…入出力信号
Claims (21)
- 複数のワード線と、前記複数のワード線と交差する複数のビット線との交点に配置された書き換え可能な抵抗性記憶素子を含む複数のメモリセルと、
前記複数のメモリセルのそれぞれへデータを書き込むための書き込みドライバとを含む半導体装置であって、
前記書き込みドライバは、Mビットのデータの書き込みを行う際には、nビット(M>n)のデータの単位で消去動作とプログラム動作を行うことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記消去動作と前記プログラム動作の対象となるデータのサイズは等しいことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記消去動作は書き換え対象となるnビットの前記メモリセルの前記抵抗性記憶素子の抵抗を全て高抵抗に設定し、前記プログラム動作は書き換え対象となるnビットの前記メモリセルの中で、書き込みデータが“1”のデータが書き込まれる前記メモリセルの前記抵抗性記憶素子の抵抗のみ低抵抗に設定することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記消去動作は書き換え対象となるnビットの前記メモリセルの前記抵抗性記憶素子の抵抗を全て低抵抗に設定し、前記プログラム動作は書き換え対象となるnビットの前記メモリセルの中で、書き込みデータが“0”のデータが書き込まれる前記メモリセルの前記抵抗性記憶素子の抵抗のみ高抵抗に設定することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記メモリセルは不揮発性の記憶素子を備えていることを特徴とする半導体装置。 - 請求項5記載の半導体装置において、
前記メモリセルは抵抗変化型の記憶素子を備えていることを特徴とする半導体装置。 - 請求項6記載の半導体装置において、
前記メモリセルは相変化型の記憶素子を備えていることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
さらに、前記書き込みドライバは、Mビットのデータの書き込みを行う際には、nビット(M>n)のデータの単位でプログラム動作を行うことを特徴とする半導体装置。 - 請求項8記載の半導体装置において、
前記プログラム動作は書き換え対象となるnビットの前記メモリセルの中で、書き込みデータが“1”のデータが書き込まれる前記メモリセルの前記抵抗性記憶素子の抵抗のみ低抵抗に設定することを特徴とする半導体装置。 - 請求項8記載の半導体装置において、
前記プログラム動作は書き換え対象となるnビットの前記メモリセルの中で、書き込みデータが“0”のデータが書き込まれる前記メモリセルの前記抵抗性記憶素子の抵抗のみ高抵抗に設定することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
さらに、前記メモリセルに保持されているデータを読み出すための回路を含み、
前記回路は、前記メモリセルからMビットのデータの読み出しを行う際には、nビット(M>n)のデータの単位で読み出し動作を行うことを特徴とする半導体装置。 - 請求項11記載の半導体装置において、
さらに、前記メモリセルから読み出したデータを保持するための複数のバッファを含み、
前記メモリセルからMビットのデータを前記バッファへ転送する際には、前記半導体装置へ入力する読み出し命令にて指定した前記バッファへ、nビット(M>n)のデータの単位で転送動作を行うことを特徴とする半導体装置。 - 請求項12記載の半導体装置において、
前記半導体装置へ入力する読み出し命令にて指定した前記バッファから直接データを読み出すことを特徴とする半導体装置。 - 情報処理装置と、制御装置と、メモリ装置とを有する情報処理システムであって、
前記制御装置は、前記情報処理装置からの書き込み要求によって、前記メモリ装置を制御する制御装置であり、
前記メモリ装置は、メモリバンクとバッファとを含んでおり、
前記書き込み要求は、書き込み命令と、第1の書き込みアドレスと、書き込みデータサイズと、書き込みデータとを含んでおり、
前記制御装置は、前記情報処理装置からの書き込み命令に従い、前記第1の書き込みアドレスを開始アドレスとし、前記書き込みデータサイズ分の前記書き込みデータのみを、前記バッファへ転送した後、前記メモリバンクへ書き込むことを特徴とする情報処理システム。 - 請求項14記載の情報処理システムにおいて、
さらに、前記制御装置は、前記情報処理装置からの読み出し要求によって、前記メモリ装置を制御する制御装置であり、
前記メモリ装置は、メモリバンクとバッファを含んでおり、
前記読み出し要求は、読み出し命令と、第1の読み出しアドレスと、読み出しデータサイズとを含んでおり、
前記制御装置は、前記情報処理装置からの読み出し命令に従い、前記第1の読み出しアドレスを開始アドレスとし、前記読み出しデータサイズ分のデータのみを、前記メモリバンクから前記バッファへ転送した後、前記メモリ装置から読み出し、前記情報処理装置へ転送することを特徴とする情報処理システム。 - 請求項15記載の情報処理システムにおいて、
さらに、前記制御装置は、前記メモリ装置へ消去要求を出力する制御装置であり、
前記消去要求は、消去命令と、消去アドレスと、消去データサイズとを含んでおり、
前記メモリ装置は、前記制御装置からの消去命令に従い、前記消去アドレスを開始アドレスとし、前記消去データサイズ分のデータのみを、前記メモリバンクから消去することを特徴とする情報処理システム。 - 請求項14記載の情報処理システムにおいて、
さらに、前記制御装置は、前記第1の書き込みアドレスと、前記メモリ装置の第2の書き込みアドレスとを対応付ける対応情報を備えており、
前記対応情報を利用し、前記制御装置は、前記第1の書き込みアドレスを前記第2の書き込みアドレスへ変換した後、前記第2の書き込みアドレスを開始アドレスとし、前記メモリ装置への書き込み動作を行うことを特徴とする情報処理システム。 - 請求項15記載の情報処理システムにおいて、
さらに、前記制御装置は、前記第1の読み出しアドレスと、前記メモリ装置の第2の読み出しアドレスとを対応付ける対応情報を備えており、
前記対応情報を利用し、前記制御装置は、前記第1の読み出しアドレスを前記第2の読み出しアドレスへ変換した後、前記第2の読み出しアドレスを開始アドレスとし、前記メモリ装置への読み出し動作を行うことを特徴とする情報処理システム。 - データを記憶する複数の記憶素子を備える第1のメモリバンクと第2のメモリバンクと、制御回路とを備え、
前記第1のメモリバンクは第1のバッファと第2のバッファとを備え、
前記第2のメモリバンクは第3のバッファと第4のバッファとを備える半導体装置であって、
前記制御回路は、
前記第1のバッファへの書き込み動作中に、前記第1のメモリバンクから前記第2のバッファへの読み出し動作を行うか、
または、前記第1のバッファへ保持されている第1のデータを前記第1のメモリバンクへ書き込んでいる期間中に、前記第2のバッファへ保持されている第2のデータを読み出すことを特徴とする半導体装置。 - 請求項19記載の半導体装置において、
さらに、前記制御回路は、
前記第1のバッファへ保持されているデータの前記第1のメモリバンクへの書き込み動作中に、前記第2のメモリバンクへ保持されているデータの読み出し動作を行うか、
または、前記第1のメモリバンクに保持されているデータの消去動作中に、前記第2のメモリバンクへ保持されているデータの読み出し動作を行うか、
または、前記第1のメモリバンクから、前記第1のバッファへのデータ読み出し動作中に、前記第2のメモリバンクへ保持されているデータの読み出し動作を行うことを特徴とする半導体装置。 - 請求項19記載の半導体装置において、
さらに、前記制御回路は、
前記第1のバッファへ保持されているデータの前記第1のメモリバンクへの書き込み動作中に、前記第2のメモリバンクへのデータの書き込み動作を行うか、
または、前記第1のメモリバンクに保持されているデータの消去動作中に、前記第2のメモリバンクへ保持されているデータの書き込み動作を行うか、
または、前記第1のメモリバンクから、前記第1のバッファへのデータ読み出し動作中に、前記第2のメモリバンクへ保持されているデータの書き込み動作を行うことを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010266343A JP5756622B2 (ja) | 2010-11-30 | 2010-11-30 | 半導体装置 |
US13/300,139 US8773919B2 (en) | 2010-11-30 | 2011-11-18 | Semiconductor device and data processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010266343A JP5756622B2 (ja) | 2010-11-30 | 2010-11-30 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013204417A Division JP5620557B2 (ja) | 2013-09-30 | 2013-09-30 | 情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012119018A true JP2012119018A (ja) | 2012-06-21 |
JP5756622B2 JP5756622B2 (ja) | 2015-07-29 |
Family
ID=46126574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010266343A Expired - Fee Related JP5756622B2 (ja) | 2010-11-30 | 2010-11-30 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8773919B2 (ja) |
JP (1) | JP5756622B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013080537A (ja) * | 2011-10-03 | 2013-05-02 | Hitachi Ltd | 半導体装置 |
JP2016536732A (ja) * | 2013-09-30 | 2016-11-24 | マイクロン テクノロジー, インク. | 不揮発性メモリデバイスにおける揮発性メモリアーキテクチャ及び関連コントローラ |
JP2017073129A (ja) * | 2015-10-07 | 2017-04-13 | 三星電子株式会社Samsung Electronics Co.,Ltd. | Nvdimmを含む装置及びそのアクセス方法 |
US10325660B2 (en) | 2017-09-22 | 2019-06-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2020529696A (ja) * | 2017-07-31 | 2020-10-08 | マイクロン テクノロジー,インク. | データ状態同期 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5722685B2 (ja) | 2011-04-12 | 2015-05-27 | 株式会社日立製作所 | 半導体装置、不揮発性メモリ装置の制御方法 |
US20150213884A1 (en) * | 2014-01-30 | 2015-07-30 | University Of Dayton | Partitioned resistive memory array |
KR102126760B1 (ko) | 2014-04-07 | 2020-06-25 | 삼성전자 주식회사 | 비휘발성 메모리 장치의 구동 방법 |
US10152274B2 (en) | 2014-06-25 | 2018-12-11 | Huawei Technologies Co., Ltd. | Method and apparatus for reading/writing data from/into flash memory, and user equipment |
US9286982B2 (en) * | 2014-08-08 | 2016-03-15 | Silicon Storage Technology, Inc. | Flash memory system with EEPROM functionality |
US10535713B2 (en) | 2015-09-30 | 2020-01-14 | International Business Machines Corporation | Integrated reactive material erasure element with phase change memory |
US9970102B2 (en) | 2016-02-08 | 2018-05-15 | International Business Machines Corporation | Energy release using tunable reactive materials |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0757489A (ja) * | 1993-08-13 | 1995-03-03 | Nippon Steel Corp | 不揮発性半導体記憶装置 |
JP2004079002A (ja) * | 2002-08-09 | 2004-03-11 | Renesas Technology Corp | 不揮発性記憶装置 |
JP2006221691A (ja) * | 2005-02-08 | 2006-08-24 | Elpida Memory Inc | 半導体記憶装置およびその書込み方法 |
JP2007525785A (ja) * | 2004-04-23 | 2007-09-06 | キモンダ アクチエンゲゼルシャフト | 導電性架橋構造ランダムアクセスメモリの各メモリセルのための書込装置および上記各メモリセルのための書込方法 |
JP2007310956A (ja) * | 2006-05-18 | 2007-11-29 | Sharp Corp | 半導体記憶装置 |
JP2008243263A (ja) * | 2007-03-26 | 2008-10-09 | Sharp Corp | 半導体記憶装置 |
JP2009158020A (ja) * | 2007-12-27 | 2009-07-16 | Hitachi Ltd | 半導体装置 |
JP2009266258A (ja) * | 2008-04-22 | 2009-11-12 | Hitachi Ltd | 半導体装置 |
JP2010033683A (ja) * | 2008-07-31 | 2010-02-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010097662A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2010077414A1 (en) * | 2008-12-09 | 2010-07-08 | Rambus Inc. | Non-volatile memory device for concurrent and pipelined memory operations |
JP2012069220A (ja) * | 2010-09-24 | 2012-04-05 | Sharp Corp | 半導体記憶装置 |
JP2012069221A (ja) * | 2010-09-24 | 2012-04-05 | Sharp Corp | 半導体記憶装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6728161B1 (en) * | 2000-06-30 | 2004-04-27 | Micron Technology, Inc. | Zero latency-zero bus turnaround synchronous flash memory |
JP4127605B2 (ja) * | 2001-09-07 | 2008-07-30 | 株式会社東芝 | 半導体記憶装置 |
JP4463503B2 (ja) | 2003-07-15 | 2010-05-19 | 株式会社ルネサステクノロジ | メモリモジュール及びメモリシステム |
JP5285714B2 (ja) | 2008-11-26 | 2013-09-11 | シャープ株式会社 | 不揮発性半導体記憶装置及びその駆動方法 |
-
2010
- 2010-11-30 JP JP2010266343A patent/JP5756622B2/ja not_active Expired - Fee Related
-
2011
- 2011-11-18 US US13/300,139 patent/US8773919B2/en not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0757489A (ja) * | 1993-08-13 | 1995-03-03 | Nippon Steel Corp | 不揮発性半導体記憶装置 |
JP2004079002A (ja) * | 2002-08-09 | 2004-03-11 | Renesas Technology Corp | 不揮発性記憶装置 |
JP2007525785A (ja) * | 2004-04-23 | 2007-09-06 | キモンダ アクチエンゲゼルシャフト | 導電性架橋構造ランダムアクセスメモリの各メモリセルのための書込装置および上記各メモリセルのための書込方法 |
JP2006221691A (ja) * | 2005-02-08 | 2006-08-24 | Elpida Memory Inc | 半導体記憶装置およびその書込み方法 |
JP2007310956A (ja) * | 2006-05-18 | 2007-11-29 | Sharp Corp | 半導体記憶装置 |
WO2008120579A1 (ja) * | 2007-03-26 | 2008-10-09 | Sharp Kabushiki Kaisha | 半導体記憶装置 |
JP2008243263A (ja) * | 2007-03-26 | 2008-10-09 | Sharp Corp | 半導体記憶装置 |
JP2009158020A (ja) * | 2007-12-27 | 2009-07-16 | Hitachi Ltd | 半導体装置 |
JP2009266258A (ja) * | 2008-04-22 | 2009-11-12 | Hitachi Ltd | 半導体装置 |
JP2010033683A (ja) * | 2008-07-31 | 2010-02-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010097662A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2010077414A1 (en) * | 2008-12-09 | 2010-07-08 | Rambus Inc. | Non-volatile memory device for concurrent and pipelined memory operations |
JP2012069220A (ja) * | 2010-09-24 | 2012-04-05 | Sharp Corp | 半導体記憶装置 |
JP2012069221A (ja) * | 2010-09-24 | 2012-04-05 | Sharp Corp | 半導体記憶装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013080537A (ja) * | 2011-10-03 | 2013-05-02 | Hitachi Ltd | 半導体装置 |
US8949516B2 (en) | 2011-10-03 | 2015-02-03 | Hitachi, Ltd. | Semiconductor device |
US9728257B2 (en) | 2011-10-03 | 2017-08-08 | Hitachi, Ltd. | Semiconductor device having a write prohibited region |
JP2016536732A (ja) * | 2013-09-30 | 2016-11-24 | マイクロン テクノロジー, インク. | 不揮発性メモリデバイスにおける揮発性メモリアーキテクチャ及び関連コントローラ |
JP2017073129A (ja) * | 2015-10-07 | 2017-04-13 | 三星電子株式会社Samsung Electronics Co.,Ltd. | Nvdimmを含む装置及びそのアクセス方法 |
CN106776358A (zh) * | 2015-10-07 | 2017-05-31 | 三星电子株式会社 | Dimm ssd寻址性能技术 |
CN106776358B (zh) * | 2015-10-07 | 2021-10-26 | 三星电子株式会社 | Dimm ssd寻址性能技术 |
JP2020529696A (ja) * | 2017-07-31 | 2020-10-08 | マイクロン テクノロジー,インク. | データ状態同期 |
US10325660B2 (en) | 2017-09-22 | 2019-06-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
JP5756622B2 (ja) | 2015-07-29 |
US8773919B2 (en) | 2014-07-08 |
US20120134203A1 (en) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5756622B2 (ja) | 半導体装置 | |
US7889544B2 (en) | High-speed controller for phase-change memory peripheral device | |
US9286212B2 (en) | Semiconductor device and method of controlling non-volatile memory device | |
JP5792019B2 (ja) | 半導体装置 | |
US7606111B2 (en) | Synchronous page-mode phase-change memory with ECC and RAM cache | |
US7965546B2 (en) | Synchronous page-mode phase-change memory with ECC and RAM cache | |
US10303617B2 (en) | Storage device supporting byte accessible interface and block accessible interface and electronic system including the same | |
JP5847940B2 (ja) | 半導体装置 | |
JP6073495B2 (ja) | 半導体装置 | |
JP5281163B2 (ja) | 半導体装置およびメモリモジュール | |
JP6360627B2 (ja) | 不揮発性メモリの制御方法、制御装置、および半導体記憶装置 | |
JP5807103B2 (ja) | 半導体装置 | |
JP5620557B2 (ja) | 情報処理システム | |
JP2014139862A (ja) | 半導体装置、および記憶装置 | |
JP6145227B2 (ja) | 半導体装置 | |
JP5889462B2 (ja) | 半導体装置、不揮発性メモリ装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150227 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150601 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5756622 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |