JP5281163B2 - 半導体装置およびメモリモジュール - Google Patents
半導体装置およびメモリモジュール Download PDFInfo
- Publication number
- JP5281163B2 JP5281163B2 JP2011527606A JP2011527606A JP5281163B2 JP 5281163 B2 JP5281163 B2 JP 5281163B2 JP 2011527606 A JP2011527606 A JP 2011527606A JP 2011527606 A JP2011527606 A JP 2011527606A JP 5281163 B2 JP5281163 B2 JP 5281163B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- input
- data
- semiconductor device
- storage information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
Description
本実施の形態は情報量に応じて、二つの書換え動作モードと二つの読出し動作モードを有する相変化メモリのチップ構成の例について説明する。以下では、一例として、第一の書換え動作モードは2キロ・バイト書換えモード、第二の書換え動作モードは512バイト書換えモードとする。同様に、第一の読出し動作モードは2キロ・バイト読出しモード、第二の読出し動作モードは512バイト読出しモードとする。なお、第一のモードで扱う記憶情報量は、第二のモードで扱う記憶情報量よりも大きい。以下では説明を容易にするために、第一のモードで扱う記憶情報量は、従来のNAND型フラッシュメモリの動作単位と同等の値である2キロ・バイトとする。第二のモードで扱う記憶情報量は、ハード・ディスク・ドライブ(Hard Disk Drive、HDD)においてセクタと呼ばれる情報量と同等の値である512バイトとする。
図1は、本実施の形態における相変化メモリPCMCPの要部回路ブロックの構成の例を示している。同図における相変化メモリPCMCPは大別すると、入出力バッファIOBFと二つのメモリ領域、周辺回路で構成される。入出力バッファIOBFは、相変化メモリ外部の入出力線EXIOと相変化メモリ内部の入出力線INIOとの間に配置され、記憶情報などの授受を双方に向かって行う。以下では、入出力線の本数を8本と仮定して説明を行う。一度に授受される記憶情報量は、8ビット(=1バイト)である。
次に、図3〜図5に従って、図1に示したメモリ領域の構成を詳細に説明する。図3は、上部メモリ領域UMARの回路ブロック構成を示している。同図の特徴は後述するように、メモリプレーンMPが(x+1)個の小規模メモリプレーンSMP0〜SMPxに論理的に分割された構成になっているのに応じて、センスラッチ及び書換え駆動回路群SWBKと記憶情報レジスタ群SDRBKも(x+1)個の回路ブロックに論理的に分割されている点にある。
図6は、2キロ・バイト書換え動作の例を示している。ロウレベルとなっているコマンド・ラッチ起動信号CLEをハイ・レベルに駆動し、ハイ・レベルとなっているチップ起動信号CEB及びアドレス・ラッチ起動信号ALEをロウレベルに駆動する。この後、第一の2キロ・バイト書込みコマンド信号PGL1が外部入出力線EXIOを介して入力される。このコマンド信号PGL1はライト起動信号WEBの立上りエッジによって、相変化メモリチップに取り込まれる。
外部入出力線EXIOから内部入出力線INIOへ入力された2キロ・バイトの記憶情報D0〜D2047は、図7に示すような手順でメモリ領域UMAR、LMAR内の記憶情報レジスタ群SDRBKに取り込まれる。図7に示された動作シーケンスの特徴は、2キロ・バイトの記憶情報D0〜D2047が128バイト単位に分割されて、メモリ領域UMAR、LMARへ交互に転送される点にある。ここで、図4に示したメモリ領域UMARの記憶情報レジスタSDRBKには、2キロ・バイトの半分のデータである1024バイトが転送され、128バイトを1つの単位とした8つの小規模記憶情報レジスタ群SDR0〜SDRy(y=7)で形成されるのが、1024バイトのデータが全て格納できる点から望ましい。また、小規模記憶情報レジスタ群SDR0〜SDR7の各々は、128個のzバイト・レジスタZBR0〜ZBRx(x=127)で形成されているものと仮定する。
メモリ領域UMAR、LMARの記憶情報レジスタSDRBKに入力された記憶情報は、図8に示すようにグローバルワード線が順々に選択されることによって、128バイトに分割されたデータが上下2つのメモリプレーンMPへ平行して転送され、2つのメモリプレーンMPを合せると256バイトずつ書込まれることになる。同図には、読書き制御信号RWSIGの構成要素のうち、グローバル書換え起動信号GWEU、GWELが記載されている。一方の起動信号GWEUは、上部メモリ領域UMAR内のメモリ領域制御回路MARCTLに入力される。他方の起動信号GWIELは、下部メモリ領域LMAR内のメモリ領域制御回路MARCTLに入力される。また、メモリ領域UMAR、LMARにおける記憶情報レジスタ起動信号群MDRESIGに加えて、読書き起動信号群MRWESIGの構成要素である読出し起動信号REと書換え起動信号WEとが記載されている。前者の読出し起動信号REは、センスラッチ及び書換え駆動回路群SWBK内の各センスラッチを起動するために用いられる。後者の書換え起動信号WEは、同回路群内の各書換え駆動回路を起動するために用いられる。
図9は、読み出し動作の例を示している。ロウ・レベルとなっているコマンド・ラッチ起動信号CLEをハイ・レベルに駆動し、ハイ・レベルとなっているチップ起動信号CEB及びアドレス・ラッチ起動信号ALEをロウ・レベルに駆動する。この後、第一の読み出しコマンド信号RDL1を外部入出力線EXIOを介して入力すると、ライト起動信号WEBの立ち上がりエッジによって、第一の読み出しコマンド信号RDL1が相変化メモリに取り込まれる。次に、ハイ・レベルとなっているコマンド・ラッチ起動信号CLEをロウ・レベル、ロウ・レベルとなっているアドレス・ラッチ起動信号ALEをハイ・レベルに夫々駆動して、カラム・アドレスを2回(CA1、CA2)、ロウ・アドレスを3回(RA1、RA2、RA3)に分けて順に入力する。これらのアドレスは、ライト起動信号WEBの立ち上がりエッジによって相変化メモリに取り込まれ、チップ内部ではアドレスのデコードが順次行われる。さらに、ハイ・レベルとなっているアドレス・ラッチ起動信号ALEをロウ・レベル、ロウ・レベルとなっているコマンド・ラッチ起動信号CLEをハイ・レベルに夫々駆動して、第二の読み出しコマンド信号RDL2を外部入出力線EXIOに入力する。この第二の読み出しコマンド信号RDL2が、ライト起動信号WEBの立ち上がりエッジによって相変化メモリに取り込まれることにより、メモリ領域UMAR、LMARにて、読み出し動作が行われる。なお、読み出し動作において、ハイ・レベルとなっているレディー/ビジー信号RBBはロウ・レベルに駆動される。メモリアレイから読み出された記憶情報はチップ内部を転送されて、ロウ・レベルとなっているレディー/ビジー信号RBBがハイ・レベルに駆動されてから、読み出し起動信号REBの立ち上がりエッジに同期してD0〜D2047の順に8ビットずつ出力される。ここで、読出し動作を開始してから記憶情報D2047の出力を終了するまでに要する時間を、2キロ・バイト読出し動作時間TRDLで表すことにする。また、スタートカラムアドレス及びスタートロウアドレスが入力されるアドレス入力時間TRALと、レディー/ビジー信号RBBがロウ・レベルに駆動されるビジー時間TRBLと、記憶情報を小規模記憶情報レジスタ群から入出力バッファに転送するのに要する時間TRRLとを含む時間をアクセスサイクル時間TRCLとする。2キロ・バイト読出し動作時間TRDLの大半は、ビジー時間TRBLとデータ転送時間TRRLである。
内部入出力線INIO(8ビット幅)から外部入出力線EXIO(8ビット幅)へ出力される2キロ・バイトの記憶情報D0〜D2047は、前述の書込み動作とは反対に、図10に示すような手順でメモリ領域UMAR、LMARから読み出される。すなわち、2キロ・バイトの記憶情報D0〜D2047が、メモリ領域UMAR、LMARの双方から128バイトずつ読み出されて、記憶情報レジスタ群SDRBKに一時記憶される。2キロ・バイトが読み出された後、これらの記憶情報は、内部入出力線INIOを介して外部入出力線EXIOへ順に転送される。
図11は、512バイト書換え動作の例を示している。図9に示した2キロ・バイト書換え動作との相違点は、コマンド対がPGL1、PGL2からPGS1、PGS2に変更になった点にある。コマンド対PGS1、PGS2が入力されることによって、外部入出力線EXIO(8ビット幅)から内部入出力線INIO(8ビット幅)へ入力された512バイトの記憶情報D0〜D511は、128バイト単位に分割されて、メモリ領域UMAR、LMARへ交互に転送される。これらの記憶情報は、例えば図12に示すように、記憶情報レジスタSDRBK内の小規模記憶情報レジスタ群SDR0、SDR1に順に一時記憶される。同図に示されているように、記憶情報の宛先は、内部カラム・アドレスIY0U〜IY255U、IY0L〜IY255Lによって決まる。
図14は、読み出し動作の例を示している。図6に示した2キロ・バイト読出し動作との相違点は、コマンド対がRDL1、RDL2からRDS1、RDS2に変更になった点にある。コマンド対RDS1、RDS2が入力されることによって、512バイトの記憶情報D0〜D511が、メモリ領域UMAR、LMARから読み出される。
本実施の形態では、従来のNAND型フラッシュメモリが適用されていた半導体記憶装置において、NAND型フラッシュメモリを相変化メモリのようにブロック消去動作を必要としないメモリで置き換える場合に用いるアーキテクチャを説明する。本アーキテクチャの特徴は、従来のファームウェアで処理されるアプリケーションにおいて受信するであろうブロック消去コマンドに対する応答を実現するものである。以下、図1、図2、図16に従って説明する。
本実施の形態では、相変化メモリ容量がさらに大規模になった場合のチップ構成と動作について説明する。本チップ構成の特徴は、図17に示すように四つのメモリ領域ULMAR、URMAR、LLMAR、LRMARを有する点にある。本チップ動作の特徴は、四つのメモリ領域のうち二つのメモリ領域(同図の例では、メモリ領域ULMAR、LLMAR)を活性化して、読書き動作を行う点にある。
本実施の形態では、実施の形態1で説明したメモリ領域における書換え動作の別の例を説明する。本動作シーケンスの特徴は、同時に読出すバイト数が同時に書換えるバイト数よりも多いようなベリファイ読出し動作を行う点にある。ベリファイ読出し動作の回数は、メモリセルの特性バラツキや、再書換え動作戦略に依存する。以下では、ベリファイ読出し動作を10回行うものと仮定して、本実施の形態による動作を説明する。
本実施の形態では,先の実施の形態1〜4で説明した相変化メモリのセルアレイを適用したメモリモジュールの構成例について,図19を参照しながら説明する。本メモリモジュールPCMMDLは、相変化メモリPCM0〜PCM3、外付けのランダム・アクセス・メモリRAM1、コントローラブロックCTLRBLKで構成される。相変化メモリPCMCP0〜PCMCP3の各々は,相変化メモリアレイPCMAと周辺回路PERIとで構成される。相変化メモリアレイPCMAは例えば,図1に示した回路構成である。周辺回路PERIは,記憶情報やアドレス,コマンドの授受を行う入出力回路や,アドレスのデコード回路,電源回路などを有する。
IOBF 入出力バッファ
EXIO 外部入出力線
INIO 内部入出力線
UMAR、LMAR、ULMAR、URMAR、LLMAR、LRMAR メモリ領域
MP メモリプレーン
SMP0〜SMPx 小規模メモリプレーン
SWBK センスラッチ及び書換え駆動回路群
SWM0〜SWMx 小規模センスラッチ及び書換え駆動回路群
MARCTL メモリ領域制御回路
MGBL グローバルビット線群
MGBL0〜MGBLx 小規模グローバルビット線群
SDRBK 記憶情報レジスタ群
SDR0〜SDRy 小規模記憶情報レジスタ群
ZBR0〜ZBRx zバイト・レジスタ
MARCTL メモリ領域制御回路
CPCTL チップ制御回路
INADD 内部アドレス
IX、IXm0〜IXm7 内部ロウ・アドレス
IY、IY0U〜IY1023U、IY0L〜IY1023L 内部カラム・アドレス
RWSIG 読書き制御信号
GWIEU、GWIEL グローバル・記憶情報レジスタ起動信号
GWEU、GWEL グローバル書換え起動信号
GROEU、GROEL グローバル・記憶情報レジスタ起動信号
GREU、GREL グローバル読出し起動信号
MGWL グローバルワード線群
MGWL0〜MGWLm 小規模グローバルワード線群
MRWESIG 読書き起動信号群
RE 読出し起動信号
WE、WE0〜WE7 書換え起動信号
MDRESIG 記憶情報レジスタ起動信号群
WIE 記憶情報入力起動信号
WOE 記憶情報出力起動信号
RIE 記憶情報入力起動信号
ROE 記憶情報出力起動信号
CPCTL チップ制御回路
ADDCTL アドレス制御回路
CRCL コマンド・レジスタ及び制御論理回路
VRGT 電圧発生回路
ADEC アドレス・デコーダ
AREG 先頭アドレス・レジスタ
AGEG アドレス発生回路
PGL1、PGL2、PGS1、PGS2、RDL1、RDL2、RDS コマンド信号
MDL データ線群
MDL0〜MDLx 小規模データ線群
MT00〜MTmn メモリタイル
MC00〜MCjk メモリセル
MUX ビット線選択回路
WD0〜WDj ワードドライバ
SL0〜SLn センスラッチ
WDC0〜WDCn 書換え駆動回路
CLE コマンド・ラッチ起動信号
CEB チップ起動信号
ALE アドレス・ラッチ起動信号
WEB ライト起動信号
CA1、CA2 先頭カラム・アドレス
RA1、RA2、RA3 先頭ロウ・アドレス
D0〜D2047 記憶情報
RBB レディー/ビジー信号
REB 読出し起動信号
TWAL、TWAS 書込みアドレス入力時間
TRAL、TRAS 読み出しアドレス入力時間
TWRL、TWRS 書込みデータ格納時間
TRRL、TRRS 読み出しデータ格納時間
TWBL、TWBS 書込みビジー時間
TRBL、TRBS 読み出しビジー時間
TWCL、TWCS 書込みアクセスサイクル時間
TRCL、TRCS 読み出しアクセスサイクル時間
TPGL、TPGS 書換え動作時間
TRDL、TRDS 読み出し動作時間
PCMMDL メモリモジュール
RAM0 ランダム・アクセス・メモリ
RAM1 外付けのランダム・アクセス・メモリ
CTLRBLK コントローラブロック
PCMA 相変化メモリアレイ
PERI 周辺回路
MPU マイクロ・プロセッサ・ユニット
ROM 読出し専用メモリ(リード・オンリー・メモリ)
PCMIF 相変化メモリインタフェイス
HOSTIF ホスト機器インタフェイス
PCMIF 相変化メモリインタフェイス
PCMSIG 相変化メモリ信号群
RAMSIG RAM信号群
HOSTSIG ホスト機器信号群
HOST ホスト機器
Claims (20)
- 複数のビット線と、前記複数のビット線と交差する複数のワード線と、前記複数のビット線と前記複数のワード線との所定の交点に配置された複数のメモリセルとを有するメモリプレーンと、
前記メモリプレーンに対する動作を設定する動作設定コマンドと、前記複数のメモリセルに記憶されるデータと、前記データに対応するアドレスとが入力される入力バッファと、
前記入力バッファに入力された前記アドレスに従って、前記メモリプレーンへの前記データの書込みを制御するメモリ領域制御回路と、
前記入力バッファに入力された前記動作設定コマンドに従って、第1の書換えモード又は第2の書換えモードが設定されるページサイズレジスタと、を有し、
前記メモリプレーンは、第1情報記憶領域と第2情報記憶領域とを含み、
前記ページサイズレジスタが前記第1の書換えモードに設定された場合において前記動作設定コマンドが入力されたのち前記メモリプレーンへの書換え動作が終了し次の動作設定コマンドが入力されるまでの第1アクセスサイクル時間は、前記ページサイズレジスタが前記第2の書換えモードに設定された場合において前記動作設定コマンドが入力されたのち前記メモリプレーンへの書換え動作が終了し次の動作設定コマンドが入力されるまでの第2アクセスサイクル時間より短く、
前記メモリ領域制御回路は、前記ページサイズレジスタが前記第1の書換えモードに設定され、前記入力バッファに前記第1情報記憶領域を示すアドレスが入力された場合には、前記第1情報記憶領域に前記データを書込み、前記ページサイズレジスタが前記第2の書換えモードに設定され、前記入力バッファに前記第1情報記憶領域を示すアドレスが入力された場合には、前記第1情報記憶領域及び前記第2情報記憶領域に前記データを書込むことを特徴とする半導体装置。 - 請求項1に記載の半導体装置は、さらにレディー/ビジー信号線を有し、
前記メモリ領域制御回路は、前記ページサイズレジスタが前記第1の書換えモードに設定され、前記入力バッファに前記第1情報記憶領域を示すアドレスが入力された場合には、第1のビジー時間、前記レディー/ビジー信号線が活性化し、
前記ページサイズレジスタが前記第2の書換えモードに設定され、前記入力バッファに前記第1情報記憶領域を示すアドレスが入力された場合には、第2のビジー時間、前記レディー/ビジー信号線が活性化され、
前記第1のビジー時間は前記第2のビジー時間よりも短いことを特徴とする半導体装置。 - 請求項2に記載の半導体装置は、さらに、前記入力バッファにブロック消去コマンドが入力された際に、ブロック消去モードが設定されるブロック消去レジスタを有し、
前記メモリ領域制御回路は、前記ブロック消去レジスタが前記ブロック消去モードに設定された場合には、前記第1のビジー時間より短い第3のビジー時間、前記レディー/ビジー信号線が活性化することを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記メモリプレーンはさらに、前記複数のワード線が延在する第1方向及び前記第1方向と交差する第2方向にアレイ状に配置された複数のメモリタイル領域と、前記第1方向に延在する複数のグローバルワード線と、前記第2方向に延在する複数のグローバルビット線とを有し、
前記複数のメモリタイル領域のそれぞれは、前記複数のワード線のうち所定数のワード線と、前記複数のビット線のうち所定数のビット線と、前記所定数のワード線のそれぞれに接続される複数のワードドライバと、前記所定数のビット線に接続されるビット線選択回路とを有し、
前記複数のグローバルワード線のそれぞれは、前記第1方向に並ぶ複数のメモリタイル領域に含まれる複数のワードドライバに共通に接続され、
前記複数のグローバルビット線のそれぞれは、前記第2方向に並ぶ複数のメモリタイル領域に含まれる複数のビット線選択回路に共通に接続され、
第1書込み期間において、前記複数のグローバルワード線の1つが選択され、かつ、前記ビット線選択回路が接続される前記所定数のビット線のうち1つを選択することにより、1つの前記メモリタイル領域内において、1つのメモリセルに対して書込みを行うことを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
前記第1書込み期間において、前記選択されたグローバルワード線に対応する複数のメモリタイル領域に含まれる複数のビット線選択回路は、並列に前記所定数のビット線のうち一つを選択することを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
前記第1方向に並ぶ複数のメモリタイル領域は、第1及び第2のメモリタイル領域群を含む複数のメモリタイル領域群に分けられ、
前記第1書込み期間において、前記第1のメモリタイル領域群に含まれるメモリセルにデータを書込んだ後に、前記第2のメモリタイル領域群に含まれるメモリセルにデータを書込むことを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記第1及び前記第2のメモリタイル領域群にデータを書込んだ後、前記第1のメモリタイル領域群及び第2のメモリタイル領域群から並行してデータを読み出し、ベリファイ動作を行うことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、前記メモリプレーンを2つ以上有し、
前記入力バッファに入力されたデータは、前記メモリプレーンの個数と同じ個数に分割され、前記2つ以上のメモリプレーンは、並列して書込み動作を行うことを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記入力バッファに入力されたデータは、前記第1書込み期間にて前記複数のメモリタイル領域に書込まれるビット数単位に分割され、前記複数のメモリタイル領域に書込まれるビット数単位ごとに順に2つ以上あるメモリプレーンに対して転送されることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記メモリ領域制御回路は、前記ページサイズレジスタに設定された書換えモードにより、前記複数のワード線を選択するための内部アドレスを生成する回数を制御することを特徴とする半導体装置。 - 複数の第1グローバルビット線と、前記複数の第1グローバルビット線のそれぞれに対し接続される複数の第1ビット線選択回路と、前記複数の第1ビット線選択回路のそれぞれに接続される複数の第1ビット線と、前記複数の第1ビット線と交差する複数の第1ワード線と、前記複数の第1ビット線と前記複数の第1ワード線の所望の交点に配置された複数の第1メモリセルとを有する第1メモリプレーンと、
前記複数の第1グローバルビット線に接続される複数の第1書込み駆動回路と、
前記第1メモリプレーンに対する書換えモードを示す書換えコマンドと、前記複数の第1メモリセルに記憶されるデータとが入力される入力バッファと、
前記複数の第1書込み駆動回路に接続され、前記入力バッファに入力されたデータを一時保持する第1の小規模記憶情報レジスタ群及び第2の小規模記憶情報レジスタ群を含む第1の記憶情報レジスタ群と、
前記書換えコマンドに従って、第1の書換えモード又は第2の書換えモードが設定されるページサイズレジスタとを具備し、
前記ページサイズレジスタが前記第1の書換えモードに設定された場合に前記第1の記憶情報レジスタ群に保持されるデータ量は、前記ページサイズレジスタが前記第2の書換えモードに設定された場合に前記第1の記憶情報レジスタ群に保持されるデータ量より小さく、
前記ページサイズレジスタが前記第1の書換えモードに設定された場合に、前記入力バッファに入力されたデータは、前記第1の小規模記憶情報レジスタ群に格納され、前記第1の小規模記憶情報レジスタ群から前記複数の第1書込み駆動回路に転送され、
前記ページサイズレジスタが前記第2の書換えモードに設定された場合に、前記入力バッファに入力されたデータは、前記第1の小規模記憶情報レジスタ群及び前記第2の小規模記憶情報レジスタ群に格納され、前記第1の小規模記憶情報レジスタ群から前記複数の第1書込み駆動回路に転送された後、前記第2の小規模記憶情報レジスタ群から前記複数の第1書込み駆動回路に転送されることを特徴とする半導体装置。 - 請求項11に記載の半導体装置において、
前記第1メモリプレーンはさらに、前記複数の第1ワード線に接続される複数の第1ワードドライバと、前記複数の第1ワードドライバに接続される複数の第1グローバルワード線とを有し、
前記複数の第1ワードドライバは、前記複数の第1ビット線選択回路のそれぞれに対応して、複数の第1ワードドライバ群に分割され、
前記第1メモリプレーンは、前記複数の第1ビット線選択回路の一つと前記複数の第1ワードドライバ群の一つとで区切られる複数の第1メモリタイル領域をさらに有し、
前記複数の第1グローバルワード線のそれぞれは、前記複数の第1ワード線が伸びる第1方向に配置される複数の第1メモリタイル領域に含まれる複数の第1ワードドライバに共通に接続され、
前記複数の第1グローバルビット線のそれぞれは、前記第1方向と交差する第2方向に並ぶ複数の第1メモリタイル領域に含まれる複数の第1ビット線選択回路に共通に接続され、
第1書込み期間において、前記複数の第1グローバルワード線の1つが選択され、かつ、前記第1ビット線選択回路が接続される所定数の第1ビット線のうち1つを選択することにより、1つの前記第1メモリタイル領域内において、1つのメモリセルに対して書込みを行うことを特徴とする半導体装置。 - 請求項12に記載の半導体装置において、
前記第1書込み期間において、前記第1または第2の小規模記憶情報レジスタ群の一方から前記複数の第1書込み駆動回路に対し、並列に保持しているデータを転送し、
前記複数の第1書込み駆動回路は、前記転送されたデータに従って、前記複数の第1ビット線選択回路を並列に駆動し、
前記第1方向に並ぶ複数の第1メモリタイル領域に含まれる複数の第1ビット線選択回路は、並列に対応する前記所定数の第1ビット線のうち一つを選択することを特徴とする半導体装置。 - 請求項12に記載の半導体装置において、
前記複数の第1書込み駆動回路は、第1及び第2書込み駆動回路群を含む複数の書込み駆動回路群に分けられ、
前記第1書込み期間において、前記第1の書込み駆動回路群に対応するメモリセルに書込んだ後に、前記第2の書込み駆動回路群に対応するメモリセルにデータを書込むことを特徴とする半導体装置。 - 請求項14に記載の半導体装置において、
前記第1方向に並ぶ複数の第1メモリタイル領域は、第1及び第2のメモリタイル領域群を含む複数のメモリタイル領域群に分けられ、
前記第1及び前記第2のメモリタイル領域群にデータを書込んだ後、前記第1のメモリタイル領域群及び第2のメモリタイル領域群から並行してデータを読み出し、ベリファイ動作を行う半導体装置。 - 請求項12に記載の半導体装置において、
複数の第2グローバルビット線と、前記複数の第2グローバルビット線のそれぞれに対し接続される複数の第2ビット線選択回路と、前記複数の第2ビット線選択回路のそれぞれに接続される複数の第2ビット線と、前記複数の第2ビット線と交差する複数の第2ワード線と、前記複数の第2ビット線と前記複数の第2ワード線の所望の交点に配置された複数の第2メモリセルとを有する第2メモリプレーンと、
前記複数の第2グローバルビット線に接続される複数の第2書込み駆動回路と、
前記複数の第2書込み駆動回路に接続され、前記入力バッファに入力されたデータを一時保持する第3の小規模記憶情報レジスタ群及び第4の小規模記憶情報レジスタ群を含む第2の記憶情報レジスタ群と、を更に具備し、
前記第1の書換えモードにおいて、前記入力バッファから入力されたデータは、前記第1の小規模記憶情報レジスタ群及び前記第3の小規模記憶情報レジスタ群に格納されると共に、前記第1メモリプレーンと前記第2メモリプレーンへのデータの書込みは並列して行なわれ、
前記第2の書換えモードにおいて、前記入力バッファから入力されたデータは、前記第1ないし第4の小規模記憶情報レジスタ群に格納されると共に、前記第1および第3の小規模記憶情報レジスタ群に格納されたデータは、前記第1メモリプレーンと前記第2メモリプレーンへ並列して書込まれ、前記第2及び第4の小規模記憶情報レジスタ群に格納されたデータは、前記第1メモリプレーンと前記第2メモリプレーンへ並列して書込まれることを特徴とする半導体装置。 - 請求項16に記載の半導体装置において、
前記並列して読書き動作を行うとき、前記入力バッファに入力されたデータは、前記第1書込み期間にて前記複数の第1メモリタイル領域に書込まれるビット数単位に分割され、2つ以上あるメモリプレーンに対し所定の順序で転送されることを特徴とする半導体装置。 - 請求項11に記載の半導体装置において、
前記第1及び第2の小規模記憶情報レジスタ群のそれぞれのビット数と前記複数の第1書込み駆動回路とが同数であり、
前記第1の小規模記憶情報レジスタ群の夫々のビットは、前記複数の第1書込み駆動回路のうちの一つに接続され、
前記第2の小規模記憶情報レジスタ群の夫々のビットは、前記複数の第1書込み駆動回路のうちの一つに接続されることを特徴とする半導体装置。 - 請求項11に記載の半導体装置において、
さらに、前記ページサイズレジスタに設定された書換えモードにより、前記複数の第1ワード線を選択するための内部アドレスを生成する回数を制御するメモリ領域制御回路を有することを特徴とする半導体装置。 - データを記憶するメモリチップと、前記メモリチップと外部入出力部との間のデータ転送を制御する周辺回路と、を有し、
前記メモリチップは、
複数のビット線と、前記複数のビット線と交差する複数のワード線と、前記複数のビット線と前記複数のワード線との所定の交点に配置された複数のメモリセルとを有するメモリプレーンと、
前記メモリプレーンに対する書換えモードを示す動作設定コマンドと、前記複数のメモリセルに記憶されるデータと、前記データに対応するアドレスとが入力される入力バッファと、
前記入力バッファに入力された前記アドレスに従って、前記メモリプレーンへの前記データの書込みを制御するメモリ領域制御回路と、
前記入力バッファに入力された前記動作設定コマンドに従って、第1の書換えモード又は第2の書換えモードが設定されるページサイズレジスタと、を有し、
前記メモリプレーンは、第1情報記憶領域と第2情報記憶領域とを含み、
前記周辺回路は、前記外部入出力部から送られてくる記憶情報のデータサイズに応じた前記動作設定コマンドを前記ページサイズレジスタに対して発行し、前記ページサイズレジスタを前記第1の書換えモードに設定した場合において次の動作設定コマンドが入力されるまでの第1アクセスサイクル時間よりも、前記ページサイズレジスタを前記第2の書換えモードに設定した場合において次の動作設定コマンドが入力されるまでの第2アクセスサイクル時間を短くし、
前記周辺回路が前記ページサイズレジスタを前記第1の書換えモードに設定し前記入力バッファに前記第1情報記憶領域を示すアドレスが入力された場合には、前記メモリ領域制御回路は前記第1情報記憶領域に前記データを書込み、前記周辺回路が前記ページサイズレジスタを前記第2の書換えモードに設定し前記入力バッファに前記第1情報記憶領域を示すアドレスが入力された場合には、前記メモリ領域制御回路は前記第1情報記憶領域及び前記第2情報記憶領域に前記データを書込むことを特徴とするメモリモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011527606A JP5281163B2 (ja) | 2009-08-21 | 2010-06-18 | 半導体装置およびメモリモジュール |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191588 | 2009-08-21 | ||
JP2009191588 | 2009-08-21 | ||
PCT/JP2010/060369 WO2011021432A1 (ja) | 2009-08-21 | 2010-06-18 | 半導体装置 |
JP2011527606A JP5281163B2 (ja) | 2009-08-21 | 2010-06-18 | 半導体装置およびメモリモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011021432A1 JPWO2011021432A1 (ja) | 2013-01-17 |
JP5281163B2 true JP5281163B2 (ja) | 2013-09-04 |
Family
ID=43606890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011527606A Expired - Fee Related JP5281163B2 (ja) | 2009-08-21 | 2010-06-18 | 半導体装置およびメモリモジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US8799560B2 (ja) |
JP (1) | JP5281163B2 (ja) |
WO (1) | WO2011021432A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5416079B2 (ja) * | 2010-12-16 | 2014-02-12 | 株式会社日立製作所 | 半導体記憶装置、およびメモリモジュール |
US20120311228A1 (en) * | 2011-06-03 | 2012-12-06 | Advanced Micro Devices, Inc. | Method and apparatus for performing memory wear-leveling using passive variable resistive memory write counters |
US9165619B2 (en) * | 2013-04-30 | 2015-10-20 | Qualcomm Incorporated | Apparatus and method for reading data from multi-bank memory circuits |
JP2015204126A (ja) * | 2014-04-16 | 2015-11-16 | 株式会社東芝 | 半導体記憶装置 |
US9727258B1 (en) | 2014-10-03 | 2017-08-08 | Crossbar, Inc. | Two-terminal memory compatibility with NAND flash memory set features type mechanisms |
KR20220122845A (ko) * | 2021-02-26 | 2022-09-05 | 삼성전자주식회사 | 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법, 그리고 불휘발성 메모리 장치를 포함하는 전자 장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11154393A (ja) * | 1997-11-20 | 1999-06-08 | Toshiba Corp | 不揮発性半導体メモリ |
JP2004022112A (ja) * | 2002-06-18 | 2004-01-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
JP2006269062A (ja) * | 2005-03-24 | 2006-10-05 | Samsung Electronics Co Ltd | ビットライン及び/またはワードラインの駆動能力を向上させた不揮発性メモリ装置 |
JP2007213179A (ja) * | 2006-02-08 | 2007-08-23 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
WO2008032394A1 (fr) * | 2006-09-15 | 2008-03-20 | Renesas Technology Corp. | Dispositif semi-conducteur |
JP2008112547A (ja) * | 2006-10-31 | 2008-05-15 | Elpida Memory Inc | 半導体記憶装置及びその書き込み制御方法 |
JP2009099200A (ja) * | 2007-10-17 | 2009-05-07 | Toshiba Corp | 情報処理システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3207254B2 (ja) | 1992-07-28 | 2001-09-10 | 沖電気工業株式会社 | 半導体不揮発性メモリ |
US7889544B2 (en) * | 2004-04-05 | 2011-02-15 | Super Talent Electronics, Inc. | High-speed controller for phase-change memory peripheral device |
KR100688540B1 (ko) | 2005-03-24 | 2007-03-02 | 삼성전자주식회사 | 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치 |
JP5013450B2 (ja) | 2006-08-29 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及びシングルチップマイクロコンピュータ |
-
2010
- 2010-06-18 JP JP2011527606A patent/JP5281163B2/ja not_active Expired - Fee Related
- 2010-06-18 US US13/389,260 patent/US8799560B2/en not_active Expired - Fee Related
- 2010-06-18 WO PCT/JP2010/060369 patent/WO2011021432A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11154393A (ja) * | 1997-11-20 | 1999-06-08 | Toshiba Corp | 不揮発性半導体メモリ |
JP2004022112A (ja) * | 2002-06-18 | 2004-01-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
JP2006269062A (ja) * | 2005-03-24 | 2006-10-05 | Samsung Electronics Co Ltd | ビットライン及び/またはワードラインの駆動能力を向上させた不揮発性メモリ装置 |
JP2007213179A (ja) * | 2006-02-08 | 2007-08-23 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
WO2008032394A1 (fr) * | 2006-09-15 | 2008-03-20 | Renesas Technology Corp. | Dispositif semi-conducteur |
JP2008112547A (ja) * | 2006-10-31 | 2008-05-15 | Elpida Memory Inc | 半導体記憶装置及びその書き込み制御方法 |
JP2009099200A (ja) * | 2007-10-17 | 2009-05-07 | Toshiba Corp | 情報処理システム |
Also Published As
Publication number | Publication date |
---|---|
JPWO2011021432A1 (ja) | 2013-01-17 |
US20120137058A1 (en) | 2012-05-31 |
US8799560B2 (en) | 2014-08-05 |
WO2011021432A1 (ja) | 2011-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8619493B2 (en) | Flexible memory operations in NAND flash devices | |
JP5063337B2 (ja) | 半導体装置 | |
US7916538B2 (en) | Memory device employing NVRAM and flash memory cells | |
JP5756622B2 (ja) | 半導体装置 | |
JP5281163B2 (ja) | 半導体装置およびメモリモジュール | |
US20160005469A1 (en) | Non-volatile memory device having configurable page size | |
JP5416079B2 (ja) | 半導体記憶装置、およびメモリモジュール | |
JP2011181134A (ja) | 不揮発性半導体装置の制御方法 | |
JP6073495B2 (ja) | 半導体装置 | |
JPWO2008120333A1 (ja) | 可変抵抗メモリ及びそのデータ書込み方法 | |
TWI453757B (zh) | Semiconductor memory device and its control method | |
JPWO2016174744A1 (ja) | 不揮発性メモリの制御方法、制御装置、および半導体記憶装置 | |
JP5568674B2 (ja) | 半導体記憶装置 | |
WO2016042665A1 (ja) | 半導体記憶装置およびそれを用いたストレージ装置 | |
WO2017017842A1 (ja) | メモリの制御装置、記憶装置、および、メモリの書込み方法 | |
JP2010170607A (ja) | 半導体メモリ | |
JP5807103B2 (ja) | 半導体装置 | |
KR20130095303A (ko) | 메모리의 스케일러블 성능을 위한 파이프라인 아키텍처 | |
JP5620557B2 (ja) | 情報処理システム | |
KR20160144563A (ko) | 불휘발성 메모리 모듈 및 그것의 동작 방법 | |
JP4998534B2 (ja) | 半導体記憶装置 | |
JP2014139862A (ja) | 半導体装置、および記憶装置 | |
KR20170112783A (ko) | 반도체 장치 및 이를 포함하는 시스템 | |
JP2011198417A (ja) | 半導体記憶装置 | |
JP2012185904A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5281163 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |