JP4998534B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4998534B2 JP4998534B2 JP2009230530A JP2009230530A JP4998534B2 JP 4998534 B2 JP4998534 B2 JP 4998534B2 JP 2009230530 A JP2009230530 A JP 2009230530A JP 2009230530 A JP2009230530 A JP 2009230530A JP 4998534 B2 JP4998534 B2 JP 4998534B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- memory cell
- pages
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
(付記1)
複数の入出力端子と、該複数の入出力端子の各々に対応するブロックからなるメモリセル配列と、該ブロックの各々に対して複数個隣接して設けられ、該メモリセル配列のデータをセンスするセンスアンプと、該複数のセンスアンプに対応する複数のスイッチと、該複数のセンスアンプを該複数のスイッチを介して該複数の入出力端子の対応する1つに接続する信号配線を含むことを特徴とする半導体記憶装置。
(付記2)
入力アドレスに応じて前記複数のスイッチの一つを選択的に導通することで、前記複数のセンスアンプに対応する複数ページから一つのページを選択してデータを読み出すことを特徴とする付記1記載の半導体記憶装置。
(付記3)
前記メモリセル配列はフラッシュメモリセルを含むことを特徴とする付記1記載の半導体記憶装置。
(付記4)
前記ブロックの複数個をまとめて1つの消去単位として前記メモリセル配列のデータ消去を該消去単位ごとに順次実行することを特徴とする付記3記載の半導体記憶装置。
(付記5)
メモリセル配列から複数のページ分のデータを同時に読み出して複数のセンスアンプに記憶し選択されたページのデータを選択されたセンスアンプから読み出す半導体記憶装置であって、1つの入出力端子に対して該複数のページに対応するメモリセル領域が該メモリセル配列内で互いに隣接して配置され、該1つの入出力端子に対して該複数のセンスアンプが互いに隣接して配置され、該1つの入出力端子に対して設けられた該複数のセンスアンプを該1つの入出力端子に接続する配線を含むことを特徴とする半導体記憶装置。
(付記6)前記メモリセル配列はフラッシュメモリセルを含むことを特徴とする付記5記載の半導体記憶装置。
(付記7)
複数の入出力端子に対応する前記メモリセル領域をまとめて1つの消去単位として前記メモリセル配列のデータ消去を該消去単位ごとに順次実行することを特徴とする付記6記載の半導体記憶装置。
(付記8)
メモリセル配列から複数のページ分のデータを同時に読み出して複数のセンスアンプに記憶し選択されたページのデータを選択されたセンスアンプから読み出す半導体記憶装置であって、1つの入出力端子に対して該複数のページに対応するメモリセル領域が該メモリセル配列内で互いに隣接して配置されることを特徴とする半導体記憶装置。
(付記9)
メモリセル配列から複数のページ分のデータを同時に読み出して複数のセンスアンプに記憶し選択されたページのデータを選択されたセンスアンプから読み出す半導体記憶装置であって、1つの入出力端子に対して該複数のセンスアンプが互いに隣接して配置され、該1つの入出力端子に対して設けられた該複数のセンスアンプを該1つの入出力端子に接続する配線を含むことを特徴とする半導体記憶装置。
(付記10)
複数のI/O構成からなる電気的に書き換え可能な不揮発性メモリにおいて、複数のI/Oを任意の数ごとに複数のI/O群に分割され、ワードラインは分割されたI/O群と同数に分割され、各々ワードラインドライバーを有し、読み出し時はI/O分のワードラインがすべて選択され、I/O分のデータを読み出し、プログラム時は1つ或いは複数のI/O群分のワードラインに選択的に高電圧が印加されることを特徴とする半導体記憶装置。
(付記11)
プログラム時はI/O分全てにプログラムが行なわれるまでI/O群毎にプログラムを行なうことを特徴とする付記10記載の半導体記憶装置。
(付記12)
プログラム用シーケンサを有し、I/O分のデータをプログラムする際はシーケンサにより内部で自動的にI/O群毎に連続してプログラムを行なうことを特徴とする付記11記載の半導体記憶装置。
11 入出力バッファ
12 センスアンプ
13 スイッチ
14 信号線
20 メモリセル配列
21 入出力バッファ
22 センスアンプ
23 スイッチ
24 信号線
51 消去回路
52 消去制御回路
53 アドレスバッファ
Claims (1)
- 複数のI/O構成からなる電気的に書き換え可能な不揮発性メモリにおいて、複数N個の入出力端子I/O0〜I/ONを複数m個毎に纏めることにより、各I/O群がm個の入出力端子を含む複数N/m個(N/mは整数)のI/O群に分割し、ワードラインは分割されたI/O群と同数に分割され、各々ワードラインドライバーを有し、読み出し時はI/O分のワードラインがすべて選択され、I/O分のデータを読み出し、プログラム時は1つ或いは複数であってN/m個より少ない個数のI/O群分のワードラインに選択的に高電圧が印加されることを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009230530A JP4998534B2 (ja) | 2009-10-02 | 2009-10-02 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009230530A JP4998534B2 (ja) | 2009-10-02 | 2009-10-02 | 半導体記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000229690A Division JP4467728B2 (ja) | 2000-07-28 | 2000-07-28 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009301714A JP2009301714A (ja) | 2009-12-24 |
JP4998534B2 true JP4998534B2 (ja) | 2012-08-15 |
Family
ID=41548435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009230530A Expired - Fee Related JP4998534B2 (ja) | 2009-10-02 | 2009-10-02 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4998534B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10177797A (ja) * | 1996-12-17 | 1998-06-30 | Toshiba Corp | 半導体記憶装置 |
JP2000173283A (ja) * | 1998-12-08 | 2000-06-23 | Hitachi Ltd | 半導体記憶装置及びデータ処理装置 |
-
2009
- 2009-10-02 JP JP2009230530A patent/JP4998534B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009301714A (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11955204B2 (en) | Apparatuses and methods for concurrently accessing different memory planes of a memory | |
JP4452463B2 (ja) | レイアウト面積を減らし、バンクごとに独立的な動作を実行することができるデコーダを有するフラッシュメモリ装置 | |
KR100806119B1 (ko) | 플래시 메모리 장치 및 플래시 메모리 장치의 멀티-페이지프로그램 방법 | |
KR100645047B1 (ko) | 불휘발성 메모리 장치 및 그것의 고속 프로그램 방법 | |
JP2003203493A (ja) | Nandフラッシュメモリ装置 | |
JP2010040144A (ja) | 不揮発性半導体記憶システム | |
US6826081B2 (en) | Nonvolatile semiconductor memory device, nonvolatile semiconductor memory device-integrated system, and defective block detecting method | |
KR100204721B1 (ko) | 메모리블럭으로 분활된 메모리셀 어레이를 갖는 전기적 소거 가능한 반도체 불휘발성 기억장치 | |
US8467252B2 (en) | Word line activation in memory devices | |
US20060067148A1 (en) | Semiconductor device and data write method | |
JP2021121982A (ja) | メモリ装置におけるプログラム禁止 | |
US20070130488A1 (en) | Semiconductor device and data storage apparatus | |
JPH06314496A (ja) | 不揮発性半導体記憶装置 | |
JPWO2004093091A1 (ja) | 不揮発性半導体記憶装置 | |
JP4998534B2 (ja) | 半導体記憶装置 | |
JP4467728B2 (ja) | 半導体記憶装置 | |
JP5116337B2 (ja) | 半導体記憶装置 | |
JP5537508B2 (ja) | 半導体記憶装置 | |
JPH097364A (ja) | 半導体記憶装置 | |
US8125839B2 (en) | Memory device and method reducing fluctuation of read voltage generated during read while write operation | |
KR100903694B1 (ko) | 반도체 장치 및 데이터 써넣기 방법 | |
JP3362917B2 (ja) | 半導体メモリ装置 | |
JPH09288898A (ja) | 半導体記憶装置 | |
JP2005302230A (ja) | 不揮発性半導体記憶装置 | |
JP2013114714A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |