JP2010079729A5 - - Google Patents

Download PDF

Info

Publication number
JP2010079729A5
JP2010079729A5 JP2008249133A JP2008249133A JP2010079729A5 JP 2010079729 A5 JP2010079729 A5 JP 2010079729A5 JP 2008249133 A JP2008249133 A JP 2008249133A JP 2008249133 A JP2008249133 A JP 2008249133A JP 2010079729 A5 JP2010079729 A5 JP 2010079729A5
Authority
JP
Japan
Prior art keywords
subsystem
power saving
saving state
multiprocessor system
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008249133A
Other languages
English (en)
Japanese (ja)
Other versions
JP2010079729A (ja
JP5094666B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008249133A priority Critical patent/JP5094666B2/ja
Priority claimed from JP2008249133A external-priority patent/JP5094666B2/ja
Priority to US12/565,429 priority patent/US8301923B2/en
Publication of JP2010079729A publication Critical patent/JP2010079729A/ja
Publication of JP2010079729A5 publication Critical patent/JP2010079729A5/ja
Priority to US13/617,938 priority patent/US8886978B2/en
Application granted granted Critical
Publication of JP5094666B2 publication Critical patent/JP5094666B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2008249133A 2008-09-26 2008-09-26 マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム Expired - Fee Related JP5094666B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008249133A JP5094666B2 (ja) 2008-09-26 2008-09-26 マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム
US12/565,429 US8301923B2 (en) 2008-09-26 2009-09-23 Multiprocessor system including a power saving mode and control method thereof, and computer-readable medium
US13/617,938 US8886978B2 (en) 2008-09-26 2012-09-14 Multiprocessor system and control method where a power saving mode control that safely stops/starts accesses to a shared memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008249133A JP5094666B2 (ja) 2008-09-26 2008-09-26 マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012203535A Division JP5705185B2 (ja) 2012-09-14 2012-09-14 通信装置及びその制御方法、並びに、コンピュータプログラム

Publications (3)

Publication Number Publication Date
JP2010079729A JP2010079729A (ja) 2010-04-08
JP2010079729A5 true JP2010079729A5 (https=) 2011-11-04
JP5094666B2 JP5094666B2 (ja) 2012-12-12

Family

ID=42058905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008249133A Expired - Fee Related JP5094666B2 (ja) 2008-09-26 2008-09-26 マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム

Country Status (2)

Country Link
US (2) US8301923B2 (https=)
JP (1) JP5094666B2 (https=)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010035315A1 (ja) * 2008-09-24 2010-04-01 富士通株式会社 マルチコアｃｐｕにおける消費電力制御方法，消費電力制御プログラム及び情報処理システム
US9423866B2 (en) * 2014-07-16 2016-08-23 Eta Compute, Inc. Asynchronous processor that adjusts a respective operating voltage for causing a task to consume substantially all of a respective allocated time interval for the task
KR101596222B1 (ko) * 2009-08-25 2016-02-23 삼성전자주식회사 영상 재생 장치의 부팅을 제어하는 방법 및 그 장치
US8856458B2 (en) 2009-12-15 2014-10-07 Advanced Micro Devices, Inc. Polymorphous signal interface between processing units
US9128718B1 (en) * 2010-03-29 2015-09-08 Amazon Technologies, Inc. Suspend using internal rewriteable memory
JP5763934B2 (ja) 2011-02-17 2015-08-12 キヤノン株式会社 データ処理装置及びその省電力制御方法
JP2013208811A (ja) * 2012-03-30 2013-10-10 Canon Inc 画像形成装置及びその制御方法、並びにプログラム
US20140177470A1 (en) * 2012-12-20 2014-06-26 Marvell World Trade Ltd. Memory Sharing in a Network Device
US9696789B2 (en) * 2014-08-18 2017-07-04 Xilinx, Inc. Sub-system power management control
TWI653527B (zh) * 2014-12-27 2019-03-11 美商英特爾公司 當計算元件運作時致能系統低電力狀態之技術
JP2016208453A (ja) * 2015-04-28 2016-12-08 キヤノン株式会社 画像形成装置、画像形成装置の制御方法、及びプログラム
JP6444264B2 (ja) * 2015-05-29 2018-12-26 キヤノン株式会社 通信装置、制御方法及びプログラム
JP6772007B2 (ja) * 2016-09-12 2020-10-21 キヤノン株式会社 情報処理装置及びその制御方法、コンピュータプログラム
GB201721734D0 (en) * 2017-12-22 2018-02-07 Nordic Semiconductor Asa Inter-processor communication
JP7172662B2 (ja) * 2019-01-30 2022-11-16 セイコーエプソン株式会社 電子機器及び回路基板
CN115334620A (zh) * 2021-05-10 2022-11-11 华为技术有限公司 用于低功率模式传输的方法和装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5056000A (en) * 1988-06-21 1991-10-08 International Parallel Machines, Inc. Synchronized parallel processing with shared memory
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5845322A (en) * 1996-09-17 1998-12-01 Vlsi Technology, Inc. Modular scalable multi-processor architecture
JPH11110363A (ja) * 1997-09-30 1999-04-23 Sharp Corp マルチプロセッサシステム
JP2000105639A (ja) 1998-09-29 2000-04-11 Sony Corp 省電力化回路
JP3360665B2 (ja) * 1999-03-12 2002-12-24 セイコーエプソン株式会社 省電力モードを有する電子印刷装置および制御方法
US6535945B1 (en) * 1999-08-31 2003-03-18 Sun Microsystems, Inc. Method and apparatus for programmable adjustment of computer system bus parameters
US6920572B2 (en) * 2000-11-15 2005-07-19 Texas Instruments Incorporated Unanimous voting for disabling of shared component clocking in a multicore DSP device
JP3870030B2 (ja) * 2001-02-28 2007-01-17 キヤノン株式会社 割込み制御回路を有するインクジェット記録装置および記録装置の制御方法
US7185174B2 (en) * 2001-03-02 2007-02-27 Mtekvision Co., Ltd. Switch complex selectively coupling input and output of a node in two-dimensional array to four ports and using four switches coupling among ports
JP2003089254A (ja) 2001-09-18 2003-03-25 Canon Inc 情報入出力装置、画像処理装置、画像処理装置のネットワーク制御方法、ネットワーク制御プログラム及び該プログラムを格納したコンピュータ読み取り可能な記録媒体
US7502817B2 (en) * 2001-10-26 2009-03-10 Qualcomm Incorporated Method and apparatus for partitioning memory in a telecommunication device
JP2004038642A (ja) * 2002-07-04 2004-02-05 Renesas Technology Corp マルチプロセッサ
US7058829B2 (en) * 2002-08-14 2006-06-06 Intel Corporation Method and apparatus for a computing system having an active sleep mode CPU that uses the cache of a normal active mode CPU
JP2005111715A (ja) 2003-10-03 2005-04-28 Seiko Epson Corp 印刷装置及びその制御方法
JP4773693B2 (ja) 2004-06-07 2011-09-14 キヤノン株式会社 メモリ制御システム
JP2006221381A (ja) 2005-02-09 2006-08-24 Sharp Corp プロセッサシステム、該プロセッサシステムを備えた画像形成装置
JP2006259906A (ja) 2005-03-15 2006-09-28 Ricoh Co Ltd 通信制御装置、通信制御システム、省電力制御方法、省電力制御プログラム、および該プログラムを記録した記録媒体
JP2006318380A (ja) * 2005-05-16 2006-11-24 Handotai Rikougaku Kenkyu Center:Kk 回路システム
JP4687399B2 (ja) * 2005-11-07 2011-05-25 セイコーエプソン株式会社 マルチプロセッサシステム及びデータバックアップ方法
KR100788980B1 (ko) * 2006-02-03 2007-12-27 엠텍비젼 주식회사 휴대형 장치 및 공유 메모리의 저전력 모드 제어 방법
JP4463216B2 (ja) 2006-02-09 2010-05-19 日本電気株式会社 省電力機能を備えた無線通信端末
JP2008044223A (ja) * 2006-08-16 2008-02-28 Seiko Epson Corp 情報処理装置、印刷装置、情報処理方法及びプログラム
US7424630B2 (en) * 2006-10-31 2008-09-09 Hewlett-Packard Development Company, L.P. Multiprocessor system with selective processor power down of core and inter-processor communications ports
ES2381329T3 (es) * 2009-09-09 2012-05-25 Samsung Electronics Co., Ltd. Aparato de formación de imágenes y método correspondiente de control de ahorro de energía

Similar Documents

Publication Publication Date Title
JP2010079729A5 (https=)
JP5492305B2 (ja) マルチコアプロセッサのための割込みマスク
JP5094666B2 (ja) マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム
WO2010096263A3 (en) Atomic-operation coalescing technique in multi-chip systems
JP4678623B2 (ja) 非対称型異種混合マルチプロセッサ環境（ａｓｙｍｍｅｔｒｉｃ ｈｅｔｅｒｏｇｅｎｅｏｕｓ ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ ｅｎｖｉｒｏｎｍｅｎｔ）におけるメモリバリア要素（Ｐｒｉｍｉｔｉｖｅ）
US20100100706A1 (en) Multiple processor system, system structuring method in multiple processor system and program thereof
JP2011526390A5 (https=)
TW201248389A (en) Reducing power consumption of uncore circuitry of a processor
JP2012150583A5 (https=)
US9632557B2 (en) Active state power management (ASPM) to reduce power consumption by PCI express components
JP2014504416A5 (https=)
KR20130032402A (ko) 전력-최적화된 인터럽트 전달
CN102646446A (zh) 硬件动态高速缓存电源管理
US10705590B2 (en) Power-conserving cache memory usage
CN112988375B (zh) 进程管理方法和装置、电子设备
US20140129751A1 (en) Hybrid interface to improve semiconductor memory based ssd performance
KR20120072211A (ko) 메모리 매핑장치 및 이를 구비한 멀티프로세서 시스템온칩 플랫폼
EP2808758B1 (en) Reduced Power Mode of a Cache Unit
CN101303687A (zh) 一种嵌入式异构多核体系片上通信的实现方法
WO2016206463A1 (zh) 一种写操作控制方法、装置及系统
JP2005346672A (ja) メモリ制御方法、メモリ制御システム、プログラム及び記憶媒体
CN120407452A (zh) 数据更新方法、装置及电子设备
US9696790B2 (en) Power management through power gating portions of an idle processor
US9317433B1 (en) Multi-core processing system having cache coherency in dormant mode
KR20150050786A (ko) 코어와 주변 코어 간의 캐시 관리 방법