JP2010067327A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2010067327A JP2010067327A JP2008234255A JP2008234255A JP2010067327A JP 2010067327 A JP2010067327 A JP 2010067327A JP 2008234255 A JP2008234255 A JP 2008234255A JP 2008234255 A JP2008234255 A JP 2008234255A JP 2010067327 A JP2010067327 A JP 2010067327A
- Authority
- JP
- Japan
- Prior art keywords
- line
- voltage
- read
- word line
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000007423 decrease Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 18
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000013500 data storage Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- BSFODEXXVBBYOC-UHFFFAOYSA-N 8-[4-(dimethylamino)butan-2-ylamino]quinolin-6-ol Chemical compound C1=CN=C2C(NC(CCN(C)C)C)=CC(O)=CC2=C1 BSFODEXXVBBYOC-UHFFFAOYSA-N 0.000 description 1
- 101100421144 Danio rerio selenoo1 gene Proteins 0.000 description 1
- 101100202896 Mus musculus Selenoo gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】不揮発性半導体記憶装置は、複数のメモリセルが直列接続され、その一端が第1の選択ゲートトランジスタを介してビット線に、他端が第2の選択ゲートトランジスタを介してソース線に接続されたNANDストリングを有し、前記複数のメモリセルの制御ゲートがそれぞれワード線に、前記第1及び第2の選択ゲートトランジスタのゲートがそれぞれ第1及び第2の選択ゲート線に接続され、前記NANDストリングの選択ワード線に読み出し用電圧を、非選択ワード線にセルデータによらずセルがオンする読み出しパス電圧を与えるデータ読み出し時、前記第1及び第2の選択ゲート線のいずれかに隣接するワード線が非選択の場合にこれに、他の非選択ワード線に与える第1の読み出しパス電圧より高い第2の読み出しパス電圧を与える。
【選択図】図7
Description
前記NANDストリングの選択ワード線に読み出し用電圧を、非選択ワード線にセルデータによらずセルがオンする読み出しパス電圧を与えるデータ読み出し時、前記第1及び第2の選択ゲート線のいずれかに隣接するワード線が非選択の場合にこれに、他の非選択ワード線に与える第1の読み出しパス電圧より高い第2の読み出しパス電圧を与えることを特徴とする。
前記NANDストリングの選択ワード線に読み出し用電圧を、非選択ワード線にセルデータによらずセルがオンする第1の読み出しパス電圧を与えるデータ読み出し時、前記ダミーワード線に前記第1の読み出しパス電圧より高い第2の読み出しパス電圧を与えることを特徴とする。
負しきい値の消去状態を確認する消去ベリファイ方式として、セルソース線CELSRCからビット線BL側にセル電流を流す方式を適用した場合を説明する。
図9は、図5及び図6で説明したと同じ消去ベリファイ条件を適用したときの読み出し動作条件の他の例を、一つのNANDストリングに着目して、図7と対応させて示している。図7との相違を説明すれば、次の通りである。
NAND型フラッシュメモリにおいて、負しきい値の消去状態を確認する消去ベリファイ方式として、ビット線BL側からセルソース線CELSRC側へセル電流を流す方式を適用した場合を説明する。
図14は、図10及び図11で説明したと同じ消去ベリファイ条件を適用したときの読み出し動作条件の他の例を、一つのNANDストリングに着目して示している。選択ワード線に隣接する非選択ワード線の読み出しパス電圧を考慮する点で、図9の実施態様2と対応する。
近年、NAND型フラッシュメモリの微細化と大容量化が進むにつれて、種々の書き込みディスターブが問題になっている。その一つに、選択ゲートトランジスタに隣接するセルの書き込み特性劣化の問題がある。即ち、選択ゲートトランジスタに隣接するセルが、選択ゲートトランジスタからの容量カップリングや、選択ゲートトランジスタの存在により他のセルとは異なる書き込み条件になること、に起因して、書き込み特性が低下する。
図16は、同様のダミーセル方式の場合の、図12の実施態様3に対応する読み出し動作条件を示している。
Claims (5)
- 複数のメモリセルが直列接続され、その一端が第1の選択ゲートトランジスタを介してビット線に、他端が第2の選択ゲートトランジスタを介してソース線に接続されたNANDストリングを有し、前記複数のメモリセルの制御ゲートがそれぞれワード線に、前記第1及び第2の選択ゲートトランジスタのゲートがそれぞれ第1及び第2の選択ゲート線に接続され、
前記NANDストリングの選択ワード線に読み出し用電圧を、非選択ワード線にセルデータによらずセルがオンする読み出しパス電圧を与えるデータ読み出し時、前記第1及び第2の選択ゲート線のいずれかに隣接するワード線が非選択の場合にこれに、他の非選択ワード線に与える第1の読み出しパス電圧より高い第2の読み出しパス電圧を与える
ことを特徴とする不揮発性半導体記憶装置。 - 消去ベリファイは、前記NANDストリングの全ワード線を接地電圧以上に設定し、前記第2の選択ゲートトランジスタをオンにし、これに遅れて前記第1の選択ゲートトランジスタをオンにして、前記ソース線側から前記ビット線側にセル電流を流して前記ビット線の充電レベルを検知して、消去判定を行うものであり、
前記データ読み出し時、前記第1の選択ゲート線に隣接するワード線が非選択の場合にこれに、他の非選択ワード線に与える第1の読み出しパス電圧より高い第2の読み出しパス電圧を与える
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 消去ベリファイは、前記NANDストリングの全ワード線を接地電圧以上に設定し、前記ソース線及び前記NANDストリングが形成されたウェルに正電圧を、前記ビット線にそれより高いビット線電圧を与え、前記第1の選択ゲートトランジスタをオンにし、これに遅れて前記第2の選択ゲートトランジスタをオンにして、前記ビット線側から前記ソース線側に流れるセル電流による前記ビット線のレベル低下を検知して、消去判定を行うものであり、
前記データ読み出し時、前記第2の選択ゲート線に隣接するワード線が非選択の場合にこれに、他の非選択ワード線に与える第1の読み出しパス電圧より高い第2の読み出しパス電圧を与える
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記データ読み出し時、前記選択ワード線に隣接する二つの非選択ワード線に前記第2の読み出しパス電圧を与える
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 複数のメモリセルが直列接続され、その一端が第1の選択ゲートトランジスタを介してビット線に、他端が第2の選択ゲートトランジスタを介してソース線に接続され、第1及び第2の選択ゲートトランジスタの少なくとも一方に隣接してダミーセルが挿入されたNANDストリングを有し、前記複数のメモリセルの制御ゲートがそれぞれワード線に、前記ダミーセルの制御ゲートがダミーワード線に、前記第1及び第2の選択ゲートトランジスタのゲートがそれぞれ第1及び第2の選択ゲート線に接続され、
前記NANDストリングの選択ワード線に読み出し用電圧を、非選択ワード線にセルデータによらずセルがオンする第1の読み出しパス電圧を与えるデータ読み出し時、前記ダミーワード線に前記第1の読み出しパス電圧より高い第2の読み出しパス電圧を与える
ことを特徴とする不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008234255A JP4856138B2 (ja) | 2008-09-12 | 2008-09-12 | 不揮発性半導体記憶装置 |
US12/499,237 US8023327B2 (en) | 2008-09-12 | 2009-07-08 | Non-volatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008234255A JP4856138B2 (ja) | 2008-09-12 | 2008-09-12 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010067327A true JP2010067327A (ja) | 2010-03-25 |
JP4856138B2 JP4856138B2 (ja) | 2012-01-18 |
Family
ID=42007098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008234255A Active JP4856138B2 (ja) | 2008-09-12 | 2008-09-12 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8023327B2 (ja) |
JP (1) | JP4856138B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011204299A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012142039A (ja) * | 2010-12-28 | 2012-07-26 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013246849A (ja) * | 2012-05-25 | 2013-12-09 | Toshiba Corp | メモリシステム |
JP2014049144A (ja) * | 2012-08-29 | 2014-03-17 | Toshiba Corp | 半導体記憶装置 |
JP2015015069A (ja) * | 2014-08-15 | 2015-01-22 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US9070474B2 (en) | 2013-02-14 | 2015-06-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2022542986A (ja) * | 2020-04-28 | 2022-10-07 | 長江存儲科技有限責任公司 | メモリデバイスならびにそれの消去および検証方法 |
US12100456B2 (en) | 2023-04-28 | 2024-09-24 | Yangtze Memory Technologies Co., Ltd. | Memory device and erasing and verification method thereof |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8737129B2 (en) | 2008-11-14 | 2014-05-27 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and read method thereof |
KR101490426B1 (ko) * | 2008-11-14 | 2015-02-06 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
KR101001416B1 (ko) * | 2009-02-10 | 2010-12-14 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 프로그램 및 독출 방법 |
JP2011086364A (ja) * | 2009-09-17 | 2011-04-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4913191B2 (ja) * | 2009-09-25 | 2012-04-11 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR101692451B1 (ko) | 2010-05-24 | 2017-01-04 | 삼성전자주식회사 | 메모리 반도체 장치 및 그 동작 방법 |
KR101605911B1 (ko) * | 2010-07-09 | 2016-03-23 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자 및 그 소거방법 |
KR101784973B1 (ko) | 2010-11-11 | 2017-10-13 | 삼성전자주식회사 | 메모리 소자의 동작 전압 제공 방법 및 메모리 컨트롤러 |
US8472266B2 (en) * | 2011-03-31 | 2013-06-25 | Sandisk Technologies Inc. | Reducing neighbor read disturb |
US9030884B2 (en) | 2011-04-06 | 2015-05-12 | Micron Technology, Inc. | Method and apparatus for pre-charging data lines in a memory cell array |
JP5341965B2 (ja) | 2011-09-02 | 2013-11-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8897070B2 (en) * | 2011-11-02 | 2014-11-25 | Sandisk Technologies Inc. | Selective word line erase in 3D non-volatile memory |
US9430735B1 (en) | 2012-02-23 | 2016-08-30 | Micron Technology, Inc. | Neural network in a memory device |
US8937835B2 (en) | 2012-03-13 | 2015-01-20 | Sandisk Technologies Inc. | Non-volatile storage with read process that reduces disturb |
US9171627B2 (en) | 2012-04-11 | 2015-10-27 | Aplus Flash Technology, Inc. | Non-boosting program inhibit scheme in NAND design |
US9087595B2 (en) | 2012-04-20 | 2015-07-21 | Aplus Flash Technology, Inc. | Shielding 2-cycle half-page read and program schemes for advanced NAND flash design |
US8760928B2 (en) * | 2012-06-20 | 2014-06-24 | Macronix International Co. Ltd. | NAND flash biasing operation |
US9245637B2 (en) * | 2013-09-06 | 2016-01-26 | Sandisk Technologies Inc. | Systems and methods for read disturb management in non-volatile memory |
KR102154620B1 (ko) * | 2013-12-19 | 2020-09-10 | 삼성전자주식회사 | 비휘발성 메모리 장치의 소거 방법 및 그것을 포함하는 저장 장치 |
KR102116668B1 (ko) * | 2014-02-04 | 2020-05-29 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 불 휘발성 메모리 장치의 동작 방법 |
US9343159B2 (en) * | 2014-08-21 | 2016-05-17 | Sandisk Technologies Inc. | Avoiding unintentional program or erase of a select gate transistor |
KR102475445B1 (ko) * | 2016-09-12 | 2022-12-08 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
US10115464B1 (en) * | 2017-07-27 | 2018-10-30 | Sandisk Technologies Llc | Electric field to reduce select gate threshold voltage shift |
KR102591011B1 (ko) * | 2018-02-26 | 2023-10-19 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
JP2020155577A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
KR20220155870A (ko) * | 2021-05-17 | 2022-11-24 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11250681A (ja) * | 1998-02-26 | 1999-09-17 | Toshiba Corp | 半導体集積回路装置および不揮発性半導体メモリの消去ベリファイ方法 |
JP2003178590A (ja) * | 2001-12-11 | 2003-06-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2005116102A (ja) * | 2003-10-09 | 2005-04-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2005285185A (ja) * | 2004-03-29 | 2005-10-13 | Toshiba Corp | 半導体記憶装置 |
JP2005327409A (ja) * | 2004-05-17 | 2005-11-24 | Toshiba Corp | 半導体記憶装置 |
JP2007080477A (ja) * | 2005-09-09 | 2007-03-29 | Samsung Electronics Co Ltd | セルストリングに配置されるダミーセルを持つ不揮発性半導体メモリ装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3866650B2 (ja) | 2002-11-29 | 2007-01-10 | 株式会社東芝 | 不揮発性半導体記憶装置及びその消去ベリファイ方法 |
US7064981B2 (en) | 2004-08-04 | 2006-06-20 | Micron Technology, Inc. | NAND string wordline delay reduction |
JP2008108317A (ja) | 2006-10-24 | 2008-05-08 | Toshiba Corp | Nand型フラッシュメモリ装置 |
US7590007B2 (en) | 2007-01-11 | 2009-09-15 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2008251138A (ja) * | 2007-03-30 | 2008-10-16 | Toshiba Corp | 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード |
US7675772B2 (en) * | 2007-10-26 | 2010-03-09 | Micron Technology, Inc. | Multilevel memory cell operation |
US7768838B2 (en) * | 2007-10-30 | 2010-08-03 | Micron Technology, Inc. | Operating memory cells |
JP2009193631A (ja) | 2008-02-14 | 2009-08-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009252278A (ja) | 2008-04-04 | 2009-10-29 | Toshiba Corp | 不揮発性半導体記憶装置及びメモリシステム |
-
2008
- 2008-09-12 JP JP2008234255A patent/JP4856138B2/ja active Active
-
2009
- 2009-07-08 US US12/499,237 patent/US8023327B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11250681A (ja) * | 1998-02-26 | 1999-09-17 | Toshiba Corp | 半導体集積回路装置および不揮発性半導体メモリの消去ベリファイ方法 |
JP2003178590A (ja) * | 2001-12-11 | 2003-06-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2005116102A (ja) * | 2003-10-09 | 2005-04-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2005285185A (ja) * | 2004-03-29 | 2005-10-13 | Toshiba Corp | 半導体記憶装置 |
JP2005327409A (ja) * | 2004-05-17 | 2005-11-24 | Toshiba Corp | 半導体記憶装置 |
JP2007080477A (ja) * | 2005-09-09 | 2007-03-29 | Samsung Electronics Co Ltd | セルストリングに配置されるダミーセルを持つ不揮発性半導体メモリ装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011204299A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012142039A (ja) * | 2010-12-28 | 2012-07-26 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013246849A (ja) * | 2012-05-25 | 2013-12-09 | Toshiba Corp | メモリシステム |
JP2014049144A (ja) * | 2012-08-29 | 2014-03-17 | Toshiba Corp | 半導体記憶装置 |
US9070474B2 (en) | 2013-02-14 | 2015-06-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2015015069A (ja) * | 2014-08-15 | 2015-01-22 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP2022542986A (ja) * | 2020-04-28 | 2022-10-07 | 長江存儲科技有限責任公司 | メモリデバイスならびにそれの消去および検証方法 |
JP7279259B2 (ja) | 2020-04-28 | 2023-05-22 | 長江存儲科技有限責任公司 | メモリデバイスならびにそれの消去および検証方法 |
US11676665B2 (en) | 2020-04-28 | 2023-06-13 | Yangtze Memory Technologies Co., Ltd. | Memory device and erasing and verification method thereof |
US12100456B2 (en) | 2023-04-28 | 2024-09-24 | Yangtze Memory Technologies Co., Ltd. | Memory device and erasing and verification method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20100067299A1 (en) | 2010-03-18 |
US8023327B2 (en) | 2011-09-20 |
JP4856138B2 (ja) | 2012-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4856138B2 (ja) | 不揮発性半導体記憶装置 | |
JP6400547B2 (ja) | メモリデバイス | |
JP3810985B2 (ja) | 不揮発性半導体メモリ | |
JP4510060B2 (ja) | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 | |
US7672166B2 (en) | Method of programming in a non-volatile memory device and non-volatile memory device for performing the same | |
US7505322B2 (en) | Method for reading NAND flash memory device using self-boosting | |
JP2008084471A (ja) | 半導体記憶装置 | |
US10418113B2 (en) | Operation method for suppressing floating gate (FG) coupling | |
JP2008135100A (ja) | 半導体記憶装置及びそのデータ消去方法 | |
JP2008140488A (ja) | 半導体記憶装置 | |
JP2008146771A (ja) | 半導体記憶装置 | |
US8068362B2 (en) | Non-volatile semiconductor memory device and method of reading the same | |
JP2009266349A (ja) | 不揮発性半導体記憶装置 | |
JP5992983B2 (ja) | 不揮発性半導体記憶装置 | |
JP2014186763A (ja) | 不揮発性半導体記憶装置 | |
JP2013125576A (ja) | 不揮発性半導体記憶装置 | |
JP2004014043A (ja) | 不揮発性半導体メモリ | |
JP2009043390A (ja) | 不揮発性メモリ装置のソフトプログラム方法 | |
JP2010123201A (ja) | 不揮発性半導体記憶装置 | |
JP2007305204A (ja) | 不揮発性半導体記憶装置 | |
JP2011150749A (ja) | 不揮発性半導体記憶装置 | |
KR102416047B1 (ko) | 더미 셀의 제어 방법 및 반도체 장치 | |
JP2009272026A (ja) | 不揮発性半導体記憶装置 | |
JP2009301599A (ja) | 不揮発性半導体記憶装置 | |
US10032519B2 (en) | Semiconductor memory device in which bit line pre-charging, which is based on result of verify operation, is initiated prior to completion of the verify operation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4856138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |