JP2010041141A - フィルタ、分波器、および通信機器 - Google Patents

Abstract

【課題】高い抑圧度を持つフィルタを実現する。
【解決手段】フィルタ２５は、シングル型の共通端子Ａｎｔとバランス型の２つの端子２４ａ、２４ｂを備え、平衡線路と不平衡線路を変換する変換回路２３と、変換回路２３の２つの出力端子２４ａ、２４ｂにそれぞれ接続され、通過帯域の信号を通過させる２つのフィルタ部１７ａ、１７ｂと、２つのフィルタ部１７ａ、１７ｂのいずれか一方および変換回路２３をまたいで設けられる橋絡容量ＣＢとを備える。橋絡容量ＣＢがまたがるフィルタ部１７ａの変換回路２３と逆側の線路におけるインダクタンスＬ_p4と、橋絡容量ＣＢがまたがるフィルタ部１７ａではない他方のフィルタ部１７ｂと変換回路２３を接続する線路におけるインダクタンスＬ_p3とは電磁的に結合している。
【選択図】図１８

Description

本発明は、例えば、携帯電話に代表される通信機器のアンテナに接続されるフィルタ、分波器および通信機器に関する。

図３５は、従来のアンテナ分波器の構成を示す図である。従来のアンテナ分波器８１は、共通端子Ａｎｔと送信端子Ｔｘの間に送信フィルタ８２が接続され、共通端子Ａｎｔと受信端子Ｒｘとの間に受信フィルタ８３が接続された構成となっている。アンテナ分波器８１が、例えば携帯電話で使われる場合には、共通端子Ａｎｔはアンテナに接続され、送信端子Ｔｘは送信回路に、受信端子Ｒｘは受信回路に接続される。

送信フィルタ８２の通過帯域と受信フィルタ８３の通過帯域とは異なるので、送信端子Ｔｘに入力された送信信号は、送信フィルタ８２を通過すると、受信フィルタ８３側には流れずに共通端子Ａｎｔからアンテナへ出力される。そして、送信信号はアンテナで電波に変換されて放射される。一方、アンテナが受信した受信信号は、受信フィルタ８３を通過し、受信端子Ｒｘから受信回路に入力される。これが理想的なアンテナ分波器内の信号の流れである。

しかし、実際のアンテナ分波器では、送信フィルタ８２から出力された送信信号の全てが共通端子Ａｎｔからアンテナへ出力されるわけではなく、その一部が受信フィルタ８３に流れ込んで受信端子Ｒｘに到達する。そのため、受信端子Ｒｘから受信回路に入力される受信信号はノイズを含むことに成り、その結果、受信性能を劣化するという問題があった。

ここで、送信回路から送信端子Ｔｘに入力された送信信号のうち、受信フィルタ８３側に漏れて受信端子Ｒｘへ到達する送信信号をどの程度抑えられるかを示す値として使用されるのが、送信−受信間アイソレーション（以下、単にアイソレーションと称する）である。通常、アンテナ分波器のアイソレーションは５０ｄＢ程度である。この５０ｄＢというアイソレーションの値は、アンテナ分波器に求められる性能を満たすには十分な値ではない。

従来、このような受信性能劣化を防ぐために、受信回路内にフィルタが追加されていたが、これにより、機器の増大、コスト高、複雑化を招いていた。したがって、アンテナ分波器のアイソレーション向上は、携帯電話設計において、業界共通の課題となっていた。

そこで、送信回路から受信回路への送信信号漏れの原因の一つであるアンテナ分波器内での不要な電磁結合を取り除くための構造が提案されている（例えば、下記特許文献１、および特許文献２参照）。特許文献１では、不要な電磁結合を取り除くためにシールド電極を設ける構成が開示されている。特許文献２では、アンテナ分波器パッケージのグランド端子の接続を工夫することによって、不要な電磁結合を防止する例が開示されている。
特開２００６−６０７４７号公報 特開２００２−７６８２９号公報

しかしながら、上記特許文献１および２に開示された構成は、不要な電磁結合を取り除くためだけのものであり、根本的に送信フィルタからの漏れ信号を減滅させ、アイソレーションを改善するものではなかった。このように漏れ信号を根本的に抑制するには、フィルタの抑圧帯域の抑圧度を高める必要がある。

そのため、本発明は、高い抑圧度を持つフィルタを実現することを目的とする。

本願開示のフィルタは、シングル型の共通端子とバランス型の２つの端子を備え、平衡線路と不平衡線路との間の変換を行う変換回路と、前記変換回路の前記２つの出力端子にそれぞれ接続され、通過帯域の信号を通過させる２つのフィルタ部と、前記２つのフィルタ部のいずれか一方および前記変換回路をまたいで設けられる橋絡容量とを備え、前記橋絡容量がまたがるフィルタ部の前記変換回路と反対側の線路におけるインダクタンスと、前記橋絡容量がまたがるフィルタ部ではない他方のフィルタ部と前記変換回路を接続する線路におけるインダクタンスとは電磁的に結合している。

上記構成では、橋絡容量が、変換回路および前記フィルタ部をまたいで設けられるので、橋絡容量値と変換回路の移相角を適切に設定することにより、橋絡容量を通過した信号と変換回路およびフィルタ部を通過した信号とが通過帯域外の周波数領域（抑圧帯域）において互いに打ち消しあうようにすることが可能になる。そのため、上記構成により、抑圧帯域における信号がさらに抑圧され、高い抑圧度を持つフィルタを実現することが可能になる。

さらに、橋絡容量がまたがるフィルタ部の変換回路と逆側の線路におけるインダクタンスが、他方のフィルタ部と前記変換回路を接続する線路におけるインダクタンスと電磁的に結合（誘導結合）している。そのため、橋絡容量がまたがるフィルタ部のインダクタンスがフィルタ特性の抑圧特性に影響を与えることが防がれる。

本発明によれば、送信フィルタから受信フィルタ側へ漏れる送信信号を根本的に減滅させ、アイソレーションを向上させることができる。

本発明の実施形態において、前記変換回路は、前記橋絡容量を通じて出力される信号の位相と、前記変換回路および前記フィルタを通じて出力される信号の位相とが前記フィルタ部の前記通過帯域外において逆位相となるように、移相角が設定されることが好ましい。

これにより、フィルタ部の通過帯域外において、橋絡容量を通過した信号とフィルタ部を通過した信号は互いに逆位相となり、打ち消し合う。そのため、通過帯域外（抑圧帯域）における出力信号が小さくなる。すなわち、抑圧帯域に減衰極が生じる。その結果、フィルタの抑圧度が高くなる。

本発明の実施形態において、前記フィルタは、パッケージまたは基板上に形成されており、前記結合は、前記パッケージまたは基板における伝送線路により実現されてもよい。

前記パッケージまたは基板における伝送線路により前記結合が実現されるので、部品や製造工程の追加の必要がない。そのため、小型化および低コスト化を妨げることなく、抑圧度を高めることができる。

本発明の実施形態において、前記フィルタは、複数の層を含む基板上に形成されており、前記基板における前記層の少なくとも１層に、前記橋絡容量がまたがるフィルタ部の前記変換回路と反対側の線路および前記他方のフィルタ部と前記変換回路を接続する線路のうち少なくともいずれか一方の線路が形成されており、前記線路が形成された層の直下または直上の層の、前記線路と積層方向において重なる部分では、グランド接地された接地金属パターンが除去されている態様とすることができる。

インダクタンスを有する線路の直下または直上の接地金属パターンを除去することにより、当該インダクタンスが、前記他方のフィルタ部の線路におけるインダクタンスと電磁的に結合しやすくすることができる。すなわち、基板における線路の配線パターンおよび接地金属パターンによって前記結合が実現される。

本発明の実施形態において、前記線路が形成された層の直下または直上の層には、ほぼ全ての領域に渡ってグランド接地された接地金属パターンが配置されており、前記線路と積層方向において重なる部分では、前記接地金属パターンが除去されている態様とすることができる。

フィルタ特性を保つためには、基板の各層における線路の抵抗およびインダクタンスは小さい方が好ましい。上記構成は、接地金属パターンはなるべく広く形成され、前記インダクタンスを有する線路と重なる部分が除去される構成であるため、線路の抵抗およびインダクタンスを小さく抑えつつも、フィルタの抑圧特性を向上させることができる。

本発明の実施形態において、前記除去される接地金属パターンの幅は、直上または直下の層において通過する線路の幅の１．０倍以上２．０倍以下であることが好ましい。

除去される接地金属パターンの幅は、接地金属パターン作成時の精度の観点から、線路の幅の１．０倍であることが好ましく、結合によるフィルタの抑圧特性改善の度合いの観点からは、線路の幅の１．０倍であることが好ましい。

本発明の実施形態には、シングル型の共通端子と、送信端子と、バランス型の受信端子とを有する分波器であって、前記共通端子と前記送信端子との間に接続される送信フィルタと、前記共通端子と前記受信端子との間に接続される受信フィルタとを備え、前記受信フィルタは上記に本実施形態におけるフィルタである分波器も含まれる。

上記分波器において、送信端子に入力された送信信号は、送信フィルタを通って共通端子から出力される。この際、送信信号の一部は共通端子から出力されず、受信フィルタ側へ漏れる。このような受信フィルタ側に漏れてきた送信信号は、変換回路およびフィルタ部を通って位相調整され受信端子に到達する。これと同時に、漏れてきた送信信号は、橋絡容量を介して、すなわち、変換回路およびフィルタ部をまたいで受信端子に到達する。したがって、変換回路の移相角が適切に設定されることによって、受信端子では、橋絡容量を介して取り出された送信信号と、変換回路およびフィルタを通過して位相調整された送信信号とが互いに打ち消し合う構成になる。すなわち、上記分波器は、変換回路の移相角を適切に設定することにより、受信フィルタ側に漏れて受信端子に到達した送信信号を根本的に減滅させることができる構成となっている。その結果、アイソレーションが向上した分波器が得られる。

本発明の実施形態において、前記変換回路および前記フィルタ部はパッケージ内または基板上に形成されており、前記橋絡は、前記パッケージまたは前記基板に形成される態様とすることができる。

これにより、フィルタのサイズを小型に保ちながら抑圧度の向上が実現される。

本発明の実施形態において、前記送信フィルタおよび前記受信フィルタはパッケージに収容されており、前記リアクタンスを介した結合は、前記パッケージの配線により形成される態様とすることができる。上記構成により、分波器のサイズを小型に保ちながらアイソレーションの向上が実現される。

前記分波器を含むモジュールであって、前記分波器の前記受信フィルタおよび前記送信フィルタは、前記モジュールが備える基板に搭載され、前記リアクタンスを介した結合（橋絡容量）は、前記基板における配線により形成されるモジュールも本発明の実施形態に含まれる。上記構成により、サイズを小型に保ちながらも、アイソレーションが向上した分波器を備えるモジュールが得られる。また、このようなモジュールを備えた通信機器も本発明の実施形態に含まれる。

［第１の実施形態］
（本実施形態の原理）
図１は、第１の実施形態におけるフィルタの原理を説明するための回路構成図である。図１に示すフィルタ１５の入力端子Ｉｎ側と出力端子Ｏｕｔの間には、移相回路１６およびフィルタ部１７が接続されている。また、フィルタ１５には、入力端子Ｉｎ−移相回路１６間のノードと、フィルタ部１７−出力端子Ｏｕｔ間のノードとを、橋渡しにより連結する橋絡容量ＣＢが設けられている。

移相回路１６は、直列に接続されたコイルＬ１と並列に接続されたコンデンサＣ１とを含んでいる。フィルタ部１７は、４段のフィルタ素子Ｄ１〜Ｄ４が接続されて構成されるラダー型フィルタである。各フィルタ素子Ｄ１〜Ｄ４は、直列共振器Ｓ１〜４および並列共振器Ｐ１〜Ｐ４を備えている。

フィルタ１５のようにフィルタを構成することにより、抑圧帯域における抑圧度の向上が可能になり、良好なフィルタ特性が得ることが可能になる。以下、その原理について説明する。

図２Ａは、容量ＣＢを、入力端子Ｉｎと出力端子Ｏｕｔとの間に直列に接続した場合の回路構成を示す図である。図２Ｂは、フィルタ部１７（ラダー型フィルタ）を、入力端子Ｉｎと出力端子Ｏｕｔとの間に直列に接続した場合の回路構成を示す図である。図２Ｃは、図２Ａに示す容量ＣＢの通過特性および位相特性と、図２Ｂに示すフィルタ部の通過特性および位相特性とを示すグラフである。

図２Ｃに示すグラフにおいて、横軸の目盛りは周波数を表し、左側の縦軸の目盛りは減衰量［ｄＢ］を、右側の縦軸の目盛りは位相［°］をそれぞれ表す。図２Ｃにおいて、実線ｇ１は図２Ｂに示すフィルタ部１７の通過特性を、実線ｈ１はフィルタ部１７の位相特性をそれぞれ示す。破線ｉは、図２Ａに示す容量ＣＢの通過特性を、破線ｊは容量ＣＢの位相特性をそれぞれ示す。図２Ｃに示す例では、通過帯域低周波側の抑圧帯域（約１７００ＭＨｚ〜約１９２０ＭＨｚ）に注目すると、フィルタ部１７の位相は約−２０°〜−５０°くらいになっていることがわかる。一方、容量ＣＢの位相は、約８５°である。

図３Ａは、図２Ａの容量ＣＢを、図２Ｂのフィルタ部１７の入力端子Ｉｎと出力端子Ｏｕｔ間に橋絡した場合の回路構成を示す図である。すなわち、図３Ａは、ラダー型フィルタの入出力端子間に、静電容量＝0.05pFの橋絡容量ＣＢを付加した場合の回路構成を示している。

図３Ｂは、図３Ａに示す回路の通過特性と位相特性を示すグラフである。図３Ｂにおいては、実線ｇ２が通過特性を、実線ｈ２が位相特性をそれぞれ示す。参考のため、図２Ａの容量ＣＢの位相容量も破線ｊで示されている。図３Ｂでは、橋絡容量ＣＢを通過した電流と、フィルタ部１７を通過した電流の位相差は、通過帯域低周波側の抑圧帯域で１０５°〜１３５°くらいとなっている。

ここで、この抑圧帯域における前記位相差を１８０°にすれば、これら橋絡容量ＣＢの電流とフィルタ部１７の電流とが互いに打ち消し合い、抑圧帯域での抑圧度が改善されると予想される。そこで、フィルタ部１７を通過する電流の位相を、橋絡容量ＣＢを通過する電流の位相と逆位相になるように変化させることを考える。

例えば、図４Ａに示すような移相回路（位相遅延回路）１６をフィルタ部１７に接続すれば、出力位相を変化させることができる。移相回路１６は、入力端子Ｉｎと出力端子Ｏｕｔとの間に直列に接続されたコイルＬ１（直列インダクタ）と、並列に接続されたコンデンサＣ１（並列キャパシタ）を備える。ここで、図４Ｂは、コイルＬ１のインダクタンスが５．７４ｎＨ、コンデンサＣ１の静電容量が１．１５ｐＦの場合の、移相回路１６の通過特性（実線ｋ）および位相特性（実線ｍ）を示すグラフである。位相特性は、約−６０°である。この移相回路１６をフィルタ部１７に接続すれば、フィルタ部１７を通過する電流の位相を−６０°くらい変化できると予想できる。

図５Ａは、フィルタ部１７の入力側に移相回路１６を付加した回路の構成を示す図である。図５Ｂは、図５Ａの回路の通過特性（実線ｇ３）および位相特性（実線ｈ３）を示すグラフである。なお、図５Ｂにおける破線ｊは、図２Ａの容量ＣＢの位相特性を示す。図５Ｂから、移相回路１６がフィルタ部１７に付加されることにより、位相は約−６０°変化し、通過帯域低周波側の抑圧帯域の位相は−８０°〜−１１０°くらいとなっていることがわかる。

図５Ｂのグラフの１７９０ＭＨｚ付近において、実線ｇ３で示される移相回路１６およびフィルタ部１７の位相と、破線ｊで示される橋絡容量ＣＢの位相との差Ｄは、略１８０°になっている。すなわち、通過帯域低周波側の抑圧帯域での両者の位相差Ｄは略１８０°（逆位相）となっている。

この結果から、図５Ａに示す回路に、入力端子Ｉｎと出力端子Ｏｕｔとの間を橋渡しする橋絡容量ＣＢを付加して図１に示す構成とすることによって、抑圧帯域における出力信号が小さくなることが予想される。すなわち、抑圧帯域おいて、橋絡容量ＣＢを通過した電流と移相回路１６およびフィルタ部１７を通過した電流とが、互いに逆位相となって打ち消し合い、出力信号が小さくなる（減衰極となる）ことが予想できる。

図６は、図５Ａに示す回路に橋絡容量ＣＢを付加して図１と同様に構成した回路の通過特性（実線ｇ４）を示すグラフである。図６に示すグラフでは、予想どおり、１７９０ＭＨｚ付近に減衰極が発生し、通過帯域低周波側のフィルタの抑圧度が改善することが示されている。このように、図１に示すように回路を構成することで、抑圧帯域に減衰極を発生させ、高い抑圧度を持つフィルタを実現することができる。

なお、橋絡容量ＣＢの静電容量の値を変化させると、橋絡容量ＣＢを通過する電流の位相が変化する。そのため、橋絡容量ＣＢの静電容量の値を変化させることで、減衰極の周波数を任意に制御することができる。

（移相回路の変形例）
本実施形態で用いる移相回路（位相変化素子）１６は、図４Ａに示した回路構成以外に、例えば、図７Ａ〜７Ｃに示す回路構成とすることができる。図７Ａおよび７Ｂに示す移相回路は、いずれも直列にコイルＬ、並列にコンデンサＣを接続した構成である。図７Ｂの回路は、いわゆるＬＣＬ―Ｔ型回路である。コイルＬやコンデンサＣは、例えば、チップ部品や集積受動素子（IPD）などで実現できる。また、図７Ｃに示すように、分布定数型のストリップ線路やマイクロストリップ線路等の伝送線路（Transmission line）１８により移相回路が構成されてもよい。

フィルタの抑圧帯域における初期位相によっては、移相回路は、位相を遅らせる場合も、位相を進ませる場合もあり得る。位相を進ませる場合は、例えば、図８Ａ〜８Ｄに示す移相回路を用いることができる。図８Ａ〜８Ｃの移相回路は、いずれも、直列にコンデンサＣ、並列にコイルＬが接続された構成である。図８Ｄの移相回路は、伝送線路１８により構成されている。

なお、上記の移相回路の変形例は、他の実施形態に適用することもできるし、図４Ａ〜図４Ｄに示す移相回路を本実施形態の移相回路として採用することもできる。

（フィルタ部１７の変形例）
橋絡容量ＣＢは、移相回路１６とフィルタ部１７の最も外側に付加しなくても、例えば図９に示すように、移相回路１６の入力端子Ｉｎ側とフィルタ部１７の中間部とを橋渡しするように、橋絡容量ＣＢが付加されてもよい。図９の例では、ラダー型フィルタを構成する多段のフィルタ素子の一部と、移相回路１６とをまたぐように橋絡容量ＣＢが設けられる。このように、移相回路１６と、フィルタ部１７の一部とをまたいで設けられても、前述と同様の原理により、フィルタの抑圧度を高めることができる。

本実施形態では、フィルタ部１７は、一例として、ラダー型フィルタで構成されているが、フィルタ部１７は、他のいかなる種類のフィルタであってもよい。例えば、ダブルモード型弾性表面波フィルタを用いることができる。図１０は、ダブルモード型弾性表面波フィルタの構成例を示す図である。図１０のダブルモード型弾性表面波フィルタは、入力端子Ｉｎが接続された入力ＩＤＴ１９と、その両側に設けられた出力ＩＤＴ２１ａ、２１ｂと、出力ＩＤＴ２１ａ、２１ｂの外側に設けられた反射器２２ａ、２２ｂを備える。出力ＩＤＴ２１ａ、２１ｂには出力端子Ｏｕｔが接続されている。

なお、橋絡容量ＣＢは、チップ部品やIPDで実現されてもよいし、フィルタチップ上に作製されてもよい。また、後述するように、フィルタを実装するパッケージや基板に橋絡容量ＣＢを形成することもできる。

［バランスフィルタの構成］
本実施形態は、図１に示したフィルタを、バランスフィルタに適用した形態である。

図１１Ａは、橋絡容量ＣＢが付加されていないバランスフィルタの構成を示す図である。当該バランスフィルタは、バラン２３およびフィルタ部（ラダー型フィルタ）１７ａ、１７ｂを用いて構成される。ここで、バラン２３は、共通端子（入力端子Ｉｎ）と、共通端子に入力した信号の位相を約９０°遅らせて出力する出力端子２４ａと、共通端子に入力した信号の位相を約９０°進ませて出力する出力端子２４ｂとを有する平衡−不平衡変換器である。図１１Ａに示す例では、バラン２３は、コイルＬ２、Ｌ３とコンデンサＣ２、Ｃ３を用いて構成される。バランの２つの出力端子２４ａ、２４ｂに、それぞれ、ラダー型フィルタであるフィルタ部１７ａ、１７ｂが接続され、不平衡入力−平衡出力のバランスフィルタが構成される。フィルタ部１７ａ、１７ｂは、図１におけるフィルタ部１７と同様である。

図１１Ａに示すタイプのバランスフィルタにおいて、入力端子Ｉｎと一方の出力端子Ｏｕｔ１間の経路、および、入力端子Ｉｎと他方の出力端子Ｏｕｔ２間の経路それぞれは、移相回路に、フィルタ部１７ａまたは１７ｂが接続された構成になっている。そのため、第３の実施形態の橋絡容量ＣＢをいずれかの経路に付加することで、抑圧度改善効果を得ることができると考えられる。

図１１Ｂは、図１１Ａのバランスフィルタの入力端子Ｉｎ−出力端子Ｏｕｔ１間の位相特性（実線ｈ４１）と、入力端子Ｉｎ−出力端子Ｏｕｔ２間の位相特性（実線ｈ４２）を示すグラフである。図１１Ｂのグラフは、バラン２３のコイルＬ２、Ｌ３のインダクタンスが５．７４ｎＨ、コンデンサＣ２、Ｃ３の静電容量が１．１５ｐＦである場合の計算結果である。また、図２Ａに示した容量ＣＢ（静電容量＝０．０５ｐＦ）の位相特性（破線ｊ）も上記グラフに示している。通過帯域より低周波側の位相特性に注目すると、１７９０ＭＨｚ辺りで容量ＣＢの位相と、入力端子Ｉｎ−出力端子Ｏｕｔ１間の位相の差Ｄが略１８０°（逆位相）になっている。したがって、入力端子Ｉｎと出力端子Ｏｕｔ１間に、０．０５ｐＦ程度の橋絡容量ＣＢを付加した構成（図１２に示す構成）にすることで、入力端子Ｉｎ−出力端子Ｏｕｔ１間の抑圧特性に減衰極を発生することができ、抑圧度を改善できると考えられる。

すなわち、図１２は、本実施形態におけるバランスフィルタの構成を示す図である。図１３Ａは、図１２に示す構成のバランスフィルタにおける入力端子Ｉｎ−出力端子Ｏｕｔ１間の通過特性（実線ｇ５１）を計算した結果を示すグラフである。このグラフには、橋絡容量ＣＢを付加しない構成（図１１Ａに示す構成）のバランスフィルタの通過特性（実線ｇ４１）も示されている。このグラフによれば、橋絡容量ＣＢを付加することで、入力端子Ｉｎ−出力端子Ｏｕｔ１間の通過特性において、１７９０ＭＨｚ辺りに減衰極が発生していることがわかる。この結果、通過帯域よりも低周波側の抑圧度が向上している。一方、図１３Ｂは、入力端子Ｉｎ−出力端子Ｏｕｔ２間の通過特性（実線ｇ５２）を示すグラフである。実線ｇ５２は、橋絡容量ＣＢを設けない場合の通過特性（実線ｇ４２）と重なっている。すなわち、橋絡容量ＣＢを付加する場合もしない場合も同じ通過特性となっている。図１４は、図１２のバランスフィルタをバランス合成し、シングルエンドフィルタとして解析した場合の通過特性（実線ｇ４）の計算結果を示すグラフである。バランス合成すると減衰極が高周波側に移動し、１８６０ＭＨｚ辺りに減衰極が発生することがわかる。このように、バランス合成した解析からも、橋絡容量ＣＢを付加することで通過帯域より低周波側の抑圧度を高めることができることがわかる。

図１５は、本実施形態のバランスフィルタの変形例を示す図である。当該変形例においては、バランスフィルタは、バラン２３ａと、バラン２３ａの出力端子２４ａ、２４ｂに接続されたバランス入力−バランス出力型のラダー型フィルタ１７ｃとを備える。ラダー型フィルタ１７ｃは、直列共振器Ｓ１〜４がそれぞれ接続された二つの経路間を繋ぐように、並列共振器Ｐ１〜Ｐ４が接続された構成になっている。また、バラン２３ａでは、一一例として、ＣＬＣのπ型回路とＬＣＬのπ型回路が用いられている。
（デュプレクサの構成例）
図１６は、図１２に示すバランスフィルタを備えるデュプレクサの構成例を示す図である。当該デュプレクサにおいては、アンテナ端子Ａｎｔに、受信フィルタ２５および送信フィルタ２６が接続されている。受信フィルタ２５の出力側の端子が受信端子Ｒｘ１、Ｒｘ２であり、送信フィルタ２６の入力側の端子が送信端子Ｔｘである。すなわち、当該デュプレクサは、図１２に示すバランスフィルタを、受信フィルタ（Ｒｘフィルタ）２５として用いている。そのため、受信端子Ｒｘ１、Ｒｘ２はバランス出力端子である。送信フィルタ２６はラダー型フィルタで構成されている。

図１７Ａは、図１６に示したバランスデュプレクサの特性（バランス合成後）の計算結果を示すグラフである。グラフにおいて、実線ｇ６Ｒｘは受信フィルタ２５の特性を、実線ｇ６Ｔｘは送信フィルタ２６の特性をそれぞれ示す。また、破線ｇ７Ｒｘ、ｇ７Ｔｘは、橋絡容量ＣＢがない構成（図１１Ａに示す構成）のバランスフィルタを受信フィルタに用いたバランスデュプレクサの、受信フィルタおよび送信フィルタそれぞれの特性を示す。（実線ｇ６Ｔｘと破線ｇ７Ｔｘとは略重なっている。）図１７Ａから、橋絡容量ＣＢを付加することで、受信端子Ｒｘの一方において出力信号が相殺され、受信フィルタの通過帯域よりも低周波側の抑圧度が改善していることがわかる。

図１７Ｂは、図１６に示したバランスデュプレクサの送信端子Ｔｘ−受信端子Ｒｘ間のアイソレーション特性（実線ｆ６）を示すグラフである。なお、実線ｆ７は、橋絡容量ＣＢがない構成（図１１Ａに示す構成）のバランスフィルタを用いたバランスデュプレクサのアイソレーション特性を示す。図１７Ｂから、送信端子Ｔｘ−受信端子Ｒｘ間のアイソレーション特性も、受信フィルタ２５の抑圧特性を反映して大幅に改善していることが確認できる。なお、第３の実施形態のフィルタを用いてデュプレクサを構成しても、同様に効果を得ることができる。

図１６に示したデュプレクサは、例えば、後述のように、基板上に実装されたバランチップ、受信フィルタチップおよび送信フィルタチップで構成される。その場合、例えば、バランチップ、受信フィルタチップおよび送信フィルタチップがセラミックのパッケージに封入されることで小型化と信頼性とが実現される。

フィルタチップ、バランチップ等の各機能部品をパッケージに搭載した場合、各チップ間の伝送線路（配線パターン）、および各チップの端子とパッケージの入出力端子との間を繋ぐ伝送線路（配線パターン）が形成される。この配線パターンはインダクタンスとなる場合がある。すなわち、配線パターンにより、各機能部品間および機能部品と端子との間にインダクタンスが挿入されることになる。

図１８は、図１６のデュプレクサをパッケージに搭載した場合に挿入されるインダクタンスも考慮にいれた場合の等価回路図である。アンテナ端子Ａｎｔ−バラン２３間にはインダクタンスL_p1、バラン２３―フィルタ部１７a間にはインダクタンスL_p2、フィルタ部１７ａ―受信端子Ｒｘ１間にはインダクタンスL_p3、バラン２３―フィルタ部１７ｂ間にはインダクタンスL_p4、フィルタ部１７ａ―受信端子Ｒｘ２間にはインダクタンスL_p5が挿入される。

このように、パッケージに内蔵される配線パターンは一般に最短の経路となるように設計されるので、配線パターンにより挿入されるインダクタンスは一般的に０．２ｎＨ〜０．６ｎＨ程度と小さい。これらのインダクタンスは、配線材料の電気抵抗が十分に小さければ、特性に及ぼす影響は大きくない。

しかしながら、図１８のように、フィルタ部の通過位相が遅れる側の受信端子Ｒｘ１とアンテナ端子Ａｎｔとの間に、フィルタ部１７aとバラン２３をまたぐように、橋絡容量ＣＢが挿入される構成においては、受信端子Ｒｘ２に接続されるインダクタンスL_p4はフィルタの抑圧特性に大きな影響を与える。図１９は、L_p4が受信フィルタの特性に及ぼす影響を、回路シミュレータを用いて計算した結果を示すグラフである。

図１９より、インダクタンスL_p4＝０ｎHの場合の周波数特性における極ｐ１１および極ｐ１２は、インダクタンスL_p4＝０．６ｎHにすると、それぞれ極ｐ２１および極ｐ２２にシフトし、通過帯域近傍にこぶ状のピークBが発生することが確認される。このこぶ状のピークBは受信フィルタの抑圧の劣化およびデュプレクサにおけるアイソレーション特性の劣化の原因となる。

本実施形態では、特性劣化の原因となるL_p4を抑制するために、バラン２３の通過位相が進む側の出力端子２４ａのインダクタンスL_p3とL_p4が誘導結合する構成とする。L_p3とL_p4が誘導結合するための手法と一例として、バラン２３−フィルタ部１７ｂ間の線路と、フィルタ部１７ａ−受信端子Ｒｘ１間の線路とが誘導結合するように、デュプレクサが実装されるパッケージにおける配線パターンを設計することが挙げられる。

図２０はL_p3とL_p4との誘導結合の効果を示したグラフである。結合係数の増加にともない、L_p4の影響は減少し、周波数特性におけるこぶ状のピークも縮小されることが確認される。なお、L_p2とL_p5とが誘導結合する場合も、同様に、抑圧特性が改善される。

（デュプレクサの実装例）
図２１は、図１８に示したバランス出力型のデュプレクサの実装形態を示す図である。図２１に示す例では、キャビティ２９を有するセラミックパッケージ３６に、バランチップ２８、送信フィルタチップ３３、および受信フィルタチップ３４がフリップチップ実装される。バランチップ２８は、図１８におけるバラン２３を形成するＩＰＤチップである。送信フィルタチップ３３は送信フィルタ２６を形成するチップであり、受信フィルタチップ３４はフィルタ部１７ａ、１７ｂを形成するチップである。これらの各チップとセラミックパッケージ３６とは、例えば、Ａｕバンプにより導通される。これらのチップが実装されたセラミックパッケージ３６の上部には、メタルリッド２７がキャップとして設けられる。これにより、キャビティ２９は気密封止される。

セラミックパッケージ３６は、例えば、チップが実装されるダイアタッチ層、およびその下の中間層を含む積層パッケージとすることができる。この場合、中間層の裏側にはフットパットが設けられ、フットパット層が形成される。なお、アンテナ端子Ａｎｔ−受信端子Ｒｘ１間を橋渡しする橋絡容量ＣＢは、例えば、後述するようにセラミックパッケージ３６に形成することができる。

図２２は、バランチップ２８の構成を示す平面図である。図２２に示す例では、石英の基板３７上のアンテナ端子Ａｎｔと出力端子２４ａとの間にコイルＬ２、出力端子２４ｂとＧＮＤ端子との間にコイルＬ３が形成される。コイルＬ２、Ｌ３は、例えば、銅等の金属膜を用いたスパイラルコイルにより形成することができる。また、アンテナ端子Ａｎｔと出力端子２４ｂとの間にコンデンサＣ３、出力端子２４ａとＧＮＤ端子との間にコンデンサＣ２が形成される。コンデンサＣ２、Ｃ３は、例えば、ＭＩＭキャパシタで形成される。

図２３は、送信フィルタチップ３３の構成を示す平面図である。図２３に示す例では、圧電基板３８上に設けられた弾性表面波素子により、ラダー型フィルタの直列共振器および並列共振器が形成されている。弾性表面波素子は、線路パターンを介して、アンテナ端子Ａｎｔ、送信端子Ｔｘまたはグランド端子ＧＮＤに接続される。

図２４は、受信フィルタチップ３４の構成を示す平面図である。図２４に示す例では、圧電基板３９上に設けられた弾性表面波素子により、ラダー型フィルタの直列共振器Ｓ１〜Ｓ４および並列共振器Ｐ１〜Ｐ４が形成されている。弾性表面波素子は、線路パターンを介して、出力端子２４ａ、２４ｂ、受信端子Ｒｘ１、Ｒｘ２またはグランド端子ＧＮＤに接続される。

なお、上記図２３に示す送信フィルタチップ３３および図２４に示す受信フィルタチップ３４において、ラダー型フィルタの共振器を、圧電薄膜共振子（ＦＢＡＲ：（Film Bulk Acoustic Resonator））、弾性境界波素子などで形成してもよい。図２５は、ＦＢＡＲを用いた送信フィルタチップ３３の構成例を示す平面図であり、図２６は、ＦＢＡＲを用いた受信フィルタチップ３４の構成例を示す平面図である。図２５では、ラダー型フィルタを形成する直列共振器Ｓ１〜Ｓ４および並列共振器Ｐ１、Ｐ２がＦＢＡＲで形成されている。図２６では、ラダー型フィルタを形成する直列共振器Ｓ１〜Ｓ３および並列共振器Ｐ１、Ｐ２がＦＢＡＲで形成されている。

なお、図２２〜図２８において示される各部の符号は、図１６および図１８に示す各部の符号の対応している。

（橋絡容量の実装例）
次に、セラミックパッケージ３６において、橋絡容量ＣＢが形成される場合の構成例を説明する。

図２７Ａは、セラミックパッケージ３６のダイアタッチ層の表面における配線レイアウトの一例を示す図である。図２７Ｂは、ダイアタッチ層の下層である中間層の、表面における配線レイアウトの一例である。図２７Ｃは、Ｘ―Ｘ線に沿う断面を示す図である。図２７Ｄは、ダイアタッチ層の下層であるフットパット層におけるフットパットの配置を示す図である。

図２７Ａ〜図２７Ｃにおいては、長方形または正方形は、チップとセラミックパッケージ３６とをつなぐバンプを示している。また、丸は、他の層と導通するビアを示している。線路パターンは、バンプ間、ビア間またはバンプ−ビア間を繋いでいる。なお、図２７Ａ〜図２７Ｃにおける線路パターンの符号は、その符号によって示される線路パターンが接続される各端子の符号である。各端子の符号は、図１８に示す符号に対応している。また、図２７Ａ〜図２７Ｃにおいては、橋絡容量ＣＢおよびインダクタンスＬ_p3、Ｌ_p4に関係する線路および端子のレイアウトを少なくとも示し、その他のレイアウトは省略している。

例えば、図２７Ａに示すダイアタッチ層では、バランチップ２８のアンテナ端子Ａｎｔは線路パターンによりビアに接続され、送信フィルタチップ３３のアンテナ端子Ａｎｔも線路パターンによりビアに接続されている。これらのビアは、図２７Ｂに示す中間層に導通しており、中間層において、線路パターン（Ａｎｔ端子に接続される線路パターン）により互いに接続されている。なお、図２７Ｂに示す例では、中間層の裏側に設けられたフットパットを点線で示している。

この中間層のＡｎｔ端子に接続される線路パターンの一方の端部が、受信端子Ｒｘ１のフットパットの上方に配置されている。このように、アンテナ端子Ａｎｔに繋がる線路パターン（配線）が、受信端子Ｒｘ１のフットパッドの直上まで伸びる構成とすることにより、この線路パターンと受信端子Ｒｘ１のフットパッドとが、セラミックを誘電帯層とする平行平板型のキャパシタを形成することになる（図２６Ｃ参照）。そのため、線路パターンとフットパッドの重なり部分Ｗを調整することで所望のキャパシタンス値を得ることができる。ひいては、線路パターンにより減衰極周波数を任意に制御することが可能になる。

このように、橋絡容量ＣＢは、簡単な構成により実現することができる。そのため、例えば、パッケージの大型化や、配線構造の複雑化による干渉等の問題を引き起こすことなく、容易に、所望のフィルタ抑圧特性を得ることが可能になる。

（インダクタンスの誘導結合の実現例）
次に、セラミックパッケージ３６において、インダクタンスL_p3とL_p4とが誘導結合される場合の構成例を説明する。

図２８は受信フィルタチップ３４およびセラミックパッケージの配線パターンを示す概念図である。図２８では、上から順に、フィルタチップ、ダイアタッチ層、中間層および中間層に裏側におけるフットパットそれぞれ金属パターンの概略斜視図を示す。各層間の電気的導通は、縦の線で示しているが、説明に必要な線のみ示し、その他の貫通配線は省略している。

図２８に示すように、受信フィルタチップ３４の直下は端子２４ａ、２４ｂ、Ｒｘ１およびＲｘ２のバンプパッドを除くほぼ全ての領域にグランド接地された金属パターン（グランドパターンＧＮＤ１）が配置されている。中間層には、受信フィルタチップ３４とバランチップ２８を接続する信号線（出力端子２４に接続される信号線）がある。この信号線は、インダクタンスＬ_p3を有している。ダイアタッチ層では、直下の中間層をこの信号線が通過する場合、信号線と積層方向において重なる領域において、接地金属パターンが除去されている。すなわち、信号線の直上には、接地金属パターンを設けられていない。この構成により、受信フィルタチップ３４の受信端子Ｒｘ１からフットパットの受信端子Ｒｘ１までの線路において発生するインダクタンスＬ_p4とＬ_p3とが電磁的に結合される。

なお、図１８の等価回路におけるＬ_p3は、図２８において、バランチップの出力端子２４ｂ（中間層を介して接続される）から受信フィルタチップ３４上の出力端子２４ｂまでの配線のインダクタンスに相当し、図１８の等価回路におけるＬ_p3は、図２８において、受信フィルタチップ３４上の受信端子Ｒｘ１からフットパットの受信端子Ｒｘ１までの線路におけるインダクタンスに相当する。

以下、誘導結合の原理について説明する。一般のデュプレクサでは、受信フィルタの通過帯域は送信フィルタの通過帯域より高周波側にあり、受信フィルタには通過帯域の低周波側に高い急峻性が要求される。通過帯域の低周波側の急峻性を高めるには、フィルタチップ上のグランドパッドとパッケージのフッドパッド面のグランドパッドとの間の抵抗およびインダクタンスが十分に小さくなければならない。

図２８において、ダイアタッチ層の表面のグランドパターンＧＮＤ１および裏面のフッドパッドのグランドＧＮＤ２は、十分に広い面積を確保されており、それらは複数の貫通配線によって強固に結線される。ただし、図２８ではＧＮＤ１とＧＮＤ２とを結線する貫通配線は省略されている。

図２８では、上述のように、受信フィルタチップ３４直下のダイアタッチ層では、バンプパッドを除くほぼ全面にグランドパターンが配置されているが、これは受信フィルタチップ３４上の配線間の誘導結合を抑制するためである。図２９は誘導結合抑制の原理図である。図２９は、信号線の直下に接地金属パターン（ＧＮＤパターン）がある場合とない場合の電気力線の様子を示している。信号線直下にＧＮＤパターンを配置すると、電気力線は信号線とグランドとの間に集中する。そのため、電気力線の分布が広からず、他の信号線と電磁的に結合（誘導結合）しにくくなるので、信号線間の干渉が抑制される。

図２８に示すように、バランチップ２８および受信フィルタチップ３４間を繋ぐ信号線の直上（直下でもよい）の層の前記信号線と（積層方向において）重なる領域のＧＮＤパターンを除去することで、信号線の電気力線が広がるようになる。その結果、この信号線は、受信フィルタチップ３４の受信端子Ｒｘ１からフットパットの受信端子Ｒｘ１までの線路と誘導結合しやすくなる。なお、信号線と重なる領域全てにおいてＧＮＤパターンを設けないようにしてもよいし、信号線と重なる領域の一部でＧＮＤパターンを設けないようにしてもよい。ＧＮＤパターンの排除度合いや形状により誘導結合の度合いを制御することができる。このように、誘導結合を考慮したパッケージレイアウトにより、新たに部品などを追加することなく、フィルタの抑圧特性を改善することが可能になる。

図２８に示す例では、ダイアタッチ面のグランドパターンＧＮＤ１に開口部４５が設けられており、その開口部４５の形状は中間層にある出力端子２４ｂから受信フィルタチップ３４上の出力端子２４ｂまでの配線と相似形である。

図３０は開口部４５を設けた場合と設けない場合における受信フィルタ２５の周波数特性を、有限要素法を用いて計算した結果である。図３０より、図１９と同様に、開口部４５がない場合の減衰極ｐ２１、ｐ２２は、開口部４５を設けることにより、それぞれｐ１１、ｐ１２にシフトし、こぶ状ピークＢが抑制されていることが確認される。

ここで、ＧＮＤパターンにおける開口部４５の開口幅について説明する。上述のように、受信フィルタチップ３４における配線パターンで不要な誘導結合を防ぐには、チップ直下のグランドパターンＧＮＤ１ができるかぎり広範であることが望ましい。したがって、この観点からは、前記開口幅は狭いことが望まれる。

ただし、多層セラミックを用いたパッケージでは、量産において歩留まりが補償される最小の線幅で配線幅が設計されるため、実現可能な最小の開口幅は配線幅と等しくなる。

図３１は加工精度による特性のばらつきを調査するために計算した、開口部４５の開口幅と受信フィルタ２５の周波数特性との関係を示したグラフである。このグラフは、図２８の開口部４５の開口幅（線幅）を、中間層における出力端子２４ｂへ繋がる信号線の幅に対して１．０倍から１．５倍、２．０倍、２．５倍と変化させたときの特性を示したものである。このグラフより、いずれの開口幅でも、こぶ状のピークが抑制されることがわかる。

図３２は図３１に示すグラフの通過帯域近傍の特性を拡大したものである。図３２中の極ｐａおよびｐｂはそれぞれ橋絡容量ＣＢによって生成される減衰極であるが、２．０倍を境に、減衰極はｐ_bからｐ_aにシフトする。これは、前出の信号線とグランドとの静電容量が変化するために生じるものと考えられる。そのため、特性を維持するために好ましい開口幅の加工精度は、配線幅に対して２．０倍未満であるといえる。

以上、インダクタンスが挿入される線路間の結合の実現例について説明したが、この結合の実現方法は上記形態に限られない。例えば、結合したい線路を近くに配置する等、配線パターン及び／またはＧＮＤパターンの配置により、結合を実現することができる。

（橋絡容量の変形例）
図３３は、橋絡容量ＣＢの変形例を示す回路図である。図３３に示す例では、アンテナ端子Ａｎｔ側と受信端子Ｒｘ２を結合する線路上に直列に設けられた２つのコンデンサ４ａ、４ｂと、前記線路とグランドとの間に接続されたコイル５とでアンテナ端子Ａｎｔ側と受信端子Ｒｘが結合されている。図３３に示すように２つのコンデンサ４ａ、４ｂとコイル５で、図１に示すコンデンサ４のみによるリアクタンスと同程度のリアクタンスを得ようとすると、コンデンサ４ａ、４ｂの静電容量Ｃは、コンデンサ４の静電容量より大きくなる。そのため、上記実施形態のように橋絡容量ＣＢを１つの静電容量の小さいコンデンサを実装するのが困難な場合は、図３３に示すように、比較的静電容量Ｃの大きなコンデンサ４ａ、４ｂを用いて１つの橋絡容量ＣＢと同程度のリアクタンスによる結合を実現することができる。

また、橋絡容量は、受信フィルタ２５よりもアンテナ端子Ａｎｔ側または送信端子Ｔｘ側の線路上と、受信フィルタ２５よりも受信端子Ｒｘ１またはＲｘ２側の線路上とを結合するものであればよい。例えば、図３４に示すアンテナ分波器１０ｂのように、受信端子Ｒｘ２と送信端子Ｔｘが、橋絡容量ＣＢを介して結合されてもよい。

以上、実施形態について説明したが、本発明は上記実施形態に限られない。

図１は、第１の実施形態におけるフィルタの原理を説明するための回路構成図 容量ＣＢの回路構成を示す図 フィルタ部（ラダー型フィルタ）の回路構成を示す図 図２Ａの容量ＣＢと、図２Ｂのフィルタ部の通過特性および位相特性を示すグラフ 図２Ａの容量ＣＢを、図２Ｂのフィルタ部１７に橋絡した回路の構成を示す図 図３Ａに示す回路の通過特性と位相特性を示すグラフ 移相回路の構成を示す図 図４Ａの移相回路の通過特性および位相特性を示す図 フィルタ部の入力側に移相回路を付加した回路の構成を示す図 図５Ａの回路の通過特性および位相特性を示すグラフ 図５Ａに示す回路に橋絡容量ＣＢを付加した回路の通過特性を示すグラフ 移相回路の変形例を示す図 移相回路の変形例を示す図 移相回路の変形例を示す図 移相回路の変形例を示す図 移相回路の変形例を示す図 移相回路の変形例を示す図 移相回路の変形例を示す図 移相回路１６とフィルタ部１７の一部をまたぐように、容量ＣＢが付加された構成を示す図 ダブルモード型弾性表面波フィルタの構成例を示す図 橋絡容量が付加されていないバランスフィルタの構成を示す図 図１１Ａのバランスフィルタの位相特性を示すグラフ 第１の実施形態におけるバランスフィルタの構成を示す図 図１２のバランスフィルタにおける入力端子Ｉｎ−出力端子Ｏｕｔ１間の通過特性（実線ｇ５１）を計算した結果を示すグラフ 図１２のバランスフィルタにおける入力端子Ｉｎ−出力端子Ｏｕｔ２間の通過特性（実線ｇ５２）を計算した結果を示すグラフ 図１２のバランスフィルタをバランス合成し、シングルエンドフィルタとして解析した場合の通過特性（実線ｇ４）の計算結果を示すグラフ 第１の実施形態のバランスフィルタの変形例 図１２に示すバランスフィルタを備えるデュプレクサの構成例を示す図 図１６に示したバランスデュプレクサの特性（バランス合成後）の計算結果を示すグラフ 図１６に示したバランスデュプレクサのアイソレーション特性（実線ｆ６）を示すグラフ 図１６のデュプレクサ形成時に挿入されるインダクタンスも含む等価回路図 L_p4が受信フィルタの特性に及ぼす影響の計算結果を示すグラフ L_p3とL_p4との誘導結合の効果を示したグラフ 図１８に示したバランスデュプレクサの実装形態を示す図 バランチップの構成を示す平面図 送信フィルタチップの構成を示す平面図 受信フィルタチップの構成を示す平面図 ＦＢＡＲを用いた送信フィルタチップ３３の構成例を示す平面図 ＦＢＡＲを用いた受信フィルタチップ３４の構成例を示す平面図 ダイアタッチ層の表面における配線レイアウトの一例を示す図 中間層の、表面における配線レイアウトの一例 図２７ＢのＸ―Ｘ線に沿う断面を示す図 フットパット層におけるフットパットの配置を示す図 受信フィルタチップおよびセラミックパッケージの配線パターンを示す概念図 信号線の直下にＧＮＤパターンがある場合とない場合の電気力線を示す図 開口部を設けた場合と設けない場合における受信フィルタの周波数特性を計算した結果を示すグラフ 開口部の開口幅と受信フィルタの周波数特性との関係を示したグラフ 図３１に示すグラフの通過帯域近傍の特性を拡大したもの 橋絡容量ＣＢの変形例を示す回路図 橋絡容量ＣＢの他の変形例を示す回路図 従来の分波器の構成を示す図

符号の説明

Ａｎｔ アンテナ端子
ＣＢ 橋絡容量
ＧＮＤ グランドパターン
Ｉｎ 入力端子
Ｏｕｔ、Ｏｕｔ１、Ｏｕｔ２ 出力端子
Ｒｘ、Ｒｘ１、Ｒｘ２ 受信端子
Ｓ１-Ｓ４ 共振器
Ｔｘ 送信端子
１５ フィルタ
１６ 移相回路
１７、１７ａ、１７ｂ フィルタ部
１８ 伝送線路
２２ａ 反射器
２３、２３ａ バラン
２３ 変換回路
２４、２４ａ、２４ｂ 出力端子
２５ 受信フィルタ
２６ 送信フィルタ
２７ メタルリッド
２８ バランチップ
２９ キャビティ
３３ 送信フィルタチップ
３３ 受信フィルタチップ
３３ 送信フィルタチップ
３４ 受信フィルタチップ
３６ セラミックパッケージ
３７ 基板
３８、３９ 圧電基板
４５ 開口部

Claims (8)

1. シングル型の共通端子とバランス型の２つの端子を備え、平衡線路と不平衡線路との間の変換を行う変換回路と、
   前記変換回路の前記２つの出力端子にそれぞれ接続され、通過帯域の信号を通過させる２つのフィルタ部と、
   前記２つのフィルタ部のいずれか一方および前記変換回路をまたいで設けられる橋絡容量とを備え、
   前記橋絡容量がまたがるフィルタ部の前記変換回路と反対側の線路におけるインダクタンスと、前記橋絡容量がまたがるフィルタ部ではない他方のフィルタ部と前記変換回路を接続する線路におけるインダクタンスとは電磁的に結合していることを特徴とする、フィルタ。
2. 前記橋絡容量を通じて出力される信号の位相と、橋絡容量がまたがる前記フィルタおよび前記変換回路を通じて出力される信号の位相とが、前記フィルタ部の前記通過帯域外において逆位相となるように、前記変換回路の移相角が設定される、請求項１に記載のフィルタ。
3. 前記フィルタは、パッケージまたは基板上に形成されており、
   前記結合は、前記パッケージまたは基板における伝送線路により実現される、請求項１または２に記載のフィルタ。
4. 前記フィルタは、複数の層を含む基板上に形成されており、
   前記基板における前記層の少なくとも１層に、前記橋絡容量がまたがるフィルタ部の前記変換回路と反対側の線路および前記他方のフィルタ部と前記変換回路を接続する線路のうち少なくともいずれか一方の線路が形成されており、
   前記線路が形成された層の直下または直上の層の、前記線路と積層方向において重なる部分では、グランド接地された接地金属パターンが除去されている、請求項１に記載のフィルタ。
5. 前記線路が形成された層の直下または直上の層には、ほぼ全ての領域に渡ってグランド接地された接地金属パターンが配置されており、前記線路と積層方向において重なる部分では、前記接地金属パターンが除去されている、請求項４に記載のフィルタ。
6. 前記除去される接地金属パターンの幅は、直上または直下の層において通過する線路の幅の１．０倍以上２．０倍以下であることを特徴とする、請求項５に記載のフィルタ。
7. シングル型の共通端子と、送信端子と、バランス型の受信端子とを有する分波器であって、
   前記共通端子と前記送信端子との間に接続される送信フィルタと、
   前記共通端子と前記受信端子との間に接続される受信フィルタとを備え、
   前記受信フィルタは、請求項１〜５のいずれか１項に記載のフィルタである分波器。
8. 前記請求項１に記載のフィルタを備えた通信機器。

Images