JP2010009047A5 - - Google Patents

Claims (20)

1. 相互に平行する複数の第１信号ラインと、相互に平行する複数の第２信号ラインとを備えるアレイ基板であって、
   前記複数の第１信号ラインと複数の第２信号ラインとは交差して幾つかの画素領域を限定し、各画素領域にスイッチデバイスとする薄膜トランジスタと画素電極が形成され、各薄膜トランジスタは１本の第１信号ラインと連結した第１端と、１本の第２信号ラインと連結した第２端と、前記画素電極と連結した第３端とを有し、
   前記第２信号ラインの延伸方向に隣接する２つの画素領域の間に少なくとも１つの第１クロススティックが形成されており、前記第１クロススティックは、両端がそれぞれ前記２つの画素領域における画素電極と重なり、中部が前記２つの画素領域の間の第１信号ラインと重なり、
   前記第１信号ラインの延伸方向に隣接する２つの画素領域の間に少なくとも１つの第２クロススティックが形成されており、前記第２クロススティックは、両端がそれぞれ前記２つの画素領域における画素電極と重なり、中部が前記２つの画素領域の間の第２信号ラインと重なることを特徴とするＴＦＴ−ＬＣＤアレイ基板。
2. 前記第１クロススティックは前記第２信号ラインと同一の層に形成されることを特徴とする請求項１に記載のアレイ基板。
3. 前記第２クロススティックは前記第１信号ラインと同一の層に形成されることを特徴とする請求項１又は２に記載のアレイ基板。
4. 前記第１クロススティックと前記第２クロススティックとの幅は５μｍよりも大きいことを特徴とする請求項１に記載のアレイ基板。
5. アレイ基板の製造方法であって、
   前記アレイ基板は相互に平行する複数の第１信号ラインと、相互に平行する複数の第２信号ラインとを備え、前記複数の第１信号ラインと複数の第２信号ラインとは交差して幾つかの画素領域を限定し、各画素領域にスイッチデバイスとする薄膜トランジスタと画素電極が形成され、各薄膜トランジスタは１本の第１信号ラインと連結した第１端と、１本の第２信号ラインと連結した第２端と、前記画素電極と連結した第３端とを有し、
   前記方法は、前記第２信号ラインの延伸方向に隣接する２つの画素領域の間に少なくとも１つの第１クロススティックを形成し、前記第１クロススティックは、両端がそれぞれ前記２つの画素領域における画素電極と重なり、中部が前記２つの画素領域の間の第１信号ラインと重なるように形成するステップと、
   前記第１信号ラインの延伸方向に隣接する２つの画素領域の間に少なくとも１つの第２クロススティックを形成し、前記第２クロススティックは、両端がそれぞれ前記２つの画素領域における画素電極と重なり、中部が前記２つの画素領域の間の第２信号ラインと重なるように形成するステップとを有することを特徴とするＴＦＴ−ＬＣＤアレイ基板の製造方法。
6. 前記第１クロススティックは前記第２信号ラインと同一の層に同じ導電材料層で形成されることを特徴とする請求項５に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
7. 前記第２クロススティックは前記第２信号ラインと同一の層に同じ導電材料層で形成されることを特徴とする請求項５又は６に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
8. アレイ基板における断線を修復する方法であって、
   前記アレイ基板は相互に平行する複数の第１信号ラインと、相互に平行する複数の第２信号ラインとを備え、前記複数の第１信号ラインと複数の第２信号ラインとは交差して幾つかの画素領域を限定し、各画素領域にスイッチデバイスとする薄膜トランジスタと画素電極が形成され、各薄膜トランジスタは１本の第１信号ラインと連結した第１端と、１本の第２信号ラインと連結した第２端と、前記画素電極と連結した第３端とを有し、
   前記第２信号ラインの延伸方向に隣接する２つの画素領域の間に少なくとも１つの第１クロススティックを形成し、前記第１クロススティックは、両端がそれぞれ前記２つの画素領域における画素電極と重なり、中部が前記２つの画素領域の間の第１信号ラインと重なり、
   前記第１信号ラインの延伸方向に隣接する２つの画素領域の間に少なくとも１つの第２クロススティックを形成し、前記第２クロススティックは、両端がそれぞれ前記２つの画素領域における画素電極と重なり、中部が前記２つの画素領域の間の第２信号ラインと重なり、
   前記方法は、断線が発生する第１信号ライン、又は第２信号ラインにおける断点の位置を確定するステップと、
   第１信号ラインに断線が発生した場合、レーザ溶接方法により、前記断点の両側の、前記断点に隣接する２つの第１クロススティックをそれぞれ断線が発生した第１信号ラインの同側における対応する２つの画素電極に連結し、断線が発生した第１信号ラインに連結し、更に、対応する２つの画素電極をその間の第２クロススティックを介して連結し、その後、レーザ切断方法により、対応する２つの画素電極に対応する薄膜トランジスタを失効させるステップと、又は、
   第２信号ラインに断線が発生した場合、レーザ溶接方法により、前記断点の両側の、前記断点に隣接する２つの第２クロススティックをそれぞれ断線が発生した第２信号ラインの同側における対応する２つの画素電極に連結し、断線が発生した第２信号ラインに連結し、更に、対応する２つの画素電極をその間の第１クロススティックを介して連結し、その後、レーザ切断方法により、対応する２つの画素電極に対応する薄膜トランジスタを失効させるステップとを有することを特徴とする断線修復の方法。
9. 対応する２つの画素電極に対応する薄膜トランジスタを失効させる工程は、前記薄膜トランジスタの端部と対応する１本の第１信号ライン、１本の第２信号ライン、又は画素電極との連結を切断するステップを有することを特徴とする請求項８に記載の断線修復の方法。
10. 相互に平行する複数の第１信号ラインと、相互に平行する複数の第２信号ラインとを備えるアレイ基板であって、
    前記複数の第１信号ラインと複数の第２信号ラインとは交差して幾つかの画素領域を限定し、各画素領域にスイッチデバイスとする薄膜トランジスタと画素電極が形成され、各薄膜トランジスタは１本の第１信号ラインと連結した第１端と、１本の第２信号ラインと連結した第２端と、前記画素電極と連結した第３端とを有し、
    前記第２信号ラインの延伸方向に隣接する２つの画素領域の間に少なくとも２つの第１クロススティックが形成されており、前記第１クロススティックは、両端がそれぞれ前記２つの画素領域における画素電極と重なり、中部が前記２つの画素領域の間の第１信号ラインと重なることを特徴とするＴＦＴ−ＬＣＤアレイ基板。
11. 前記第１信号ラインの延伸方向に隣接する２つの画素領域の間に少なくとも１つの第２クロススティックが形成されており、前記第２クロススティックは、両端がそれぞれ前記２つの画素領域における画素電極と重なり、中部が前記２つの画素領域の間の第２信号ラインと重なることを特徴とする請求項１０に記載のアレイ基板。
12. 前記第１クロススティックは前記第２信号ラインと同一の層に形成されることを特徴とする請求項１０又は１１に記載のアレイ基板。
13. 前記第２クロススティックは前記第１信号ラインと同一の層に形成されることを特徴とする請求項１１に記載のアレイ基板。
14. 前記第１クロススティックと前記第２クロススティックとの幅は５μｍよりも大きいことを特徴とする請求項１０又は１１に記載のアレイ基板。
15. アレイ基板の製造方法であって、
    前記アレイ基板は相互に平行する複数の第１信号ラインと、相互に平行する複数の第２信号ラインとを備え、前記複数の第１信号ラインと複数の第２信号ラインとは交差して幾つかの画素領域を限定し、各画素領域にスイッチデバイスとする薄膜トランジスタと画素電極が形成され、各薄膜トランジスタは１本の第１信号ラインと連結した第１端と、１本の第２信号ラインと連結した第２端と、前記画素電極と連結した第３端とを有し、
    前記方法は、前記第２信号ラインの延伸方向に隣接する２つの画素領域の間に少なくとも２つの第１クロススティックを形成し、前記第１クロススティックは、両端がそれぞれ前記２つの画素領域における画素電極と重なり、中部が前記２つの画素領域の間の第１信号ラインと重なるステップを有することを特徴とするＴＦＴ−ＬＣＤアレイ基板の製造方法。
16. 前記第１信号ラインの延伸方向に隣接する２つの画素領域の間に少なくとも１つの第２クロススティックを形成し、前記第２クロススティックは、両端がそれぞれ前記２つの画素領域における画素電極と重なり、中部が前記２つの画素領域の間の第２信号ラインと重なるように形成することを特徴とする請求項１５に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
17. 前記第１クロススティックは前記第２信号ラインと同一の層に同じ導電材料層で形成されることを特徴とする請求項１５又は１６に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
18. 前記第２クロススティックは前記第１信号ラインと同一の層に同じ導電材料層で形成されることを特徴とする請求項１６に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
19. アレイ基板における断線を修復する方法であって、
    前記アレイ基板は相互に平行する複数の第１信号ラインと、相互に平行する複数の第２信号ラインとを備え、前記複数の第１信号ラインと複数の第２信号ラインとは交差して幾つかの画素領域を限定し、各画素領域にスイッチデバイスとする薄膜トランジスタと画素電極が形成され、各薄膜トランジスタは１本の第１信号ラインと連結した第１端と、１本の第２信号ラインと連結した第２端と、前記画素電極と連結した第３端とを有し、
    前記第２信号ラインの延伸方向に隣接する２つの画素領域の間に少なくとも２つの第１クロススティックを形成し、前記第１クロススティックは、両端がそれぞれ前記２つの画素領域における画素電極と重なり、中部が前記２つの画素領域の間の第１信号ラインと重なり、
    前記方法は、断線が発生する第１信号ラインにおける断点が同一の画素領域の前記第２信号ラインの延伸方向に隣接する２つの第１クロススティックの間に位置することを確定するステップと、
    レーザ溶接方法により、前記断点の両側の、前記断点に隣接する２つの第１クロススティックを断線が発生した第１信号ラインの同側における対応する画素電極に連結し、断線が発生した第１信号ラインに連結し、その後、レーザ切断方法により、前記画素電極に対応する薄膜トランジスタを失効させるステップとを有することを特徴とする断線修復の方法。
20. 前記画素電極に対応する薄膜トランジスタを失効させる工程は、薄膜トランジスタの端部と対応する１本の第１信号ライン、１本の第２信号ライン、又は画素電極との連結を切断するステップを有することを特徴とする請求項１９に記載の断線修復の方法。