KR20130017876A - 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 - Google Patents

박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20130017876A
KR20130017876A KR1020110080573A KR20110080573A KR20130017876A KR 20130017876 A KR20130017876 A KR 20130017876A KR 1020110080573 A KR1020110080573 A KR 1020110080573A KR 20110080573 A KR20110080573 A KR 20110080573A KR 20130017876 A KR20130017876 A KR 20130017876A
Authority
KR
South Korea
Prior art keywords
test pad
line
common voltage
thin film
film transistor
Prior art date
Application number
KR1020110080573A
Other languages
English (en)
Other versions
KR101894270B1 (ko
Inventor
태창일
윤여건
김쇄현
박재화
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110080573A priority Critical patent/KR101894270B1/ko
Priority to US13/431,465 priority patent/US8988627B2/en
Publication of KR20130017876A publication Critical patent/KR20130017876A/ko
Application granted granted Critical
Publication of KR101894270B1 publication Critical patent/KR101894270B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

박막 트랜지스터 기판은 베이스 기판, 테스트 패드 및 테스트 패드선을 포함한다. 베이스 기판은 데이터 라인 및 박막 트랜지스터가 형성되어 영상을 표시하는 표시 영역, 표시 영역을 둘러싸고 공통 전압 라인이 형성된 주변 영역, 및 주변 영역의 외부에 배치되고 절단되어 제거되는 제거 영역을 포함한다. 테스트 패드는 제거 영역에 형성되고, 데이터 라인과 전기적으로 연결되어 데이트 라인을 테스트한다. 테스트 패드선은 데이터 라인 및 테스트 패드를 연결하고, 공통 전압 라인과 교차한다. 따라서, 주변 영역의 폭을 감소된 슈퍼 네로우 베젤 표시 장치를 제조할 수 있다.

Description

박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치{THIN FILM TRANSISTOR SUBSTRATE, METHOD OF MANUFACTURING THE SAME AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치에 관한 것으로, 더욱 상세하게는 표시 영역 및 주변 영역을 가진 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치에 관한 것이다.
액정 표시 장치는 하부 기판, 상부 기판 및 상기 하부 기판과 상기 상부 기판 사이에 개재된 액정층을 포함한다. 박막 트랜지스터 기판과 같은 상기 하부 기판은 영상을 표시하는 표시 영역 및, 상기 표시 영역의 네 주변에 배치된 제1 주변 영역, 제2 주변 영역, 제3 주변 영역 및 제4 주변 영역을 포함한다.
상기 표시 영역의 좌측에 배치된 상기 제1 주변 영역에는 상기 표시 영역의 게이트 라인에 게이트 신호를 출력하는 게이트 구동부가 배치되고, 상기 표시 영역의 상측에 배치된 상기 제3 주변 영역에는 상기 표시 영역의 데이터 라인에 데이터 신호를 출력하는 데이터 구동부가 배치된다. 또한, 상기 제3 주변 영역과 마주하는 상기 제4 주변 영역에서, 상기 제4 주변 영역의 외곽에 형성된 실링 부재 및 상기 표시 영역 사이에는 상기 데이터 라인의 전기적인 단락(short) 또는 단선(open)을 테스트하기 위한 테스트 패드가 형성된다.
상기 테스트 패드가 상기 제4 주변 영역에서 상기 실링 부재 및 상기 표시 영역 사이에 배치되고, 상기 테스트 패드 및 실링 부재의 중첩에 따른 실링 부재의 미경화 불량을 방지하기 위해 테스트 패드 및 실링 부재 사이에는 이격 공간이 형성된다. 따라서, 주변 영역의 폭이 좁은 네로우 베젤(narrow bezel) 표시 장치를 구현하는데 한계가 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 주변 영역의 폭을 감소시킨 박막 트랜지스터 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 박막 트랜지스터 기판을 포함하는 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 박막 트랜지스터 기판은 베이스 기판, 테스트 패드 및 테스트 패드선을 포함한다. 상기 베이스 기판은 데이터 라인 및 박막 트랜지스터가 형성되어 영상을 표시하는 표시 영역, 상기 표시 영역을 둘러싸고 공통 전압 라인이 형성된 주변 영역, 및 상기 주변 영역의 외부에 배치되고 절단되어 제거되는 제거 영역을 포함한다. 상기 테스트 패드는 상기 제거 영역에 형성되고, 상기 데이터 라인과 전기적으로 연결되어 상기 데이트 라인을 테스트한다. 상기 테스트 패드선은 상기 데이터 라인 및 상기 테스트 패드를 연결하고, 상기 공통 전압 라인과 교차한다.
본 발명의 일 실시예에서, 상기 테스트 패드선은, 상기 공통 전압 라인과 전기적으로 연결된 쇼트 포인트와 이격될 수 있다.
본 발명의 일 실시예에서, 상기 테스트 패드선은 꺾이는 부위를 가질 수 있다.
본 발명의 일 실시예에서, 상기 테스트 패드에는 상기 데이터 라인의 단선(open) 및 단락(short)을 테스트하는 테스트 신호가 인가될 수 있다.
본 발명의 일 실시예에서, 상기 데이터 라인을 테스트한 후에 상기 테스트 패드가 형성된 상기 제거 영역은 제거될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 박막 트랜지스터 기판의 제조 방법에서, 영상을 표시하는 표시 영역, 상기 표시 영역을 둘러싸는 주변 영역, 및 상기 주변 영역 외부에 배치되고 절단되어 제거되는 제거 영역을 포함하는 베이스 기판의 상기 주변 영역에 공통 전압 라인이 형성된다. 상기 표시 영역에 배치된 데이터 라인 및 상기 주변 영역에 배치되고 상기 데이터 라인과 전기적으로 연결되어 상기 공통 전압 라인과 교차하는 테스트 패드선이 형성된다. 상기 제거 영역에 배치되어 상기 테스트 패드선과 연결된 테스트 패드가 형성된다.
본 발명의 일 실시예에서, 상기 공통 전압 라인 상에, 상기 공통 전압 라인과 전기적으로 연결된 쇼트 포인트가 더 형성될 수 있다.
본 발명의 일 실시예에서, 상기 데이터 라인을 테스트한 후에, 상기 데이터 라인 및 상기 테스트 패드 사이에 전기적으로 연결된 테스트 패드선이 단선될 수 있다.
본 발명의 일 실시예에서, 상기 테스트 패드선은 에칭 공정 및 레이저 방사 중에서 하나 이상을 통하여 단선될 수 있다.
본 발명의 일 실시예에서, 상기 데이터 라인을 테스트한 후에 상기 테스트 패드가 형성된 상기 제거 영역이 제거될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 또 다른 실시예에 따른 표시 장치는 하부 기판, 상부 기판 및 액정층을 포함한다. 상기 하부 기판은 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 제1 베이스 기판, 상기 제1 베이스 기판의 상기 표시 영역에 형성된 데이터 라인, 박막 트랜지스터 및 화소 전극, 상기 제1 베이스 기판의 상기 주변 영역에 형성된 공통 전압 라인 및 상기 공통 전압 라인과 교차하는 테스트 패드선을 포함한다. 상기 상부 기판은 상기 제1 베이스 기판과 마주하는 제2 베이스 기판 및 상기 제2 베이스 기판 상에 형성되는 공통 전극을 포함한다. 상기 액정층은 상기 하부 기판 및 상기 상부 기판 사이에 개재된다.
본 발명의 일 실시예에서, 상기 하부 기판은, 상기 주변 영역의 외곽에서 상기 상부 기판과 접촉하여 상기 액정층의 액정을 밀봉하는 실링 부재, 및 상기 화소 전극 상에 형성되어 상기 액정층의 액정을 배향하는 배향막을 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 실링 부재는 도전 물질을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 실링 부재는 상기 공통 전압 라인과 전기적으로 연결된 쇼트 포인트 및 상기 공통 전극을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에서, 상기 실링 부재는 상기 배향막과 이격되어 배치될 수 있다.
본 발명의 일 실시예에서, 상기 실링 부재는 상기 배향막의 단부와 중첩할 수 있다.
본 발명의 일 실시예에서, 상기 실링 부재 및 상기 배향막의 중첩 영역에 배치되는 도전체를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 상부 기판은 상기 공통 전극 상에 형성되어 상기 액정층의 액정을 배향하는 제2 배향막을 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 공통 전압 라인 상에 형성된 쇼트 포인트를 더 포함하고, 상기 쇼트 포인트는 상기 테스트 패드선과 이격되어 배치될 수 있다.
본 발명의 일 실시예에서, 상기 쇼트 포인트는 상기 테스트 패드선들 사이에 배치될 수 있다.
본 발명의 일 실시예에서, 상기 공통 전압 라인 및 상기 테스트 패드선은 서로 절연될 수 있다.
이와 같은 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치에 따르면, 공통 전압 라인 및 실링 부재가 형성된 주변 영역의 외부에 위치하고 데이터 라인을 테스트한 후 제거되는 제거 영역에 테스트 패드가 형성되므로, 주변 영역의 폭이 감소된 슈퍼 네로우 베젤 표시 장치를 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 평면도이다.
도 2는 도 1의 'A'부분을 나타내는 확대 평면도이다.
도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 4a 내지 4c는 테스트 패드선의 실시예들을 나타내는 평면도이다.
도 5a 내지 5d는 도 2에 도시된 박막 트랜지스터 기판의 제조 방법을 나타내는 단면도들이다.
도 6a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 평면도이다.
도 6b는 도 6a의 B'부분을 나타내는 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판의 평면도이다.
도 8은 도 7의 'C'부분을 나타내는 확대 평면도이다.
도 9는 도 8의 II-II'선을 따라 절단한 단면도이다.
도 10a 내지 10d는 도 9에 도시된 박막 트랜지스터 기판의 제조 방법을 나타내는 단면도들이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예 1
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 평면도이고, 도 2는 도 1의 'A'부분을 나타내는 확대 평면도이며, 도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 1 내지 3을 참조하면, 본 실시예에 따른 박막 트랜지스터 기판(200)은 표시 영역(DA), 주변 영역(AA) 및 제거 영역(CA)을 포함한다. 예를 들면, 상기 박막 트랜지스터 기판(200)은 액정 표시 장치 및 전기 영동 표시 장치와 같은 표시 장치의 하부 기판을 포함할 수 있다.
상기 박막 트랜지스터 기판(200)의 상기 표시 영역(DA)에는 영상을 표시하기 위해 복수의 게이트 라인들(GL) 및 상기 게이트 라인들(GL)과 교차하는 복수의 데이터 라인들(DL)이 형성된다. 또한, 상기 표시 영역(DA)에는 복수의 화소들이 형성되고, 상기 각각의 화소들은 상기 각각의 게이트 라인들(GL) 및 각각의 데이터 라인들(DL)과 연결된 박막 트랜지스터(230) 및 상기 박막 트랜지스터(230)에 전기적으로 연결되는 화소 전극(260)을 포함한다.
구체적으로, 상기 박막 트랜지스터 기판(200)은 상기 표시 영역(DA)에 제1 베이스 기판(202), 상기 제1 베이스 기판(202) 상에 배치된 상기 게이트 라인들(GL), 상기 데이터 라인들(DL) 및 상기 박막 트랜지스터(230), 상기 박막 트랜지스터(230) 상에 형성된 유기 절연막(240), 상기 유기 절연막(240) 상에 형성되고 상기 유기 절연막(240)에 형성된 콘택홀(250)을 통해 상기 박막 트랜지스터(230)의 드레인 전극(214)과 전기적으로 연결되는 화소 전극(260), 및 상기 화소 전극(260) 상에 형성되어 액정층의 액정을 배향하기 위한 제1 배향막(270)을 포함한다.
상기 박막 트랜지스터(230)는 상기 제1 베이스 기판(202) 상에 형성되고 상기 게이트 라인(GL)으로부터 분기된 게이트 전극(204), 상기 게이트 전극(204) 상에 형성된 절연막(206), 상기 절연막(206) 상에 형성된 활성층(208), 상기 활성층(208) 상에 서로 이격되어 형성된 오믹 콘택층(210), 상기 오믹 콘택층(210) 상에 형성되고 상기 데이터 라인(DL)으로부터 분기된 소스 전극(212) 및 상기 오믹 콘택층(210) 상에 형성되고 상기 소스 전극(212)과 이격된 드레인 전극(214)을 포함한다.
상기 박막 트랜지스터 기판(200)의 상기 표시 영역(DA)을 둘러싸는 상기 주변 영역(AA)에는 공통 전압을 전달하기 위한 공통 전압 라인(VCOML)이 형성된다. 상기 공통 전압 라인(VCOML) 상에는, 상기 공통 전압 라인(VCOML)에 흐르는 공통 전압을 상부 기판의 공통 전극으로 전달하기 위해 상기 공통 전압 라인(VCOML)과 전기적으로 연결된 쇼트 포인트(SP)가 형성된다.
또한, 상기 주변 영역(AA)에는, 상기 박막 트랜지스터 기판(200)과 합착하는 상부 기판과 접착하여 액정층의 액정을 밀봉하는 실링 부재(280)가 형성된다. 상기 실링 부재(280)는 도전 물질을 포함할 수 있고, 상기 쇼트 포인트(SP) 상에 형성되어 상기 박막 트랜지스터 기판(200)과 합착하는 상부 기판의 공통 전극에 접촉할 수 있다. 따라서, 상기 실링 부재(280)는 상기 공통 전압 라인(VCOML)과 전기적으로 연결된 상기 쇼트 포인트(SP)로부터 상기 공통 전압을 인가 받아 상기 공통 전극에 상기 공통 전압을 전달할 수 있다. 상기 실링 부재(280)는 상기 실링 부재(280)의 형성 과정에서 미경화에 의한 불량을 방지하기 위해 상기 제1 배향막(270) 과 이격될 수 있다.
상기 박막 트랜지스터 기판(200)의 상기 제거 영역(CA)은 상기 박막 트랜지스터 기판(200)이 상기 상부 기판과 합착된 후 제거되거나 상기 데이터 라인(DL)을 테스트한 후 제거되는 영역으로서, 상기 공통 전압 라인(VCOML)이 형성된 상기 주변 영역(AA)의 외부에 배치된다. 상기 제거 영역(CA)에는 상기 표시 영역(DA)에 형성된 상기 데이터 라인(DL)과 연결되어 상기 데이터 라인(DL)을 테스트하는데 이용하는 테스트 패드(174)가 형성된다.
상기 데이터 라인(DL) 및 상기 테스트 패드(174) 사이에는 상기 데이터 라인(DL) 및 상기 테스트 패드(174)를 연결하는 테스트 패드선(172)이 형성된다. 즉, 상기 테스트 패드선(172)은 상기 데이터 라인(DL) 및 상기 테스트 패드(174)를 연결하고, 상기 주변 영역(AA)에서 상기 공통 전압 라인(VCOML)과 교차한다.
구체적으로, 상기 박막 트랜지스터 기판(200)의 상기 제1 베이스 기판(202) 상에서 상기 주변 영역(AA)에는 상기 공통 전압 라인(VCOML)이 형성되고, 상기 공통 전압 라인(VCOML) 상에 상기 절연막(206)이 형성되며, 상기 절연막(206) 상에 상기 공통 전압 라인(VCOML)과 교차하는 상기 테스트 패드선(172)이 형성된다.
상기 박막 트랜지스터 기판(200)의 상기 제1 베이스 기판(202) 상에서 상기 제거 영역(CA)에는 상기 절연막(206)이 형성되고, 상기 절연막(206) 상에 상기 테스트 패드(174)가 형성된다. 상기 테스트 패드(174)는 상기 테스트 패드선(172)을 통해 상기 데이터 라인(DL)과 전기적으로 연결되는 패드 단부(174a), 및 상기 패드 단부(174a)와 전기적으로 연결되고 상기 데이터 라인(DL)의 테스트 신호를 인가하는 외부의 지그(zig)와 접촉하기 위한 패드 전극(174b)를 포함할 수 있다. 상기 테스트 패드(174)는, 상기 테스트 패드(174)에 테스트 신호가 인가되어 상기 데이터 라인(DL)의 단선(open) 및 단락(short)을 테스트하는데 이용될 수 있다.
상기 박막 트랜지스터(230), 상기 테스트 패드선(172) 및 상기 테스트 패드(174) 상에 패시베이션막(176)이 추가로 형성될 수 있다.
또한, 상기 테스트 패드선(172) 및 상기 쇼트 포인트(SP)의 위치 관계에 따라 상기 테스트 패드선(172)은 다양한 형태를 가질 수 있다.
도 4a 내지 4c는 테스트 패드선의 실시예들을 나타내는 평면도이다.
도 4a를 참조하면, 상기 공통 전압 라인(VCOML)에는 상기 쇼트 포인트(SP)가 형성되고, 상기 데이터 라인(DL)과 상기 테스트 패드(174) 사이의 일직선 상과 이격되어 상기 쇼트 포인트(SP)가 형성되어 있으므로, 테스트 패드선(172)은 일직선 형태를 가질 수 있다.
도 4b를 참조하면, 상기 공통 전압 라인(VCOML)에는 상기 쇼트 포인트(SP)가 형성되고, 상기 데이터 라인(DL)과 상기 테스트 패드(174) 사이의 일직선 상에 상기 쇼트 포인트(SP)가 형성되어 있으므로, 테스트 패드선(672)은 상기 쇼트 포인트(SP)와 이격되기 위해 하나의 꺾이는 부위를 가질 수 있다.
도 4c를 참조하면, 상기 공통 전압 라인(VCOML)에는 상기 쇼트 포인트(SP)가 형성되고, 상기 데이터 라인(DL)과 상기 테스트 패드(174) 사이의 일직선 상에 상기 쇼트 포인트(SP)가 형성되어 있으므로, 테스트 패드선(772)은 상기 쇼트 포인트(SP)와 이격되기 위해 두 개의 꺾이는 부위를 가질 수 있다.
즉, 상기 테스트 패드선(172, 672, 772)은 상기 쇼트 포인트(SP)와 이격되어배치되고, 상기 쇼트 포인트(SP)는 상기 테스트 패드선들(172, 672, 772) 사이에 배치된다.
도 5a 내지 5d는 도 2에 도시된 박막 트랜지스터 기판(200)의 제조 방법을 나타내는 단면도들이다.
도 5a를 참조하면, 상기 제1 베이스 기판(202) 상의 상기 표시 영역(DA)에 상기 게이트 라인 및 상기 게이트 전극(204)을 형성하고, 상기 주변 영역(AA)에 상기 공통 전압 라인(VCOML)을 형성한다.
도 5b를 참조하면, 상기 게이트 라인, 상기 게이트 전극(204) 및 상기 공통 전압 라인(VCOML) 상에 절연막(206)을 형성하고, 상기 절연막(206) 상의 상기 표시 영역(DA)에 상기 활성층(208), 상기 오믹 콘택층(210), 상기 데이터 라인, 상기 소스 전극(212) 및 상기 드레인 전극(214)을 형성하여 상기 박막 트랜지스터(230)를 형성한다. 또한, 상기 절연막(206) 상의 상기 주변 영역(AA)에 상기 공통 전압 라인(VCOML)과 교차하는 상기 테스트 패드선(172)을 형성하고 상기 제거 영역(CA)에 상기 패드 단부(174a)를 형성한다. 또한, 상기 박막 트랜지스터(230), 상기 테스트 패드선(172) 및 상기 패드 단부(174a) 상에 상기 패시베이션막(176)을 형성한다.
도 5c를 참조하면, 상기 표시 영역(DA)의 상기 박막 트랜지스터(230) 상에 후박한 유기 절연막(240)을 형성하고, 상기 유기 절연막(240) 상에 상기 콘택홀(250)을 통해 상기 박막 트랜지스터(230)의 상기 드레인 전극(214)과 전기적으로 연결되는 상기 화소 전극(260)을 형성한다. 상기 화소 전극(260)은 인듐 주석 산화물(indium tin oxide: ITO) 또는 인듐 아연 산화물(indium zinc oxide: IZO)을 포함할 수 있다. 상기 화소 전극(260) 상에 상기 제1 배향막(270)을 형성한다. 또한, 상기 공통 전압 라인(VCOML)과 콘택홀을 통해 연결된 상기 쇼트 포인트(SP)를 형성하고, 상기 패드 단부(174a)와 콘택홀을 통해 연결된 상기 패드 전극(174b)을 형성한다.
도 5d를 참조하면, 상기 주변 영역(AA)에 상기 실링 부재(280)를 형성한다. 상기 실링 부재(280)는 도전성 물질을 포함할 수 있다. 상기 도전성 물질로 형성된 상기 실링 부재(280)는 상기 쇼트 포인트(SP) 상에 형성되어, 상기 쇼트 포인트(SP)와 상기 상부 기판의 공통 전극을 전기적으로 연결한다. 상기 실링 부재(280)는 상기 제1 배향막(270)과 이격되도록 형성한다. 도시되지는 않았으나, 상기 실링 부재(280)가 도전성 물질을 포함하지 않는 경우, 상기 쇼트 포인트(SP)와 상기 공통 전극은 도전성 볼에 의해 전기적으로 연결될 수 있다.
실시예에 따라, 상기 주변 영역(AA) 및 상기 제거 영역(CA) 사이를 스크라이빙하고 절단하여 상기 테스트 패드(174)가 형성된 상기 제거 영역(CA)을 제거할 수 있다.
또한, 실시예에 따라, 상기 제거 영역(CA)을 제거하기 전에 상기 테스트 패드(174)에 상기 데이트 라인(DL)을 테스트하는 테스트 신호를 인가할 수 있다.
본 실시예에 따르면, 상기 공통 전압 라인(VCOM) 및 상기 실링 부재(280)가 형성된 상기 주변 영역(AA)의 외부에 위치하고 상기 데이터 라인(DL)을 테스트한 후 제거되는 상기 제거 영역(CA)에 상기 데이터 라인(DL)을 테스트하는데 이용하는 상기 테스트 패드(174)가 형성된다. 따라서, 상기 주변 영역(AA)의 폭을 감소시킬 수 있다. 예를 들면, 상기 표시 영역(DA)의 외곽 및 상기 공통 전압 라인(VCOML) 사이의 간격은 2 mm 이하일 수 있다. 따라서, 상기 주변 영역(AA)의 폭이 감소된 슈퍼 네로우 베젤(Super Narrow Bezel: SNB) 표시 장치를 제조할 수 있다.
또한, 상기 테스트 패드(174)가 상기 주변 영역(AA)이 아닌 상기 제거 영역(CA)에 형성되므로, 상기 테스트 패드(174)에 테스트 신호를 인가하는 지그를 상기 박막 트랜지스터 기판(200)과 부착하거나 상기 박막 트랜지스터 기판(200)로부터 탈착할 경우에, 상기 표시 영역(DA)에 형성된 구성 요소들 및 아몰퍼스 실리콘 게이트(Amorphous Silicon Gate: ASG)와 같은 게이트 구동부가 손상되는 것을 방지할 수 있다.
실시예 2
도 6a는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 평면도이고, 도 6b는 도 6a의 'B'부분을 나타내는 단면도이다.
본 실시예에 따른 박막 트랜지스터 기판(201)은 도 1 내지 3에 도시된 박막 트랜지스터 기판(200)와 비교하여 테스트 패드선(173)을 제외하고는 도 1 내지 도 3에 도시된 박막 트랜지스터 기판(200)과 실질적으로 동일하다. 따라서, 도 1 내지 도 3과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
도 6a 및 6b를 참조하면, 상기 박막 트랜지스터 기판(201)은 상기 데이터 라인(DL) 및 상기 테스트 패드(174) 사이에 단선된 테스트 패드선(173)을 포함한다. 상기 테스트 패드(174)에 테스트 신호가 인가되어 상기 데이터 라인(DL)을 테스트 한 후에, 상기 데이터 라인(DL) 및 상기 데이터 라인(DL)과 전기적으로 연결된 상기 박막 트랜지스터(230)로 의도하지 않은 이상 신호가 인가되는 것을 방지하기 위해, 상기 테스트 패드선(172)이 단선되어 상기 단선된 테스트 패드선(173)이 될 수 있다. 예를 들면, 상기 테스트 패드선(172)은 에칭 공정 및 레이저 방사 중에서 하나 이상을 통하여 단선될 수 있다.
본 실시예에 따른 상기 박막 트랜지스터 기판(201)의 제조 방법에서는, 도 5a 내지 5d에 도시된 바와 같이, 상기 제1 베이스 기판(202)상의 상기 표시 영역(DA)에 상기 박막 트랜지스터(230), 상기 유기 절연막(240), 상기 화소 전극(260) 및 상기 제1 배향막(270)을 형성하고, 상기 주변 영역(AA)에 상기 공통 전압 라인(VCMOL) 및 상기 테스트 패드선(172)을 형성하며, 상기 제거 영역(CA)에 상기 테스트 패드(174)를 형성하고, 상기 주변 영역(AA)에 상기 실링 부재(280)를 형성한 후에, 상기 테스트 패드선(172)을 단선하여 상기 단선된 테스트 패드선(173)을 형성한다.
본 실시예에 따르면, 상기 테스트 패드(174)를 통해 상기 데이터 라인(DL) 및 상기 데이터 라인(DL)과 전기적으로 연결된 상기 박막 트랜지스터(230)로 의도하지 않은 이상 신호가 인가되는 것을 방지할 수 있다.
실시예 3
도 7은 본 발명의 또 다른 실시예에 따른 박막 트랜지스터 기판의 평면도이고, 도 8은 도 7의 'C'부분을 나타내는 확대 평면도이며, 도 9는 도 8의 II-II'선을 따라 절단한 단면도이다.
본 실시예에 따른 박막 트랜지스터 기판(300)은 도 1 내지 도 3에 도시된 박막 트랜지스터 기판(200)와 비교하여 제1 배향막(370) 및 제1 도전체(372)를 제외하고는 도 1 내지 도 3에 도시된 박막 트랜지스터 기판(200)과 실질적으로 동일하다. 따라서, 도 1 내지 도 3과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
도 7 내지 9를 참조하면, 상기 박막 트랜지스터 기판(300)은 영상을 표시하는 표시 영역(DA), 상기 표시 영역(DA) 주변에 배치되는 주변 영역(AA), 및 상기 주변 영역(AA) 외부에 배치되는 제거 영역(CA)을 포함한다.
상기 박막 트랜지스터 기판(300)의 상기 표시 영역(DA)은 영상을 표시하기 위해 복수의 게이트 라인들(GL) 및 상기 게이트 라인들(GL)과 교차하는 복수의 데이터 라인들(DL)이 형성된다. 또한, 상기 표시 영역(DA)에는 복수의 화소들이 형성되고, 상기 각각의 화소들은 상기 각각의 게이트 라인들(GL) 및 각각의 데이터 라인들(DL)과 연결된 박막 트랜지스터(230) 및 상기 박막 트랜지스터(230)에 전기적으로 연결되는 화소 전극(260)을 포함한다.
구체적으로, 상기 박막 트랜지스터 기판(300)은 상기 표시 영역(DA)에 제1 베이스 기판(202), 상기 제1 베이스 기판(202) 상에 배치된 상기 게이트 라인들(GL), 상기 데이터 라인들(DL) 및 상기 박막 트랜지스터(230), 상기 박막 트랜지스터(230) 상에 형성된 유기 절연막(240), 상기 유기 절연막(240) 상에 형성되고 상기 유기 절연막(240)에 형성된 콘택홀(250)을 통해 상기 박막 트랜지스터(230)의 드레인 전극(214)과 전기적으로 연결되는 화소 전극(260), 및 상기 화소 전극(260) 상에 형성되어 액정층의 액정을 배향하기 위한 제1 배향막(370)을 포함한다.
상기 박막 트랜지스터 기판(300)의 상기 표시 영역(DA)을 둘러싸는 상기 주변 영역(AA)에는 공통 전압을 전달하기 위한 공통 전압 라인(VCOML)이 형성된다. 상기 공통 전압 라인(VCOML) 상에는, 상기 공통 전압 라인(VCOML)에 흐르는 공통 전압을 상부 기판의 공통 전극으로 전달하기 위해 상기 공통 전압 라인(VCOML)과 전기적으로 연결된 쇼트 포인트(SP)가 형성된다.
또한, 상기 주변 영역(AA)에는 상기 박막 트랜지스터 기판(300)과 합착하는 상부 기판과 접착하여 액정층의 액정을 밀봉하는 실링 부재(280)가 형성된다. 상기 실링 부재(280)는 도전 물질을 포함할 수 있고, 상기 쇼트 포인트(SP) 상에 형성되어 상기 상부 기판의 공통 전극에 접촉할 수 있다. 따라서, 상기 실링 부재(280)는 상기 공통 전압 라인(VCOML)과 전기적으로 연결된 상기 쇼트 포인트(SP)로부터 상기 공통 전압을 인가 받아 상기 공통 전극에 상기 공통 전압을 전달할 수 있다.
상기 박막 트랜지스터 기판(300)의 상기 제거 영역(CA)은 상기 박막 트랜지스터 기판(300)이 상기 상부 기판과 합착된 후 제거되거나 상기 데이터 라인(DL)을 테스트한 후 제거되는 영역으로서, 상기 공통 전압 라인(VCOML)이 형성된 상기 주변 영역(AA)의 외부에 배치된다. 상기 제거 영역(CA)에는 상기 표시 영역(DA)에 형성된 상기 데이터 라인(DL)과 연결되어 상기 데이터 라인(DL)을 테스트하는데 이용하는 테스트 패드(174)가 형성된다.
상기 데이터 라인(DL) 및 상기 테스트 패드(174) 사이에는 상기 데이터 라인(DL) 및 상기 테스트 패드(174)를 연결하는 테스트 패드선(172)이 형성된다. 즉, 상기 테스트 패드선(172)은 상기 데이터 라인(DL) 및 상기 테스트 패드(174)를 연결하고, 상기 주변 영역(AA)에서 상기 공통 전압 라인(VCOML)과 교차한다.
구체적으로, 상기 박막 트랜지스터 기판(300)의 상기 제1 베이스 기판(202) 상에서 상기 주변 영역(AA)에는 상기 공통 전압 라인(VCOML)이 형성되고, 상기 공통 전압 라인(VCOML) 상에 상기 절연막(206)이 형성되며, 상기 절연막(206) 상에 상기 공통 전압 라인(VCOML)과 교차하는 상기 테스트 패드선(172)이 형성된다. 상기 박막 트랜지스터 기판(300)의 상기 제1 베이스 기판(202) 상에서 상기 제거 영역(CA)에는 상기 절연막(206)이 형성되고, 상기 절연막(206) 상에 상기 테스트 패드(174)가 형성된다.
상기 박막 트랜지스터(230), 상기 테스트 패드선(172) 및 상기 테스트 패드(174) 상에 패시베이션막(176)이 추가로 형성될 수 있다.
상기 테스트 패드(174)가 상기 주변 영역(AA)의 외부인 제거 영역(CA)에 형성됨에 따라 상기 주변 영역(AA)의 폭이 상대적으로 감소할 수 있다. 이에 따라, 상기 주변 영역(AA)에서 상기 실링 부재(280) 및 상기 제1 배향막(370)이 중첩할 수 있다. 상기 실링 부재(280) 및 상기 제1 배향막(370)의 중첩으로 인해 상기 실링 부재(280)의 미경화 불량을 방지하기 위해, 상기 실링 부재(280)는 도전 물질을 포함할 수 있고, 상기 실링 부재(280)와 중첩하는 상기 패시베이션막(176) 상의 상기 제1 배향막(370)에는 제1 도전체(372)가 형성될 수 있다. 예를 들면, 상기 제1 도전체(372)는 ITO 또는 IZO를 포함할 수 있다.
도 10a 내지 10d는 도 9에 도시된 박막 트랜지스터 기판(300)의 제조 방법을 나타내는 단면도들이다.
도 10a를 참조하면, 상기 제1 베이스 기판(202) 상의 상기 표시 영역(DA)에 상기 게이트 라인 및 상기 게이트 전극(204)을 형성하고, 상기 주변 영역(AA)에 상기 공통 전압 라인(VCOML)을 형성한다. 상기 게이트 전극(204) 및 상기 공통 전압 라인(VCOML) 상에 절연막(206)을 형성하고, 상기 절연막(206) 상의 상기 표시 영역(DA)에 상기 활성층(208), 상기 오믹 콘택층(210), 상기 데이터 라인, 상기 소스 전극(212) 및 상기 드레인 전극(214)을 형성하여 상기 박막 트랜지스터(230)를 형성한다. 또한, 상기 절연막(206) 상의 상기 주변 영역(AA)에 상기 테스트 패드선(172)을 형성하고 상기 제거 영역(CA)에 상기 패드 단부(174a)를 형성한다. 상기 박막 트랜지스터(230), 상기 테스트 패드선(172) 및 상기 패드 단부(174a) 상에 상기 패시베이션막(176)을 형성한다. 상기 표시 영역(DA)의 상기 박막 트랜지스터(230) 상에 후박한 유기 절연막(240)을 형성하고, 상기 유기 절연막(240) 상에 상기 콘택홀(250)을 통해 상기 박막 트랜지스터(230)의 상기 드레인 전극(214)과 전기적으로 연결되는 상기 화소 전극(260)을 형성한다.
도 10b를 참조하면, 상기 주변 영역(AA)에서 상기 실링 부재(280)가 형성될 영역과 중첩하는 상기 패시베이션막(176) 상에 상기 제1 도전체(372)를 형성하고, 상기 주변 영역(AA)에서 상기 공통 전압 라인(VCOML) 상에 상기 공통 전압 라인(VCOML)과 전기적으로 연결되는 상기 쇼트 포인트(SP)를 형성하며, 상기 패드 단부(174a) 상에 상기 패드 전극(174b)을 형성한다.
도 10c를 참조하면, 상기 화소 전극(260) 상에 상기 제1 배향막(270)을 형성한다.
도 10d를 참조하면, 상기 주변 영역(AA)에 상기 실링 부재(280)를 형성한다. 구체적으로, 상기 쇼트 포인트(SP)와 전기적으로 연결되고, 상기 제1 배향막(270)과 중첩하는 상기 실링 부재(280)를 상기 쇼트 포인트(SP) 상에 형성한다.
본 실시예에 따르면, 상기 실링 부재(280)와 중첩하는 상기 제1 배향막(370)에 상기 제1 도전체(372)를 형성하고 상기 실링 부재(280)를 도전성 물질로 형성함으로써, 상기 실링 부재(280) 및 상기 제1 배향막(370)의 중첩으로 인해 상기 실링 부재(280)가 미경화하는 것을 방지할 수 있고, 서로 합착하는 상기 박막 트랜지스터 기판(300) 및 상부 기판의 접착력이 감소하는 것을 방지할 수 있다.
실시예 4
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 11을 참조하면, 본 실시예에 따른 표시 장치(400)는 하부 기판(500), 상부 기판(600) 및 액정층(700)을 포함한다.
상기 하부 기판(500)은 도 1 내지 3에 도시된 상기 박막 트랜지스터 기판(200)과 비교하여 상기 테스트 패드(174)가 형성된 상기 제거 영역(CA)이 제거된 것을 제외하고는 실질적으로 동일하다. 따라서, 도 1 내지 3과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
상기 하부 기판(500)의 표시 영역(DA)에는 영상을 표시하기 위해 복수의 게이트 라인들(GL) 및 상기 게이트 라인들(GL)과 교차하는 복수의 데이터 라인들(DL)이 형성된다. 또한, 상기 표시 영역(DA)에는 복수의 화소들이 형성되고, 상기 각각의 화소들은 상기 각각의 게이트 라인들(GL) 및 각각의 데이터 라인들(DL)과 연결된 박막 트랜지스터(230) 및 상기 박막 트랜지스터(230)에 전기적으로 연결되는 화소 전극(260)을 포함한다.
상기 하부 기판(500)의 상기 주변 영역(AA)에는 공통 전압(VCOM)을 전달하기 위한 공통 전압 라인(VCOML)이 형성된다. 상기 공통 전압 라인(VCOML)에는 상기 공통 전압 라인(VCOML)에 흐르는 공통 전압을 상기 상부 기판(600)의 공통 전극(610)으로 전달하기 위해 상기 공통 전압 라인(VCOML)과 전기적으로 연결된 쇼트 포인트(SP)가 형성된다.
또한, 상기 하부 기판(500)의 상기 표시 영역(DA)을 둘러싸는 상기 주변 영역(AA)에는, 절단되어 제거된 상기 제거 영역(CA)에 형성되어 있던 상기 테스트 패드(174) 및 상기 데이터 라인(DL) 사이를 연결하고 상기 공통 전압 라인(VCOML)과 교차하는 상기 테스트 패드선(172)이 형성된다. 상기 테스트 패드선(172)을 통해 외부로부터 이상 신호가 인가되는 것을 방지하기 위해 상기 테스트 패드선(172)은 단선될 수 있다.
상기 주변 영역(AA)에는 상기 상부 기판(600)과 접착하여 상기 액정층(700)의 액정을 밀봉하는 실링 부재(280)가 형성된다. 상기 실링 부재(280)는 도전 물질을 포함할 수 있고, 상기 쇼트 포인트(SP) 상에 형성되어 상기 상부 기판(600)의 상기 공통 전극(610)에 접촉할 수 있다. 따라서, 상기 실링 부재(280)는 상기 공통 전압 라인(VCOML)과 전기적으로 연결된 상기 쇼트 포인트(SP)로부터 상기 공통 전압을 인가 받아 상기 공통 전극(610)에 상기 공통 전압을 전달할 수 있다. 상기 실링 부재(280)는 상기 실링 부재(280)의 형성 과정에서 미경화에 의한 불량을 방지하기 위해 상기 제1 배향막(270)과 이격될 수 있다.
상기 상부 기판(600)은 상기 하부 기판(500)의 상기 제1 베이스 기판(202)과 마주하는 제2 베이스 기판(602), 상기 제2 베이스 기판(602) 상에 형성된 블랙 매트릭스(604)와 컬러 필터(606), 상기 블랙 매트릭스(604)와 컬러 필터(606) 상에 형성된 오버 코팅층(608), 상기 오버 코팅층(308) 상에 형성된 공통 전극(610), 및 상기 공통 전극(610) 상에 형성되어 상기 액정층(700)의 액정을 배향하기 위한 제2 배향막(612)을 포함한다.
본 실시예에 따른 상기 표시 장치(400)의 제조 방법에서, 상기 하부 기판(500)을 형성한다. 구체적으로, 도 5a 내지 5d에 도시된 바와 같이, 상기 제1 베이스 기판(202)상의 상기 표시 영역(DA)에 상기 박막 트랜지스터(230), 상기 유기 절연막(240), 상기 화소 전극(260) 및 상기 제1 배향막(270)을 형성하고, 상기 주변 영역(AA)에 상기 공통 전압 라인(VCMOL) 및 상기 테스트 패드선(172)을 형성하며, 상기 제거 영역(CA)에 상기 테스트 패드(174)를 형성하고, 상기 주변 영역(AA)에 상기 실링 부재(280)를 형성하고, 상기 테스트 패드(174)에 테스트 신호를 인가하여 상기 데이터 라인(DL)의 단락 및 단선을 테스트한 후, 상기 주변 영역(AA) 및 상기 제거 영역(CA) 사이를 스크라이빙하고 커팅하여 상기 제거 영역(CA)을 제거한다.
상기 상부 기판(600)을 형성한다. 구체적으로, 상기 제2 베이스 기판(602) 상에 상기 블랙 매트릭스(604), 상기 컬러 필터(606), 상기 오버 코팅층(608), 상기 공통 전극(610) 및 상기 제2 배향막(612)을 형성한다.
상기 하부 기판(500) 및 상기 상부 기판(600)을 서로 합착한다. 구체적으로, 상기 쇼트 포인트(SP) 및 상기 실링 부재(280)를 통해 상기 공통 전압 라인(VCOML) 및 상기 공통 전극(610)이 서로 전기적으로 연결되고, 상기 실링 부재(280) 및 상기 제2 배향막(612)이 서로 이격되도록 상기 하부 기판(500) 및 상기 상부 기판(600)을 서로 합착한다.
상기 하부 기판(500) 및 상기 상부 기판(600) 사이에 액정을 밀봉하여 상기 액정층(700)을 형성한다.
실시예에 따라, 상기 하부 기판(500) 및 상기 상부 기판(600)을 합착한 후에, 상기 테스트 패드(174)에 테스트 신호를 인가하여 상기 데이터 라인(DL)의 단락 및 단선을 테스트하고, 상기 테스트 패드선(172)의 일부를 단선하며, 상기 하부 기판(500)의 상기 제거 영역(CA)을 제거할 수 있다.
본 실시예에 따르면, 상기 공통 전압 라인(VCOM) 및 상기 실링 부재(280)가 형성된 상기 주변 영역(AA)의 외부에 위치하고 상기 데이터 라인(DL)을 테스트한 후 제거되는 상기 제거 영역(CA)에 상기 데이터 라인(DL)을 테스트하는데 이용하는 상기 테스트 패드(174)가 형성된다. 따라서, 상기 주변 영역(AA)의 폭이 감소된 슈퍼 네로우 베젤(Super Narrow Bezel: SNB) 표시 장치를 제조할 수 있다.
실시예 5
도 12는 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 장치(800)는 하부 기판(900), 상부 기판(1000) 및 액정층(700)을 포함한다.
상기 하부 기판(900)은 도 7 내지 9에 도시된 상기 박막 트랜지스터 기판(300)과 비교하여 상기 테스트 패드(174)가 형성된 상기 제거 영역(CA)이 제거된 것을 제외하고는 실질적으로 동일하다. 따라서, 도 7 내지 9와 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
상기 하부 기판(500)의 표시 영역(DA)에는 영상을 표시하기 위해 복수의 게이트 라인들(GL) 및 상기 게이트 라인들(GL)과 교차하는 복수의 데이터 라인들(DL)이 형성된다. 또한, 상기 표시 영역(DA)에는 복수의 화소들이 형성되고, 상기 각각의 화소들은 상기 각각의 게이트 라인들(GL) 및 각각의 데이터 라인들(DL)과 연결된 박막 트랜지스터(230) 및 상기 박막 트랜지스터(230)에 전기적으로 연결되는 화소 전극(260)을 포함한다.
상기 하부 기판(500)의 상기 주변 영역(AA)에는 공통 전압(VCOM)을 전달하기 위한 공통 전압 라인(VCOML)이 형성된다. 상기 공통 전압 라인(VCOML)에는 상기 공통 전압 라인(VCOML)에 흐르는 공통 전압을 상기 상부 기판(600)의 공통 전극(610)으로 전달하기 위해 상기 공통 전압 라인(VCOML)과 전기적으로 연결된 쇼트 포인트(SP)가 형성된다.
또한, 상기 하부 기판(500)의 상기 주변 영역(AA)에는, 절단되어 제거된 상기 제거 영역(CA)에 형성되어 있던 상기 테스트 패드(174) 및 상기 데이터 라인(DL) 사이를 연결하고 상기 공통 전압 라인(VCOML)과 교차하는 상기 테스트 패드선(172)이 형성된다. 상기 테스트 패드선(172)을 통해 외부로부터 이상 신호가 인가되는 것을 방지하기 위해 상기 테스트 패드선(172)은 단선될 수 있다.
상기 주변 영역(AA)에는 상기 상부 기판(1000)과 접착하여 상기 액정층(700)의 액정을 밀봉하는 실링 부재(280)가 형성된다. 상기 실링 부재(280)는 도전 물질을 포함할 수 있고, 상기 쇼트 포인트(SP) 상에 형성되어 상기 상부 기판(600)의 상기 공통 전극(610)에 접촉할 수 있다. 따라서, 상기 실링 부재(280)는 상기 공통 전압 라인(VCOML)과 전기적으로 연결된 상기 쇼트 포인트(SP)로부터 상기 공통 전압을 인가 받아 상기 공통 전극(610)에 상기 공통 전압을 전달할 수 있다.
상기 주변 영역(AA)에서 상기 실링 부재(280) 및 상기 제1 배향막(370)의 단부가 중첩할 수 있다. 상기 실링 부재(280) 및 상기 제1 배향막(370)의 중첩으로 인해 상기 실링 부재(280)의 미경화 불량을 방지하기 위해, 상기 실링 부재(280)는 도전 물질을 포함할 수 있고, 상기 실링 부재(280)와 중첩하는 상기 패시베이션막(176) 상의 상기 제1 배향막(370)에는 제1 도전체(372)가 형성될 수 있다.
상기 상부 기판(1000)은 도 10에 도시된 상기 상부 기판(600)과 비교하여 제2 배향막(1012) 및 제2 도전체(1014)를 제외하고는 실질적으로 동일하다. 따라서, 도 10과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.
상기 상부 기판(600)은 상기 하부 기판(500)의 상기 제1 베이스 기판(202)과 마주하는 제2 베이스 기판(602), 상기 제2 베이스 기판(602) 상에 형성된 블랙 매트릭스(604)와 컬러 필터(606), 상기 블랙 매트릭스(604)와 컬러 필터(606) 상에 형성된 오버 코팅층(608), 상기 오버 코팅층(308) 상에 형성된 공통 전극(610), 및 상기 공통 전극(610) 상에 형성되어 상기 액정층(700)의 액정을 배향하기 위한 제2 배향막(1012)을 포함한다.
상기 주변 영역(AA)에서 상기 실링 부재(280) 및 상기 제2 배향막(1012)의 단부가 중첩할 수 있다. 상기 실링 부재(280) 및 상기 제2 배향막(1012)의 중첩으로 인해 상기 실링 부재(280)의 미경화 불량을 방지하기 위해, 상기 실링 부재(280)는 도전 물질을 포함할 수 있고, 상기 실링 부재(280)와 중첩하는 상기 공통 전극(610)상의 상기 제2 배향막(1012)에는 제2 도전체(1014)가 형성될 수 있다.
본 실시예에 따른 상기 표시 장치(800)의 제조 방법에서는 상기 하부 기판(900)을 형성한다. 구체적으로, 도 10a 내지 10d에 도시된 바와 같이, 상기 제1 베이스 기판(202)상의 상기 표시 영역(DA)에 상기 박막 트랜지스터(230), 상기 유기 절연막(240), 상기 화소 전극(260) 및 상기 제1 배향막(270)을 형성하고, 상기 주변 영역(AA)에 상기 공통 전압 라인(VCMOL) 및 상기 테스트 패드선(172)을 형성하며, 상기 제거 영역(CA)에 상기 테스트 패드(174)를 형성하고, 상기 주변 영역(AA)에 상기 제1 도전체(372) 및 상기 실링 부재(280)를 형성하고, 상기 테스트 패드(174)에 테스트 신호를 인가하여 상기 데이터 라인(DL)의 단락 및 단선을 테스트한 후, 상기 주변 영역(AA) 및 상기 제거 영역(CA) 사이를 스크라이빙하고 커팅하여 상기 제거 영역(CA)을 제거한다.
상기 상부 기판(1000)을 형성한다. 구체적으로, 상기 제2 베이스 기판(602) 상에 상기 블랙 매트릭스(604), 상기 컬러 필터(606), 상기 오버 코팅층(608), 상기 공통 전극(610), 상기 제2 도전체(1014) 및 상기 제2 배향막(1012)을 형성한다.
상기 하부 기판(900) 및 상기 상부 기판(1000)을 서로 합착한다. 구체적으로, 상기 쇼트 포인트(SP) 및 상기 실링 부재(280)를 통해 상기 공통 전압 라인(VCOML) 및 상기 공통 전극(610)이 서로 전기적으로 연결되도록 상기 하부 기판(900) 및 상기 상부 기판(1000)을 서로 합착한다. 상기 실링 부재(280) 및 상기 제2 배향막(1012)은 중첩할 수 있다.
상기 하부 기판(900) 및 상기 상부 기판(1000) 사이에 액정을 밀봉하여 상기 액정층(700)을 형성한다.
실시예에 따라, 상기 하부 기판(900) 및 상기 상부 기판(1000)을 합착한 후에, 상기 테스트 패드(174)에 테스트 신호를 인가하여 상기 데이터 라인(DL)의 단락 및 단선을 테스트하고, 상기 테스트 패드선(172)의 일부를 단선하며, 상기 하부 기판(900)의 상기 제거 영역(CA)을 제거할 수 있다.
본 실시예에 따르면, 상기 실링 부재(280)와 중첩하는 상기 제1 배향막(370)에 상기 제1 도전체(372)를 형성하고 상기 제2 배향막(1012)에 상기 제2 도전체(1014)를 형성하며 상기 실링 부재(280)를 도전성 물질로 형성함으로써, 상기 실링 부재(280) 및 상기 제1 배향막(370)의 중첩과 상기 실링 부재(280) 및 상기 제2 배향막(1012)의 중첩으로 인해 상기 실링 부재(280)가 미경화하는 것을 방지할 수 있고, 서로 합착하는 상기 하부 기판(900) 및 상기 상부 기판(1000)의 접착력이 감소하는 것을 방지할 수 있다.
이상에서 설명된 바와 같이, 본 발명에 따른 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치에 의하면, 공통 전압 라인 및 실링 부재가 형성된 주변 영역의 외부에 위치하고 데이터 라인을 테스트한 후 제거되는 제거 영역에 테스트 패드가 형성되므로, 주변 영역의 폭이 감소된 슈퍼 네로우 베젤 표시 장치를 제조할 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
200, 201, 300: 박막 트랜지스터 기판
172: 테스트 패드선 174: 테스트 패드
500, 900: 하부 기판 600, 1000: 상부 기판
202, 602: 베이스 기판 230: 박막 트랜지스터
240: 유기 절연막 260: 화소 전극
604: 블랙 매트릭스 606: 컬러 필터
610: 공통 전극 270, 370, 612, 1012: 배향막
372, 1014: 도전체 280: 실링 부재
SP: 쇼트 포인트 700: 액정층

Claims (20)

  1. 데이터 라인 및 박막 트랜지스터가 형성되어 영상을 표시하는 표시 영역, 상기 표시 영역을 둘러싸고 공통 전압 라인이 형성된 주변 영역, 및 상기 주변 영역의 외부에 배치되고 절단되어 제거되는 제거 영역을 포함하는 베이스 기판;
    상기 제거 영역에 형성되고, 상기 데이터 라인과 전기적으로 연결되어 상기 데이트 라인을 테스트하는 테스트 패드; 및
    상기 데이터 라인 및 상기 테스트 패드를 연결하고, 상기 공통 전압 라인과 교차하는 테스트 패드선을 포함하는 박막 트랜지스터 기판.
  2. 제1항에 있어서, 상기 공통 전압 라인과 전기적으로 연결된 쇼트 포인트를 더 포함하고,
    상기 테스트 패드선은 상기 쇼트 포인트와 이격되는 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제2항에 있어서, 상기 테스트 패드선은 꺾이는 부위를 가지는 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제1항에 있어서, 상기 테스트 패드에는 상기 데이터 라인의 단선(open) 및 단락(short)을 테스트하는 테스트 신호가 인가되는 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제4항에 있어서, 상기 데이터 라인을 테스트한 후에 상기 테스트 패드가 형성된 상기 제거 영역은 제거되는 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 영상을 표시하는 표시 영역, 상기 표시 영역을 둘러싸는 주변 영역, 및 상기 주변 영역 외부에 배치되고 절단되어 제거되는 제거 영역을 포함하는 베이스 기판의 상기 주변 영역에 공통 전압 라인을 형성하는 단계;
    상기 표시 영역에 배치된 데이터 라인 및 상기 주변 영역에 배치되고 상기 데이터 라인과 전기적으로 연결되어 상기 공통 전압 라인과 교차하는 테스트 패드선을 형성하는 단계; 및
    상기 제거 영역에 배치되어 상기 테스트 패드선과 연결된 테스트 패드를 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에 있어서,
    상기 공통 전압 라인 상에, 상기 공통 전압 라인과 전기적으로 연결된 쇼트 포인트를 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  8. 제6항에 있어서, 상기 데이터 라인을 테스트한 후에, 상기 데이터 라인 및 상기 테스트 패드 사이에 전기적으로 연결된 테스트 패드선을 단선하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  9. 제8항에 있어서, 상기 테스트 패드선은 에칭 공정 및 레이저 방사 중에서 하나 이상을 통하여 단선되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  10. 제6항에 있어서, 상기 데이터 라인을 테스트한 후에 상기 테스트 패드가 형성된 상기 제거 영역을 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  11. 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 제1 베이스 기판, 상기 제1 베이스 기판의 상기 표시 영역에 형성된 데이터 라인, 박막 트랜지스터 및 화소 전극, 상기 제1 베이스 기판의 상기 주변 영역에 형성된 공통 전압 라인 및 상기 공통 전압 라인과 교차하는 테스트 패드선을 포함하는 하부 기판;
    상기 제1 베이스 기판과 마주하는 제2 베이스 기판 및 상기 제2 베이스 기판 상에 형성되는 공통 전극을 포함하는 상부 기판; 및
    상기 하부 기판 및 상기 상부 기판 사이에 개재되는 액정층을 포함하는 표시 장치.
  12. 제11항에 있어서, 상기 하부 기판은,
    상기 주변 영역의 외곽에서 상기 상부 기판과 접착하여 상기 액정층의 액정을 밀봉하는 실링 부재; 및
    상기 화소 전극 상에 형성되어 상기 액정층의 액정을 배향하는 배향막을 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 실링 부재는 도전 물질을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 실링 부재는 상기 공통 전압 라인과 전기적으로 연결된 쇼트 포인트 및 상기 공통 전극을 전기적으로 연결하는 것을 특징으로 하는 표시 장치.
  15. 제12항에 있어서, 상기 실링 부재는 상기 배향막과 이격되어 배치된 것을 특징으로 하는 표시 장치.
  16. 제12항에 있어서, 상기 실링 부재는 상기 배향막의 단부와 중첩하는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서, 상기 실링 부재 및 상기 배향막의 중첩 영역에 배치되는 도전체를 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제12항에 있어서, 상기 공통 전압 라인 상에 형성된 쇼트 포인트를 더 포함하고, 상기 쇼트 포인트는 상기 테스트 패드선과 이격되어 배치되는 것을 특징으로 하는 표시 장치.
  19. 제18항에 있어서, 상기 쇼트 포인트는 상기 테스트 패드선들 사이에 배치되는 것을 특징으로 하는 표시 장치.
  20. 제11항에 있어서, 상기 공통 전압 라인 및 상기 테스트 패드선은 서로 절연된 것을 특징으로 하는 표시 장치,
KR1020110080573A 2011-08-12 2011-08-12 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 KR101894270B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110080573A KR101894270B1 (ko) 2011-08-12 2011-08-12 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US13/431,465 US8988627B2 (en) 2011-08-12 2012-03-27 Thin-film transistor substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110080573A KR101894270B1 (ko) 2011-08-12 2011-08-12 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20130017876A true KR20130017876A (ko) 2013-02-20
KR101894270B1 KR101894270B1 (ko) 2018-10-15

Family

ID=47677333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110080573A KR101894270B1 (ko) 2011-08-12 2011-08-12 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US8988627B2 (ko)
KR (1) KR101894270B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150049141A (ko) * 2013-10-29 2015-05-08 삼성디스플레이 주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
US10283025B2 (en) 2015-01-30 2019-05-07 Samsung Display Co., Ltd. Display panel inspecting apparatus and display device including the same
WO2021177778A1 (ko) * 2020-03-06 2021-09-10 삼성전자주식회사 발광 다이오드 모듈 및 발광 다이오드 검사 방법
US11239452B2 (en) 2018-12-11 2022-02-01 Samsung Display Co., Ltd. Display apparatus having treatment areas and method of manufacturing the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409894B (zh) * 2010-07-09 2013-09-21 Chunghwa Picture Tubes Ltd 薄膜電晶體之對位檢測方法
CN103337477B (zh) * 2013-05-27 2015-06-03 北京京东方光电科技有限公司 阵列基板的制备方法及阵列基板和显示装置
CN103439816A (zh) * 2013-09-05 2013-12-11 深圳市华星光电技术有限公司 显示面板母版、由该显示面板母版制成的显示面板及其加工方法
US9785032B2 (en) * 2013-11-12 2017-10-10 E Ink Holdings Inc. Active device array substrate and display panel
US9478471B2 (en) 2014-02-19 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for verification of bonding alignment
KR20150102822A (ko) * 2014-02-28 2015-09-08 삼성디스플레이 주식회사 표시 장치 및 이를 위한 액정 렌즈 패널 장치
KR102311500B1 (ko) * 2014-12-26 2021-10-12 엘지디스플레이 주식회사 액정 표시 장치
CN104516163B (zh) * 2015-01-15 2018-02-16 京东方科技集团股份有限公司 一种显示基板和显示装置
CN104777637B (zh) * 2015-05-08 2018-01-02 上海中航光电子有限公司 阵列基板、触控显示装置及其测试方法
KR102439308B1 (ko) * 2015-10-06 2022-09-02 삼성디스플레이 주식회사 표시장치
JP6910886B2 (ja) * 2017-08-23 2021-07-28 株式会社ジャパンディスプレイ 表示装置
CN108011051B (zh) * 2017-11-30 2019-08-13 武汉天马微电子有限公司 一种有机发光显示面板及其显示装置
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
JP2020122865A (ja) * 2019-01-30 2020-08-13 パナソニック液晶ディスプレイ株式会社 表示装置
US11341878B2 (en) 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
KR20210099709A (ko) * 2020-02-04 2021-08-13 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN111477640A (zh) * 2020-05-08 2020-07-31 武汉华星光电技术有限公司 窄边框显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482320B1 (ko) 2001-11-29 2005-04-13 엘지전자 주식회사 멀티패널을 이용한 플라즈마 디스플레이 장치 및 그제조방법
KR100662780B1 (ko) * 2002-12-18 2007-01-02 엘지.필립스 엘시디 주식회사 테스트화소를 구비한 액정표시장치 및 이를 이용한 블랙 매트릭스를 제작하는 방법
KR101057874B1 (ko) 2004-03-30 2011-08-19 엘지디스플레이 주식회사 평판 표시 소자의 제조 방법
US7705924B2 (en) * 2005-02-22 2010-04-27 Samsung Electronics Co., Ltd. Liquid crystal display and test method thereof
JP5073297B2 (ja) 2007-01-25 2012-11-14 三菱電機株式会社 液晶表示パネル及び液晶表示パネルの製造方法
KR101499230B1 (ko) * 2008-12-19 2015-03-06 삼성디스플레이 주식회사 표시 장치
KR101309364B1 (ko) * 2008-12-24 2013-09-17 엘지디스플레이 주식회사 전기영동표시장치 및 그의 제조방법과 그의 리페어방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150049141A (ko) * 2013-10-29 2015-05-08 삼성디스플레이 주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
US10283025B2 (en) 2015-01-30 2019-05-07 Samsung Display Co., Ltd. Display panel inspecting apparatus and display device including the same
US11239452B2 (en) 2018-12-11 2022-02-01 Samsung Display Co., Ltd. Display apparatus having treatment areas and method of manufacturing the same
WO2021177778A1 (ko) * 2020-03-06 2021-09-10 삼성전자주식회사 발광 다이오드 모듈 및 발광 다이오드 검사 방법

Also Published As

Publication number Publication date
KR101894270B1 (ko) 2018-10-15
US20130038806A1 (en) 2013-02-14
US8988627B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
KR101894270B1 (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101347846B1 (ko) 박막 트랜지스터 기판, 이를 포함하는 액정표시장치 및이의 리페어 방법
US8274621B2 (en) Display device and manufacturing method of display device
US8780309B2 (en) Mother panel of liquid crystal display and method of manufacturing liquid crystal display using the same
KR20080003226A (ko) 액정표시소자
KR101375845B1 (ko) 액정표시소자 및 그 제조방법
US9869915B2 (en) Array substrate and liquid crystal display panel including the same
CN104280956A (zh) 液晶显示器
KR20090058293A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20140110137A (ko) 터치 표시 장치 및 이의 제조 방법
WO2016106856A1 (zh) 薄膜晶体管阵列基板及液晶显示面板
KR101174156B1 (ko) 평판 표시장치
JP5247615B2 (ja) 横電界方式の液晶表示装置
WO2015074335A1 (zh) 一种薄膜晶体管阵列基板及修补方法
KR101354317B1 (ko) 정전기 방지 구조를 구비한 표시장치
KR20160086019A (ko) 액정 표시 장치
KR20100073945A (ko) 전기영동 표시장치 및 그 제조 방법
WO2011148734A1 (ja) アクティブマトリクス基板および表示装置
JP3541328B2 (ja) 液晶表示装置
KR20090038775A (ko) 액정표시장치 및 이의 제조 방법
KR20160043205A (ko) 액정표시장치
CN112213894B (zh) 显示面板用阵列基板的制造方法
KR101030530B1 (ko) 액정표시장치 및 그 제조방법
JP5055511B2 (ja) 横電界方式の液晶表示装置
JPH04355729A (ja) 液晶表示装置用アレイ基板の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant