JP2020122865A - 表示装置 - Google Patents

Abstract

【課題】インセル型で且つ自己容量方式のタッチ検出機能を有する表示装置において、タッチ位置の検出に用いる複数の共通電極間の電気的接続不良を検知する構成を実現する。【解決手段】本開示の表示装置は、第１の方向に延伸する複数のソース線と、前記第１の方向に交差する第２の方向に延伸する複数のゲート線と、前記第１の方向及び前記第２の方向に配列された複数の画素電極と、前記第１の方向及び前記第２の方向に配列された複数のタッチ領域のそれぞれに対応して配置され、前記複数の画素電極と対向して配置された複数の共通電極と、前記複数の共通電極のそれぞれに電気的に接続された複数のセンサ電極線と、前記複数の共通電極のそれぞれに、複数の検査用薄膜トランジスタを介して電気的に接続された複数の検査用信号線と、前記複数の検査用薄膜トランジスタのゲート電極に接続された検査用ゲート線と、を含む。【選択図】図５

Description

本開示は、表示装置に関する。

従来、様々なタッチパネル付き表示装置が提案されている。近年では、表示装置全体の薄型化を図るために、タッチパネルの機能を表示パネルの内部に組み込んだ、所謂インセル型(In-cell)のタッチ検出機能付き表示装置が提案されている。上記表示装置は、例えば、特許文献１に開示されている。また特許文献１には、指が表示パネルに近づいた際に、共通電極と指との間に発生する静電容量を検知する、所謂自己容量方式のタッチ検出が開示されている。

米国特許出願公開第２０１６／０１８８０６３号明細書

しかしながら、上記特許文献１に開示されたようなインセル型のタッチ検出機能付き表示装置であって、且つ自己容量方式のタッチ検出機能を有する表示装置において、タッチ位置の検出に用いる複数の共通電極間の電気的接続不良を検知する構成が実現されていなかった。

本開示は、これらの問題点に鑑みてなされたものであり、その目的は、インセル型で且つ自己容量方式のタッチ検出機能を有する表示装置において、タッチ位置の検出に用いる複数の共通電極間の電気的接続不良を検知する構成を実現することにある。

上記課題を解決するために、本開示の表示装置は、第１の方向に延伸する複数のソース線と、前記第１の方向に交差する第２の方向に延伸する複数のゲート線と、前記第１の方向及び前記第２の方向に配列された複数の画素電極と、前記第１の方向及び前記第２の方向に配列された複数のタッチ領域のそれぞれに対応して配置され、前記複数の画素電極と対向して配置された複数の共通電極と、前記複数の共通電極のそれぞれに電気的に接続された複数のセンサ電極線と、前記複数の共通電極のそれぞれに、複数の検査用薄膜トランジスタを介して電気的に接続された複数の検査用信号線と、前記複数の検査用薄膜トランジスタのゲート電極に接続された検査用ゲート線と、を含む。

本開示に係る構成によれば、インセル型で且つ自己容量方式のタッチ検出機能を有する表示装置において、複数の共通電極間の電気的接続不良を検知する構成を実現することができる。

図１は、本開示の第１の実施形態に係る表示装置の概略構成を示す模式的な平面図である。 図２は、本開示の第１の実施形態に係る表示パネルの一構成例を示す模式的な平面図である。 図３は、本開示の第１の実施形態に係るコモン・センサドライバの一構成例を示すブロック図である。 図４は、本開示の第１の実施形態の表示パネルにおける、図２のＡ−Ａ´断面を示す模式図である。 図５は、本開示の第１の実施形態に係る検査回路の構成例を示す模式的な平面図である。 図６は、本開示の第１の実施形態に係る検査回路に接続される共通電極の配置例を示す模式的な平面図である。 図７は、本開示の第１の実施形態に係る検査回路に接続される共通電極の他の配置例を示す模式的な平面図である。 図８は、本開示の第１の実施形態に係る検査回路の他の構成例を示す模式的な平面図である。 図９は、本開示の第１の実施形態に係る検査回路に接続される共通電極の他の配置例を示す模式的な平面図である。

本開示の第１の実施形態について、図面を用いて以下に説明する。図１は、本開示の第１の実施形態に係る表示装置１００の概略構成を示す模式的な平面図である。表示装置１００は、表示パネル１０、第１の駆動回路２０、第２の駆動回路３０、制御回路４０、検査回路５０、電源部（図示せず）、及び、バックライト装置（図示せず）を備えている。第１の駆動回路２０及び第２の駆動回路３０は、表示パネル１０に含まれてもよい。

表示パネル１０には、第１の方向に延伸する複数のソース線１１と、第１の方向に延伸する複数のセンサ電極線１２と、第１の方向に交差する第２の方向に延伸する複数のゲート線１３とが設けられている。複数のソース線１１は第２の方向に略等間隔で配置され、複数のセンサ電極線１２は第２の方向に略等間隔で配置され、複数のゲート線１３は第１の方向に略等間隔で配置されている。各ソース線１１と各ゲート線１３との各交差部に、薄膜トランジスタ１４が設けられている。

第１の駆動回路２０は、各ソース線１１にデータ信号（表示電圧）を出力するソースドライバ２１と、各センサ電極線１２に共通電圧及びセンサ用電圧を出力するコモン・センサドライバ２２とを含む。ソースドライバ２１とコモン・センサドライバ２２とは、１個のＩＣ（Integrated Circuit）で構成されてもよいし、互いに独立した２個のＩＣで構成されてもよい。第２の駆動回路３０は、各ゲート線１３にゲート信号（走査信号）を出力するゲートドライバ３１を含む。

表示パネル１０には、各ソース線１１と各ゲート線１３との各交差部に対応して、複数の画素１５が第１の方向及び第２の方向に配列されている。詳細は後述するが、表示パネル１０は、薄膜トランジスタ基板と、カラーフィルタ基板と、両基板間に挟持された液晶層とを含んでいる。薄膜トランジスタ基板には、各画素１５に対応して、画素電極１６が設けられている。即ち、画素電極１６は、第１の方向及び第２の方向に配列に配置されている。また薄膜トランジスタ基板には、複数の画素１５ごとに１個の割合で、複数の画素電極１６と対向するよう共通電極１７が配置されている。各共通電極１７は、画像を表示するための電極としての機能と、タッチ位置を検出するための電極（センサ電極）としての機能とを有する。すなわち、表示パネル１０は、画像表示機能とタッチ検出機能とを有する。また、共通電極１７は、第１の方向及び第２の方向に配列された複数のタッチ領域のそれぞれに対応して配置されている。

図２は、第１の実施形態に係る表示パネル１０の一構成例を示す模式的な平面図である。図２では、便宜上、ソース線１１と、ソースドライバ２１と、を省略している。図２に示す例では、複数の共通電極１７は、第１の方向に４個、第２の方向に４個の画素１５を含む合計１６個の画素１５の集まり毎に１個の割合で設けられている。なお、実際には、例えば数百個の画素１５の集まりごとに１個の割合で、共通電極１７が設けられる構成であってもよいが、図示の便宜上、図２においては、１６個の画素１５の集まり毎に１個の割合で、共通電極１７を設ける構成としている。複数の共通電極１７は、それぞれ略同じ形状を有し、規則的に配列されている。平面視において、各共通電極１７は、複数のセンサ電極線１２に重なっており、複数のセンサ電極線１２のうちの１本のセンサ電極線１２に、スルーホール１８を介して電気的に接続されている。図２に示す構成では、共通電極１７ａは、３本のセンサ電極線１２ａ、１２ｂ、１２ｃに重なっており、そのうちの１本のセンサ電極線１２ａにスルーホール１８ａを介して電気的に接続されている。また、共通電極１７ｂは、３本のセンサ電極線１２ａ、１２ｂ、１２ｃに重なっており、そのうちの１本のセンサ電極線１２ｂにスルーホール１８ｂを介して電気的に接続されている。

図３は、第１の実施形態に係るコモン・センサドライバ２２の一構成例を示すブロック図である。コモン・センサドライバ２２は、共通電圧生成部２２１、センサ用電圧生成部２２２、タイミング制御部２２３、モニタ部２２４、及び、位置検出部２２５を含む。コモン・センサドライバ２２の構成はこれに限定されず、周知の構成を採用することができる。

共通電圧生成部２２１は、画像表示用の共通電圧（基準電圧）を生成する。コモン・センサドライバ２２は、画素電極１６にデータ信号（表示電圧）を供給する書き込み期間に、上記生成された共通電圧を、センサ電極線１２を介して共通電極１７に供給する。センサ用電圧生成部２２２は、タッチ位置を検出するためのセンサ用電圧を生成する。コモン・センサドライバ２２は、上記書き込み期間の後の非書き込み期間に、上記生成されたセンサ用電圧を、センサ電極線１２を介して共通電極１７に供給する。タイミング制御部２２３は、制御回路４０から受信するタイミング信号（水平同期信号、垂直同期信号）に基づいて、コモン・センサドライバ２２が上記共通電圧及び上記センサ用電圧を出力するタイミングを制御する。モニタ部２２４は、共通電極１７にセンサ用電圧を供給する時の電流（電荷）を監視（測定）する。位置検出部２２５は、モニタ部２２４の測定結果に基づいて、タッチ位置の座標を検出する。なお、図３では位置検出部２２５は、コモン・センサドライバ２２の内部に設けられているが、制御回路４０の内部に設けられてもよい。

ここで、タッチ位置の検出方法の一例について説明する。表示装置１００は、静電容量方式の自己容量方式によりタッチ位置の検出を行う。具体的には、表示パネル１０の表面に指が近付くと、共通電極（センサ電極）１７と指の間に静電容量が発生する。静電容量が発生すると共通電極１７における寄生容量が増加し、共通電極１７にセンサ用電圧を供給する時の電流（電荷）が増加する。コモン・センサドライバ２２は、この電流（電荷）の変動量に基づいて表示パネル１０への接触の位置、即ち座標を検出する。なお、自己容量方式によるタッチ位置の検出方法は、周知の方法を適用することができる。また、非表示期間にタッチ位置の検出を行ってもよい。

次に、図４を用いて、表示パネル１０の断面構造の一例について説明する。表示パネル１０は、様々な断面構造を適用することができる。なお、本実施形態においては、共通電極（センサ電極）１７が、画素電極１６よりも下層（背面側）に配置される構造を例に挙げて説明するが、共通電極（センサ電極）１７が、画素電極１６よりも上層（表示面側）に配置される構造であってもよい。

図４は、第１の実施形態に係る表示パネル１０における、図２のＡ−Ａ´断面を示す模式図である。表示パネル１０は、薄膜トランジスタ基板２００と、カラーフィルタ基板３００と、両基板間に挟持された液晶層４００とを含んでいる。

薄膜トランジスタ基板２００では、ガラス基板２０１上に複数のゲート線１３（図示せず）が形成され、複数のゲート線１３を覆うように第１の絶縁膜２０２が形成され、第１の絶縁膜２０２上に複数のソース線１１が形成され、複数のソース線１１を覆うように第２の絶縁膜２０３が形成され、第２の絶縁膜２０３上に第３の絶縁膜２０４が形成される。第３の絶縁膜２０４は、例えば、アクリルを主成分とする感光性の有機材料で構成される。第３の絶縁膜２０４上に複数の共通電極１７が形成され、複数の共通電極１７を覆うように第４の絶縁膜２０５が形成され、第４の絶縁膜２０５の一部にはスルーホール１８が形成される。隣り合う共通電極１７の間には第４の絶縁膜２０５が配置されるため、隣り合う共通電極１７同士は互いに電気的に接続されない。第４の絶縁膜２０５上及びスルーホール１８内に複数のセンサ電極線１２が形成され、複数のセンサ電極線１２を覆うように第５の絶縁膜２０６が形成され、第５の絶縁膜２０６上に複数の画素電極１６が形成される。センサ電極線１２は、平面視において、ソース線１１に重なる位置に形成される。なお、センサ電極線１２は、平面視において、ソース線１１と重ならない位置に形成されていてもよい。例えば、平面視において、センサ電極線１２は、ソース線１１と横に並んで配置されていてもよく、ソース線１２と一部が重なるように配置されていてもよい。また、平面視において、薄膜トランジスタ基板２００は、ソース線１２と重なるセンサ電極線１２と、ソース線１２と重ならないセンサ電極線１２とを混在して有していてもよい。センサ電極線１２は、スルーホール１８を介して共通電極１７に電気的に接続される。センサ電極線１２と共通電極１７との間には第４の絶縁膜２０５が配置されるため、センサ電極線１２と、スルーホール１８を介して該センサ電極線１２に電気的に接続される共通電極１７以外の共通電極１７とは、電気的に接続されない。画素電極１６にはスリットが形成されている。なお、図示はしないが、画素電極１６上には配向膜が形成され、ガラス基板２０１の外側には偏光板が形成される。画素電極１６と共通電極１７との間には液晶容量が形成される。

カラーフィルタ基板３００では、ガラス基板３０１上にブラックマトリクス３０２が形成される。図示はしないが、ガラス基板３０１上には、カラーフィルタが形成され、これを覆うようにオーバーコート膜が形成され、オーバーコート膜上に配向膜が形成される。カラーフィルタ基板３００の外側には偏光板が形成される。

表示装置１００は、画素電極１６と共通電極１７との間に発生する電界を液晶層４００に印加して液晶を駆動させることにより、液晶層４００を通過する光の量を調整して画像表示を行う。

図１を用いて上述したとおり、本開示の表示装置１００は、検査回路５０を備えており、この検査回路５０を用いて、上述したタッチ検出に用いる複数の共通電極１７間の電気的接続不良を検知することができる。

図５は、本開示の第１の実施形態に係る検査回路５０の構成例を示す模式的な平面図である。また、図６は、第１の実施形態に係る検査回路５０に接続される共通電極１７（共通電極Ｃ１１〜共通電極Ｃ５６）の配置例を示す模式的な平面図である。

図５に示すように、検査回路５０には、複数の検査用信号線５１（検査用信号線５１Ａ〜検査用信号線５１Ｆ）と、複数の検査用ゲート線５２（検査用ゲート線５２Ａ〜検査用ゲート線５２Ｅ）と、複数の検査用薄膜トランジスタ５３とが含まれている。複数の検査用信号線５１は、複数の検査用薄膜トランジスタ５３と、第１の方向に延伸する複数のセンサ電極線１２とを介して、複数の共通電極１７（共通電極Ｃ１１〜共通電極Ｃ５６）に電気的に接続されている。図５における共通電極１７（共通電極Ｃ１１〜共通電極Ｃ５６）の番号と、図６における共通電極１７（共通電極Ｃ１１〜共通電極Ｃ５６）の番号とは対応関係にある。複数の検査用ゲート線５２は、複数の検査用薄膜トランジスタ５３のゲート電極に接続されており、検査用薄膜トランジスタ５３のオン／オフを制御する。本実施形態においては、各検査用ゲート線５２が、それぞれ６つの検査用薄膜トランジスタ５３のゲート電極に接続された構成としている。なお、複数の検査用信号線５１が、複数のセンサ電極線１２とは異なる配線を介して、複数の共通電極１７と接続される構成としても構わないが、複数の検査用信号線５１が、複数のセンサ電極線１２を介して複数の共通電極１７と接続される構成とすることにより、表示パネル１０内を延伸する配線の数を減らすことができ望ましい。また、複数の検査用信号線５１が、複数のセンサ電極線１２を介して複数の共通電極１７と接続される構成とすることにより、複数のセンサ電極線１２の断線等による電気的接続不良を検出することができる。

ここで、各共通電極Ｃｘｙにおけるｘの数字は、当該共通電極Ｃｘｙがどの検査用ゲート線５２に接続されているかを意味する。例えばｘが１の場合は、当該共通電極Ｃｘｙが、検査用ゲート線５２Ａに接続されていることを意味する。ｘが２の場合は、当該共通電極Ｃｘｙが、検査用ゲート線５２Ｂに接続されていることを意味する。ｘが３の場合は、当該共通電極Ｃｘｙが、検査用ゲート線５２Ｃに接続されていることを意味する。ｘが４の場合は、当該共通電極Ｃｘｙが、検査用ゲート線５２Ｄに接続されていることを意味する。ｘが５の場合は、当該共通電極Ｃｘｙが、検査用ゲート線５２Ｅに接続されていることを意味する。

また、各共通電極Ｃｘｙにおけるｙの数字は、当該共通電極Ｃｘｙがどの検査用信号線５１に接続されているかを意味する。例えばｙが１の場合は、当該共通電極Ｃｘｙが、検査用信号線５１Ａに接続されていることを意味する。ｙが２の場合は、当該共通電極Ｃｘｙが、検査用信号線５１Ｂに接続されていることを意味する。ｙが３の場合は、当該共通電極Ｃｘｙが、検査用信号線５１Ｃに接続されていることを意味する。ｙが４の場合は、当該共通電極Ｃｘｙが、検査用信号線５１Ｄに接続されていることを意味する。ｙが５の場合は、当該共通電極Ｃｘｙが、検査用信号線５１Ｅに接続されていることを意味する。ｙが６の場合は、当該共通電極Ｃｘｙが、検査用信号線５１Ｆに接続されていることを意味する。

図６に示すように、複数の共通電極１７は、第１の方向に配列された複数の共通電極１７を含む。図６に示す例では、第１列として、複数の共通電極１７（共通電極Ｃ１１〜共通電極Ｃ５５）が第１の方向に配列されており、第２列として、複数の共通電極１７（共通電極Ｃ１２〜共通電極Ｃ５６）が第１の方向に配列されている。また、図６に示す例では、この第１列、及び第２列が、表示パネル１０内において、第２の方向に繰り返し配置される構成としている。

また、図６に示すように、複数の共通電極１７は、第２の方向に配列された複数の共通電極１７を含む。図６に示す例では、例えば、２つの共通電極１７（共通電極Ｃ１１、及び共通電極Ｃ１２）が繰り返し配置されるよう、第２の方向に配列されている。

図５に示すように、複数の検査用薄膜トランジスタ５３は、第１の方向に延伸する複数のセンサ電極線１２を介して、複数の共通電極１７と接続されている。図５に示す左から１番目から１５番目までのセンサ電極線１２は、図６に示した第１列の複数の共通電極１７（共通電極Ｃ１１〜共通電極Ｃ５５）と接続され、図５に示す左から１６番目から３０番目までのセンサ電極線１２は、図６に示した第２列の複数の共通電極１７（共通電極Ｃ１２〜共通電極Ｃ５６）と接続される。図５に示す左から１番目から１５番目までのセンサ電極線１２は、図６に示す第１列の複数の共通電極１７（共通電極Ｃ１１〜共通電極Ｃ５５）と平面視で重畳するよう第１の方向に延伸し、例えば、図５に示す左から１番目のセンサ電極線１２は、図６に示す共通電極Ｃ１１と接続され、図５に示す左から１５番目のセンサ電極線１２は、図６に示す共通電極Ｃ５５と接続される。同様に、図５に示す左から１６番目から３０番目までのセンサ電極線１２は、図６に示す第２列の複数の共通電極１７（共通電極Ｃ１２〜共通電極Ｃ５６）と平面視で重畳するよう第１の方向に延伸し、例えば、図５に示す左から１６番目のセンサ電極線１２は、図６に示す共通電極Ｃ１２と接続され、図５に示す左から３０番目のセンサ電極線１２は、図６に示す共通電極Ｃ５６と接続される。

図５に示すように、第１の方向に配列された複数の共通電極１７（例えば共通電極Ｃ１１〜共通電極Ｃ５５）は、それぞれ異なる検査用薄膜トランジスタ５３と接続される。また、図５に示すように、第２の方向に隣り合う複数の共通電極１７（例えば共通電極Ｃ１１、共通電極Ｃ１２）は、それぞれ異なる検査用薄膜トランジスタ５３と接続される。

更に、第１の方向に隣り合う二つの共通電極１７（例えば共通電極Ｃ１１と共通電極Ｃ１３）は、それぞれ異なる検査用信号線５１に接続されている。例えば図６に示す共通電極Ｃ１１と共通電極Ｃ１３は互いに第１の方向に隣り合う関係にあり、図５に示すように、共通電極Ｃ１１は、検査用信号線５１Ａに接続され、共通電極Ｃ１３は、検査用信号線５１Ｃに接続される。この関係は、共通電極Ｃ１１と共通電極Ｃ１３との間のみならず、第１の方向に配列された複数の共通電極１７（例えば共通電極Ｃ１１〜共通電極Ｃ５５）全てにおいて満たされる。

また、第２の方向に隣り合う二つの共通電極１７（例えば共通電極Ｃ１１と共通電極Ｃ１２）は、それぞれ異なる検査用信号線５１に接続されている。例えば図６に示す共通電極Ｃ１１と共通電極Ｃ１２は互いに第２の方向に隣り合う関係にあり、図５に示すように、共通電極Ｃ１１は、検査用信号線５１Ａに接続され、共通電極Ｃ１２は、検査用信号線５１Ｂに接続される。この関係は、共通電極Ｃ１１と共通電極Ｃ１２との間のみならず、第２の方向に配列された複数の共通電極１７全てにおいて満たされる。

更に、本実施形態においては、複数の共通電極１７に含まれる第１の共通電極（例えば共通電極Ｃ１４）には、検査用信号線５１の内、当該第１の共通電極（例えば共通電極Ｃ１４）の周囲に隣接して配置された他の共通電極１７に接続された検査用信号線５１とは異なる検査用信号線５１が接続される構成としている。例えば、共通電極Ｃ１４を第１の共通電極とした場合、共通電極Ｃ１４の周囲に隣接して配置された共通電極１７としては、合計８個の共通電極（２つの共通電極Ｃ１１、１つの共通電極Ｃ１２、２つの共通電極Ｃ１３、２つの共通電極Ｃ１５、１つの共通電極Ｃ１６）が含まれる。第１の共通電極である共通電極Ｃ１４は、図５に示すように、検査用薄膜トランジスタ５３を介して検査用信号線５１Ｄに接続されている。これに対して、共通電極Ｃ１１は、検査用薄膜トランジスタ５３を介して検査用信号線５１Ａに接続され、共通電極Ｃ１２は、検査用薄膜トランジスタ５３を介して検査用信号線５１Ｂに接続され、共通電極Ｃ１３は、検査用薄膜トランジスタ５３を介して検査用信号線５１Ｃに接続され、共通電極Ｃ１５は、検査用薄膜トランジスタ５３を介して検査用信号線５１Ｅに接続され、共通電極Ｃ１６は、検査用薄膜トランジスタ５３を介して検査用信号線５１Ｆに接続されている。即ち、共通電極Ｃ１４を第１の共通電極とした場合、共通電極Ｃ１４の周囲に隣接した配置された共通電極１７には、共通電極Ｃ１４が検査用薄膜トランジスタ５３を介して接続される検査用信号線５１Ａ以外の検査用信号線５１が接続される構成としている。

なお、本実施形態においては、検査用信号線５１Ａ、５１Ｄ、５１Ｅに対して同じ極性の信号を印加する構成としている。また、検査用信号線５１Ｂ、５１Ｃ、５１Ｆに対して同じ極性の信号を印加する構成とし、且つ検査用信号線５１Ａと検査用信号線５１Ｂに対して逆の極性の信号を印加する構成としている。具体例としては、検査用信号線５１Ａ、５１Ｄ、５１Ｅに対して＋５Ｖの信号が印加される際には、検査用信号線５１Ｂ、５１Ｃ、５１Ｆに対して−５Ｖの信号が印加される構成としている。

そして、第１の方向に隣り合う二つの共通電極１７（例えば共通電極Ｃ１１と共通電極Ｃ１３）に対して、複数の検査用信号線５１を介して印加される信号の極性を互いに異ならせる構成としている。例えば、共通電極Ｃ１１は、検査用薄膜トランジスタ５３を介して検査用配線５１Ａに接続されている。そして、図６に示すように、第１の方向において共通電極Ｃ１１と隣り合う共通電極Ｃ１３は、検査用薄膜トランジスタ５３を介して検査用配線５１Ｃに接続されている。上述したとおり、検査用配線５１Ａと検査用配線５１Ｃには逆の極性の信号が印加される構成となっているため、第１の方向において隣り合う共通電極Ｃ１１と共通電極Ｃ１３には逆の極性の信号が印加されることとなる。

また、第２の方向に隣り合う二つの共通電極１７（例えば共通電極Ｃ１１と共通電極Ｃ１２）に対して、複数の検査用信号線５１を介して印加される信号の極性を互いに異ならせる構成としている。例えば、共通電極Ｃ１１は、検査用薄膜トランジスタ５３を介して検査用配線５１Ａに接続されている。そして、図６に示すように、第２の方向において共通電極Ｃ１１と隣り合う共通電極Ｃ１２は、検査用薄膜トランジスタ５３を介して検査用配線５１Ｂに接続されている。上述したとおり、検査用配線５１Ａと検査用配線５１Ｂには逆の極性の信号が印加される構成となっているため、第２の方向において隣り合う共通電極Ｃ１１と共通電極Ｃ１２には逆の極性の信号が印加されることとなる。

なお、本実施形態においては、第１の方向に配列された複数の共通電極１７（例えば共通電極Ｃ１１〜共通電極Ｃ５５）に含まれる第１の共通電極に接続された、検査用ゲート線５２と検査用信号線５１との組み合わせが、第１の方向に配列された複数の共通電極１７に含まれる他の共通電極１７に接続された、検査用ゲート線５２と検査用信号線５１との組み合わせと異なる構成としている。例えば、共通電極Ｃ１１は、検査用ゲート線５２Ａと検査用信号線５１Ａに接続されるが、図６に示した第１列に含まれる他の共通電極１７において、検査用ゲート線５２Ａと検査用信号線５１Ａの双方に接続される共通電極１７が存在しない構成としている。上述した通り、各共通電極Ｃｘｙにおけるｘの数字は、当該共通電極Ｃｘｙがどの検査用ゲート線５２に接続されているかを意味し、各共通電極Ｃｘｙにおけるｙの数字は、当該共通電極Ｃｘｙがどの検査用信号線５１に接続されているかを意味する。従って、図６に示した第１列において、各共通電極Ｃｘｙにおけるｘの数字とｙの数字の双方が同一のものが無い構成としている。

このような構成とすることにより、第１の方向に配列された複数の共通電極１７間の電気的接続不良を精度高く検知することが可能となる。例えば、第１列に含まれる複数の共通電極１７につき、接続される検査用ゲート線５２と検査用信号線５１との組み合わせが同じものが２以上ある場合、それら２以上の共通電極１７には同じ検査用信号が同じタイミングで入力されることになるが、本実施形態の構成であれば、第１の方向に配列された複数の共通電極１７につき、同じ検査用信号が同じタイミングで入力されることが無い。その結果として、第１の方向における複数の共通電極１７間の電気的接続不良を精度高く検知することが可能となる。

また、本実施形態においては、第２の方向に隣り合う二つの共通電極１７（例えば共通電極Ｃ１１と共通電極Ｃ１２）の内の一方（例えば共通電極Ｃ１１）に接続された、検査用ゲート線５２と検査用信号線５１との組み合わせが、第２の方向に隣り合う二つの共通電極１７（例えば共通電極Ｃ１１と共通電極Ｃ１２）の内の他方（例えば共通電極Ｃ１２）に接続された、検査用ゲート線５２と検査用信号線５１との組み合わせと異なる構成としている。即ち、図６において、第２の方向に隣り合う２つの共通電極Ｃｘｙにつき、各共通電極Ｃｘｙにおけるｘの数字とｙの数字のいずれか少なくとも一方が異なる構成としている。

続いて、上述した検査回路５０を有する表示装置１００について、以下、タッチ検出に用いる複数の共通電極１７間の電気的接続不良を検知する方法について説明する。

まず、第１のステップとして、図５に示した検査用ゲート線５２Ａに、検査用薄膜トランジスタ５３をオン状態とするトランジスタ制御信号を入力する。これにより、検査用ゲート線５２Ａと共通電極Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６との間に介在するよう接続された検査用薄膜トランジスタ５３がオン状態となる。

次に、第２のステップとして、各検査用信号線５１に検査用信号を入力する。上述した通り、本実施形態においては、検査用信号線５１Ａ、５１Ｄ、５１Ｅに対して同じ極性の信号を印加する構成としている。また、検査用信号線５１Ｂ、５１Ｃ、５１Ｆに対して同じ極性の信号を印加する構成とし、且つ検査用信号線５１Ａと検査用信号線５１Ｂに対して逆の極性の信号を印加する構成としている。そのため、検査用信号線５１Ａ、５１Ｄ、５１Ｅに対して＋５Ｖの信号が印加される際には、検査用信号線５１Ｂ、５１Ｃ、５１Ｆに対して−５Ｖの信号が印加される。

この第２のステップにおいて、共通電極１７と対向して配置される複数の画素電極１６の電位は、例えば０Ｖの状態としておく。従って、上記検査用信号の入力に伴い、各共通電極１７と画素電極１６との間に電位差が生まれ、各共通電極１７で定義されるタッチ領域において液晶が駆動されることにより、液晶層４００を通過する光の量が変化して画像が表示される。この画像表示状態を検査することにより、複数の共通電極１７間の電気的接続不良を検知することができる。

例えば、共通電極Ｃ１１と共通電極Ｃ１３との間において、各種配線（例えば、センサ電極線１２）と共通電極１７との間にゴミが介在するなどの原因により、ショートが発生している場合、共通電極Ｃ１１に印加される信号と、共通電極Ｃ１３に印加される信号とは逆の極性となっているため、互いに相殺し、共通電極Ｃ１１の電位と、共通電極Ｃ１３の電位は、互いに０Ｖとなる。そのため、共通電極Ｃ１１と複数の画素電極１６との間、及び共通電極Ｃ１３と複数の画素電極１６との間に電位差が生じず、液晶が駆動されない。そのため、液晶層４００を通過する光の量が変化せず、所望の画像が表示されない。このようにして、複数の共通電極１７間の電気的接続不良を検知することができる。

次に、第３のステップとして、検査用ゲート線５２Ａに、検査用薄膜トランジスタ５３をオフ状態とするトランジスタ制御信号を入力する。これにより、検査用ゲート線５２Ａと共通電極Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６との間に介在するよう接続された検査用薄膜トランジスタ５３がオフ状態となる。

そして、第４のステップとして、検査用ゲート線５２Ｂに、検査用薄膜トランジスタ５３をオン状態とするトランジスタ制御信号を入力する。これにより、検査用ゲート線５２Ｂと共通電極Ｃ２１、Ｃ２２、Ｃ２３、Ｃ２４、Ｃ２５、Ｃ２６との間に介在するよう接続された検査用薄膜トランジスタ５３がオン状態となる。

次に、上述した第２のステップと同様に、第５のステップとして、各検査用信号線５１に検査用信号を入力する。この第５のステップにおいて、共通電極１７と対向して配置される複数の画素電極１６の電位は、例えば０Ｖの状態としておく。従って、上記検査用信号の入力に伴い、各共通電極１７と画素電極１６との間に電位差が生まれ、各共通電極１７で定義されるタッチ領域において液晶が駆動されることにより、液晶層４００を通過する光の量が変化して画像が表示される。この画像表示状態を検査することにより、複数の共通電極１７間の電気的接続不良を検知することができる。

例えば、共通電極Ｃ２２と共通電極Ｃ２１との間において、各種配線（例えば、センサ電極線１２）と共通電極１７との間にゴミが介在するなどの原因により、ショートが発生している場合、共通電極Ｃ２２に印加される信号と、共通電極Ｃ２１に印加される信号とは逆の極性となっているため、互いに相殺し、共通電極Ｃ２２の電位と、共通電極Ｃ２１の電位は、互いに０Ｖとなる。そのため、共通電極Ｃ２２と複数の画素電極１６との間、及び共通電極Ｃ２１と複数の画素電極１６との間に電位差が生じず、液晶が駆動されない。そのため、液晶層４００を通過する光の量が変化せず、所望の画像が表示されない。このようにして、複数の共通電極１７間の電気的接続不良を検知することができる。

その後、第６のステップとして、検査用ゲート線５２Ｂに、検査用薄膜トランジスタ５３をオフ状態とするトランジスタ制御信号を入力する。これにより、検査用ゲート線５２Ｂと共通電極Ｃ２１、Ｃ２２、Ｃ２３、Ｃ２４、Ｃ２５、Ｃ２６との間に介在するよう接続された検査用薄膜トランジスタ５３がオフ状態となる。

このように、検査用ゲート線５２に、検査用薄膜トランジスタ５３をオン状態とするトランジスタ制御信号を入力するステップ、検査用信号線５１に検査用信号を入力するステップ、及び検査用ゲート線５２に、検査用薄膜トランジスタ５３をオフ状態とするトランジスタ制御信号を入力するステップを繰り返すことにより、全てのタッチ領域における複数の共通電極１７間の電気的接続不良を検知することができる。

なお、上述したステップを繰り返す上では、検査用信号線５１に入力する検査用信号の極性を、前回印加した検査用信号の極性と逆極性とすることが望ましい。例えば、上述した第２のステップにおいて、検査用信号線５１Ａ、５１Ｄ、５１Ｅに対して＋５Ｖの信号を印加し、検査用信号線５１Ｂ、５１Ｃ、５１Ｆに対して−５Ｖの信号を印加していた場合は、次に検査用信号線５１に検査用信号を入力する際は、検査用信号線５１Ａ、５１Ｄ、５１Ｅに対して−５Ｖの信号を印加し、検査用信号線５１Ｂ、５１Ｃ、５１Ｆに対して＋５Ｖの信号を印加することが望ましい。このような方法とすることにより、液晶層４００に含まれる液晶分子の劣化を抑制することができる。

なお、本実施形態においては、検査回路５０が、複数の検査用ゲート線５２を含み、複数の検査用薄膜トランジスタ５３のゲート電極が、複数の検査用ゲート線５２のいずれかに接続された構成としているが、図８に示すように、検査回路５０が、検査用ゲート線５２を一つのみ含む構成としても構わない。

ただし、第１列に含まれる複数の共通電極１７間における複数の共通電極１７間の電気的接続不良を精度高く検知するためには、第１列に含まれる複数の共通電極１７に接続される検査用信号線５１を全て異ならせることが望ましい。そのため、検査回路５０が一つの検査用ゲート線５２しか含まない場合、第１列に含まれる複数の共通電極１７が、例えば１５個存在する場合には、図８に示すように、検査用信号線５１を１５本設けることが望ましい。

図８に示す構成においては、上から奇数番目に配置された検査用信号線５１には、例えば＋５Ｖの検査用信号を印加し、上から偶数番目に配置された検査用信号線５２には、例えば−５Ｖの検査用信号を印加する。

そして、図９に示すように、第１列の１行目に配置される共通電極１７が、上から奇数番目（例えば１番目）に配置された検査用信号線５１（例えば検査用信号線５１Ａ）に接続された共通電極Ｃ１０１である場合は、共通電極Ｃ１０１と第１の方向に隣り合う共通電極Ｃ１０２としては、上から偶数番目（例えば２番目）に配置された検査用信号線５１（例えば検査用信号線５１Ｂ）と接続される構成とする。このような構成とすることにより第１の方向に隣り合う二つの共通電極１７（例えば共通電極Ｃ１０１と共通電極Ｃ１０２）に印加される検査用信号の極性を逆とすることが可能となる。

そして、図９に示すように、第１列に配置される共通電極１７が、上から奇数番目（例えば１番目）に配置された検査用信号線５１（例えば検査用信号線５１Ａ）に接続された共通電極Ｃ１０１である場合は、第２列に配置され、共通電極Ｃ１０１と第２の方向に隣り合う共通電極Ｃ１０４としては、上から偶数番目（例えば４番目）に配置された検査用信号線５１（例えば検査用信号線５１Ｄ）と接続される構成とする。このような構成とすることにより、第２の方向に隣り合う二つの共通電極１７（例えば共通電極Ｃ１０１と共通電極Ｃ１０４）に印加される検査用信号の極性を逆とすることが可能となる。

また、図８、９に示した実施例においても、第１の方向に配列された複数の共通電極１７（例えば共通電極Ｃ１０１〜共通電極Ｃ１１５）に含まれる第１の共通電極（例えば共通電極Ｃ１０１）に接続された、検査用ゲート線５２と検査用信号線５１との組み合わせが、第１の方向に配列された複数の共通電極１７（例えば共通電極Ｃ１０１〜共通電極Ｃ１１５）に含まれる他の共通電極１７に接続された、検査用ゲート線５２と検査用信号線５１との組み合わせと異なる構成とすることは可能である。例えば、共通電極Ｃ１０１は、図８に示す一番上に配置された検査用信号線５１Ａに接続されるが、図９に示した第１列に含まれる他の共通電極１７において、検査用信号線５１Ａに接続される共通電極１７が存在しない構成としている。即ち、図８、９に示す構成においては、検査用ゲート線５２が一つしかないため、第１の方向に配列された複数の共通電極１７につき、接続される検査用信号線５１が全て異なる構成としている。

また、図８、９に示した実施例においても、第２の方向に隣り合う二つの共通電極１７（例えば共通電極Ｃ１０１と共通電極Ｃ１０４）の内の一方（共通電極Ｃ１０１）に接続された、検査用ゲート線５２と検査用信号線５１との組み合わせが、第２の方向に隣り合う二つの共通電極（例えば共通電極Ｃ１０１と共通電極Ｃ１０４）の内の他方（共通電極Ｃ１０４）に接続された、検査用ゲート線５２と検査用信号線５１との組み合わせと異なる構成とすることが可能である。即ち、図８、９に示す構成においては、検査用ゲート線５２が一つしかないため、第２の方向に隣り合う二つの共通電極１７につき、接続される検査用信号線５１が異なる構成としている。即ち、図９において、第２の方向に隣り合う２つの共通電極Ｃｘｙにつき、各共通電極Ｃｘｙにおけるｙの数字が異なる構成としている。なお、図９においては、ｘを１ケタ、ｙを２ケタで表示している。

ただし、上述した通り、図８に示す構成においては、第１列に含まれる複数の共通電極１７が、例えば１５個存在する場合には、図８に示すように、検査用信号線５１を１５本設けることが望ましい。そのため、検査用信号線５１と検査用ゲート線５２の総本数は１６本となり、検査回路５０の小面積化、及び表示パネルにおける額縁領域の小面積化が難しくなる。

これに対して、図５に示すように、検査回路５０が、複数の検査用ゲート線５２を含み、複数の検査用薄膜トランジスタ５３のゲート電極が、複数の検査用ゲート線５２のいずれかに接続された構成とすることにより、検査用信号線５１と検査用ゲート線５２の総本数を少なくすることが可能となる。即ち、第１列に含まれる複数の共通電極１７間における電気的接続不良を検知するためには、各共通電極１７に接続される検査用信号線５１と検査用ゲート線５２との組み合わせを異ならせるためには、検査用信号線５１と検査用ゲート線５２との積が、第１列に含まれる共通電極１７の数と同数以上にすればよい。従って、第１列に含まれる共通電極１７の数が１５個である本実施形態においては、例えば、検査用ゲート線５２が３本、検査用信号線５１が５本あれば、その積は１５となり、第１列に含まれる複数の共通電極１７間における電気的接続不良を検知することができる。即ち、検査用信号線５１と検査用ゲート線５２の総本数は、最小限の構成であれば８本あればよいこととなる。なお、第１列に含まれる共通電極１７の数がＮ個である場合では、Ｎ^{（１／２）}に近い整数本の検査用信号線５１と、Ｎ^{（１／２）}に近い整数であって、検査用信号線５１の本数との積がＮとなる本数の検査用ゲート線５２を用意すれば、検査用信号線５１と検査用ゲート線５２の総本数を小さい値にすることができる。

ただし、本実施形態においては、検査用信号線５１Ａを含む、検査用信号線５１Ａと同じ極性の検査用信号が入力される検査用信号線５１の数と、検査用信号性５１Ａと逆の極性の検査用信号が入力される検査用信号線５１の数とを同じ構成とするために、検査用信号線５１の数を偶数本とすべく、６本の検査用信号線５１を設け、２列の共通電極１７に対して検査用信号を入力する構成としている。このように、一方の極性の検査用信号が入力される検査用信号線５１の数と、他方の極性の検査用信号が入力される検査用信号線５１の数とを同じ構成とすることにより、各検査用信号線５１に検査用信号を入力して、電荷が発生したとしても、表示パネル１０内で発生する電荷が全体として相殺される構成とすることができ、表示ムラを抑制することが可能となる。

なお、図６に示す構成においては、第１列として、複数の共通電極１７（共通電極Ｃ１１〜共通電極Ｃ５５）が第１の方向に配列され、第２列として、複数の共通電極１７（共通電極Ｃ１２〜共通電極Ｃ５６）が第１の方向に配列され、この第１列、第２列が、表示パネル１０内において、第２の方向に繰り返し配置される構成を示したが、本開示は、そのような構成に限定されない。

例えば、図７に示す構成においては、第１列として、複数の共通電極１７（共通電極Ｃ１１〜共通電極Ｃ５５）が第２の方向に配列され、第２列として、複数の共通電極１７（共通電極Ｃ１２〜共通電極Ｃ５６）が第２の方向に配列される構成としている。そして、この第１列、第２列が、表示パネル１０内において、第１の方向に繰り返し配置される構成としている。

このような図７に示す構成においては、第２の方向に配列された複数の共通電極１７（例えば共通電極Ｃ１１〜共通電極Ｃ５５）に含まれる第１の共通電極に接続された、検査用ゲート線５２と検査用信号線５１との組み合わせが、第２の方向に配列された複数の共通電極１７に含まれる他の共通電極１７に接続された、検査用ゲート線５２と検査用信号線５１との組み合わせと異なる構成とすればよい。例えば、共通電極Ｃ１１は、検査用ゲート線５２Ａと検査用信号線５１Ａに接続されるが、図７に示した第２の方向に配列された第１列に含まれる他の共通電極１７において、検査用ゲート線５２Ａと検査用信号線５１Ａの双方に接続される共通電極１７が存在しない構成としている。上述した通り、各共通電極Ｃｘｙにおけるｘの数字は、当該共通電極Ｃｘｙがどの検査用ゲート線５２に接続されているかを意味し、各共通電極Ｃｘｙにおけるｙの数字は、当該共通電極Ｃｘｙがどの検査用信号線５１に接続されているかを意味する。従って、図７に示した第１列において、各共通電極Ｃｘｙにおけるｘの数字とｙの数字の双方が同一のものが無い構成とすればよい。

以上、本発明の実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。

１００ 表示装置、１０ 表示パネル、１１ ソース線、１２ センサ電極線、１３ ゲート線、１４ 薄膜トランジスタ、１５ 画素、１６ 画素電極、１７ 共通電極、１８ スルーホール、Ｃｘｙ 共通電極、２０ 第１の駆動回路、２１ ソースドライバ、２２ コモン・センサドライバ、２２１ 共通電圧生成部、２２２ センサ用電圧生成部、２２３ タイミング制御部、２２４ モニタ部、２２５ 位置検出部、３０ 第２の駆動回路、３１ ゲートドライバ、４０ 制御回路、５０ 検査回路、５１ 検査用信号線、５２ 検査用ゲート線、５３ 検査用薄膜トランジスタ、２００ 薄膜トランジスタ基板、２０１ ガラス基板、２０２ 第１の絶縁膜、２０３ 第２の絶縁膜、２０４ 第３の絶縁膜、２０５ 第４の絶縁膜、２０６ 第５の絶縁膜、３００ カラーフィルタ基板、３０１ ガラス基板、３０２ ブラックマトリクス、４００ 液晶層。

Claims (16)

1. 第１の方向に延伸する複数のソース線と、
   前記第１の方向に交差する第２の方向に延伸する複数のゲート線と、
   前記第１の方向及び前記第２の方向に配列された複数の画素電極と、
   前記第１の方向及び前記第２の方向に配列された複数のタッチ領域のそれぞれに対応して配置され、前記複数の画素電極と対向して配置された複数の共通電極と、
   前記複数の共通電極のそれぞれに電気的に接続された複数のセンサ電極線と、
   前記複数の共通電極のそれぞれに、複数の検査用薄膜トランジスタを介して電気的に接続された複数の検査用信号線と、
   前記複数の検査用薄膜トランジスタのゲート電極に接続された検査用ゲート線と、
   を含む、表示装置。
2. 前記第１の方向に配列された複数の共通電極は、それぞれ異なる前記検査用薄膜トランジスタに接続された、
   請求項１に記載の表示装置。
3. 前記第２の方向に隣り合う二つの共通電極は、それぞれ異なる前記検査用薄膜トランジスタに接続された、
   請求項２に記載の表示装置。
4. 前記第１の方向に隣り合う二つの共通電極は、それぞれ異なる前記検査用信号線に接続された、
   請求項１に記載の表示装置。
5. 前記第２の方向に隣り合う二つの共通電極は、それぞれ異なる前記検査用信号線に接続された、
   請求項４に記載の表示装置。
6. 前記第２の方向に隣り合う二つの共通電極は、それぞれ異なる前記検査用信号線に接続された、
   請求項１に記載の表示装置。
7. 前記複数の共通電極に含まれる第１の共通電極には、前記検査用信号線の内、前記第１の共通電極の周囲に隣接して配置された共通電極に接続された検査用信号線とは異なる検査用信号線が接続された、
   請求項１に記載の表示装置。
8. 前記第１の方向に隣り合う二つの共通電極は、前記複数の検査用信号線を介して印加される信号の極性が互いに異なる、
   請求項１に記載の表示装置。
9. 前記第２の方向に隣り合う二つの共通電極は、前記複数の検査用信号線を介して印加される信号の極性が互いに異なる、
   請求項８に記載の表示装置。
10. 前記第２の方向に隣り合う二つの共通電極は、前記複数の検査用信号線を介して印加される信号の極性が互いに異なる、
    請求項１に記載の表示装置。
11. 前記検査用ゲート線が、複数の検査用ゲート線であり、
    前記複数の検査用薄膜トランジスタのゲート電極は、前記複数の検査用ゲート線のいずれかに接続された、
    請求項１に記載の表示装置。
12. 前記複数の検査用ゲート線に含まれる一つの検査用ゲート線が、前記複数の検査用薄膜トランジスタに含まれる二以上の検査用薄膜トランジスタのゲート電極に接続された、
    請求項１１に記載の表示装置。
13. 前記第１の方向に配列された複数の共通電極に含まれる第１の共通電極に接続された、前記検査用ゲート線と前記検査用信号線との組み合わせが、
    前記第１の方向に配列された前記複数の共通電極に含まれる他の共通電極に接続された、前記検査用ゲート線と前記検査用信号線との組み合わせと異なる、
    請求項１１に記載の表示装置。
14. 前記第２の方向に隣り合う二つの共通電極の内の一方に接続された、前記検査用ゲート線と前記検査用信号線との組み合わせが、
    前記第２の方向に隣り合う前記二つの共通電極の内の他方に接続された、前記検査用ゲート線と前記検査用信号線との組み合わせと異なる、
    請求項１１に記載の表示装置。
15. 前記第２の方向に配列された複数の共通電極に含まれる第１の共通電極に接続された、前記検査用ゲート線と前記検査用信号線との組み合わせが、
    前記第２の方向に配列された前記複数の共通電極に含まれる他の共通電極に接続された、前記検査用ゲート線と前記検査用信号線との組み合わせと異なる、
    請求項１１に記載の表示装置。
16. 前記複数の検査用信号線は、前記複数のセンサ電極線を介して、前記複数の共通電極のそれぞれに電気的に接続された、
    請求項１に記載の表示装置。

Images