CN104051409B - 用于修复的线路结构和具有这种线路结构的平板显示设备 - Google Patents
用于修复的线路结构和具有这种线路结构的平板显示设备 Download PDFInfo
- Publication number
- CN104051409B CN104051409B CN201310553389.8A CN201310553389A CN104051409B CN 104051409 B CN104051409 B CN 104051409B CN 201310553389 A CN201310553389 A CN 201310553389A CN 104051409 B CN104051409 B CN 104051409B
- Authority
- CN
- China
- Prior art keywords
- circuit
- line
- tertiary
- flat panel
- panel display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010276 construction Methods 0.000 title claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 33
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 230000008030 elimination Effects 0.000 claims abstract description 10
- 238000003379 elimination reaction Methods 0.000 claims abstract description 10
- 230000008439 repair process Effects 0.000 claims description 42
- 239000012535 impurity Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明涉及一种用于修复的线路结构和具有这种线路结构的平板显示设备。一种用于修复的线路结构可包括：第一线路，位于第一方向上；第二线路，平行于第一线路，第二线路具有从相应的端部沿着第二方向延伸的侧部并连接至第一线；以及第三线路，与第一线路和第二线路交叉，其中第二线路的至少一部分由未掺杂的多晶硅制成。
Description
相关专利申请的交叉引用
本申请要求于2013年3月14日提交给韩国知识产权局的第10-2013-0027563号韩国专利申请的优先权和权益，该申请的全部内容通过引用整体地并入本文。
技术领域
本发明的实施方式涉及线路结构和具有这种线路结构的平板显示设备。
背景技术
通常，通过半导体设备制造过程来制造诸如液晶显示器（LCD）、等离子显示面板（PDP）或有机发光显示器（OLED）的平板显示设备。在半导体设备制造过程中，连接薄膜晶体管、电容器以及电路的线路被形成为具有极小宽度和间隔的图案，这些图案被布置为中间设置有层间绝缘层的多层结构。
这些图案以极小间隔布置，并且层间绝缘层的厚度也很小。因此，在出现缺陷（诸如在形成图案的光刻过程中出现颗粒或污染物）的情况下，中间设置有层间绝缘层的相邻线路或彼此交叉的线路可能彼此短路。
由短路引起的线路故障可通过作为制造过程中的最后步骤的检查过程中的测试来检测，被检测出的故障通过修复过程来消除，从而减小了制造成本。
发明内容
本发明的实施方式涉及提供一种根据本发明的一个方面的用于修复的线路结构，其可包括第一线路；第二线路，第二线路的端部耦合至第一线路；以及第三线路，与第一线路和第二线路交叉，其中第二线路的至少一部分由未掺杂的多晶硅制成。
第一线路和第三线路可通过绝缘层彼此绝缘，第二线路的两个侧部均可通过绝缘层中的接触孔电连接至第一线路。位于包括接触孔的预定部分处的第二线路可由掺杂的多晶硅制成。
位于与第三线路交叉的部分处的第二线路可由未掺杂的多晶硅制成。在第一线与第三线的交点处出现短路的情况下，第一线路在第二线路的端部与出现短路的点之间的部分中可出现断开，并且位于与第三线路交叉的部分处的第二线路可掺杂有杂质离子，从而通过所述第二线路使得所述断开的第一线路电连接在一起。
本发明的实施方式涉及提供一种平板显示设备，其可包括：多个第一线路；至少一个第二线路，每个第二线路都具有连接至第一线路的端部；被布置为与第一线路交叉的多个第三线路；被布置为与第一线路和第二线路交叉的多个第四线路；以及连接在第一线路与第三线路之间的多个像素，其中每个第二线路的至少一部分由未掺杂的多晶硅制成。
第一线路和第四线路可通过绝缘层彼此绝缘，第二线路的两个侧部均可通过绝缘层中的接触孔电连接至第一线路。位于包括接触孔的预定部分处的第二线路可由掺杂的多晶硅制成。
位于与第四线路交叉的部分处的第二线路可由未掺杂的多晶硅制成。在第一线与第三线的交点处出现短路的情况下，第一线路在第二线路的端部与出现短路的点之间的部分中可出现断开，并且位于与第四线路交叉的部分处的第二线路可掺杂有杂质离子，从而通过所述第二线路使得所述断开的第一线路电连接在一起。
修复线可连接至两个线路中的任意一个以防止两个线路在其交叉处彼此电连接的情况。修复线的两个侧部均电连接至一个线路，而修复线的至少一部分不具有导电性。因此，该一个线路的固有电阻不增加。
附图说明
图1是示出根据一个实施方式的线路结构的平面图。
图2是示出根据该实施方式的线路结构的剖面图。
图3是示出根据该实施方式的线路结构的修复过程的平面图。
图4是示出根据一个实施方式的平板显示设备的平面图。
图5是示出根据该实施方式的平板显示设备的剖面图。
图6是示出根据该实施方式的平板显示设备的修复过程的平面图。
具体实施方式
在下文中，将参照附图详细描述示例性实施方式。
图1和2分别是示出根据一个实施方式的线路结构的平面图和剖视图。参照图1，第一线路10被形成为在一个方向上延伸。第一线路10可以是将设备与设备相连的信号线或供电的电源线。
第二线路60被形成为与第一线路10平行。第二线路60作为修复线路设置在第一线路10的预定部分处。第二线路60的两个侧部均电连接至第一线路10。
第三线路30被形成为与第一线路10和第二线路60交叉。第三线路30可以是将设备与设备相连的信号线或供电的电源线。
参照图1和2，第二线路60可以通过绝缘层20和40与第一线路10电绝缘，第二线路60的两个侧部均通过形成于绝缘层20和40中的接触孔50电连接至第一线路10。
第二线路60可由多晶硅形成，并且第二线路60的至少一部分可由未掺杂杂质的未掺杂的多晶硅60a制成。第二线路60在包括接触孔50的预定部分处可由掺杂杂质离子的掺杂的多晶硅60b制成。
如果第二线路60在与第三线路30交叉的部分处由未掺杂的多晶硅60a形成，则即便第二线路60在包括接触孔50的预定部分处由掺杂的多晶硅60b形成，第二线路60也不具有导电性。因此，第一线路10的固有电阻不增加。
第一线路10和第三线路30可由导电材料（诸如掺杂的多晶硅或金属）形成。
图3是示出根据该实施方式的线路结构的修复过程的平面图。
参照图3，在第一线路10与第三线路30的交叉处出现短路（S）的情况下，在第三线路30的两个侧部处的相应的第一线路10中出现断开10a，从而第一线路10和第三线路30彼此电分离。随后，第二线路60在与第三线路30交叉的部分处掺杂杂质离子。
未掺杂的多晶硅60a通过掺杂杂质离子而变为掺杂的多晶硅60c，从而第二线路60完全具有导电性。因此，断开的第一线路10通过具有导电性的第二线路60彼此电连接以得到修复。
第二线路60可设置在线路结构的最上部处以允许未掺杂的多晶硅60a容易地掺杂杂质离子。例如，绝缘层20形成在第一线路10上，第三线路30设置在绝缘层20上。随后，绝缘层40形成在包括第三线路30的绝缘层20上，第二线路60设置在绝缘层40上。第二线路60的两个侧部均通过形成于绝缘层20和40中的接触孔50电连接至第一线路10。
第二线路60设置在线路结构的最上部，从而未掺杂的多晶硅60a能够在不使用单独掩模的情况下容易地掺杂杂质离子，从而容易地执行修复过程。
由于难以或甚至不可能使用激光或其它手段断开厚度很厚的线路，故第一线路10可以比第三线路30薄。
根据本实施方式的线路结构可应用于平板显示设备等。
图4是示出具有根据一个实施方式的线路结构的平板显示设备的平面图。参照图4，平板显示设备包括显示图像的像素单元100、以及提供信号以显示图像的扫描驱动器200和数据驱动器300。
像素单元100包括被布置为彼此交叉的多个扫描线110和多个数据线130、连接至扫描线110和数据线130中的至少一个的至少一个修复线120、连接在扫描线110与数据线130之间的多个像素150、以及向像素150提供电源电压ELVDD和ELVSS的电源线140和160。
多个扫描线110作为第一线路被平行布置为在一个方向上延伸。
修复线120作为第二线路被形成为与扫描线110平行并且修复线120的两个侧部均电连接至扫描线110。在需要时，修复线120可单数地或复数地连接至一个扫描线110。在该实施方式中，已经将修复线120连接至扫描线110的结构作为示例进行了描述。然而，修复线120可以以相同结构连接至数据线，并且只要修复线120连接至任何需要修复的部分，实施方式不被具体地限制。
多个数据线130作为第三线路被平行布置以与扫描线110交叉。
电源线140作为第四线路被布置为与扫描线110和修复线120交叉。在该实施方式中，已经将电源线140沿着数据线130平行于数据线130延伸并与扫描线110交叉的结构作为示例进行了描述。可选地，电源线140可形成为网状结构，在该网状结构中，电源线140平行于相应的扫描线110和数据线130延伸。
参照图5，修复线120可以通过绝缘层170和180与扫描线110电绝缘，并且修复线120的两个侧表面均可通过形成于绝缘层170和180中的接触孔190电连接至扫描线110。
修复线120可由多晶硅形成，并且修复线120的至少一部分可由未掺杂杂质离子的未掺杂的多晶硅120a形成。修复线120在包括接触孔190的预定部分处可由掺杂杂质离子的掺杂的多晶硅120b制成。
如果修复线120在与电源线140交叉的部分处由未掺杂的多晶硅120a形成，则即便修复线120在包括接触孔190的预定部分处由掺杂的多晶硅120b形成，修复线120也不具有导电性。因此，扫描线110的固有电阻不增加。
扫描线110、数据线130、电源线140和160可由导电材料（诸如掺杂的多晶硅或金属）形成。
多个像素150可连接（例如，以矩阵形式）在扫描线110与数据线130之间，并且接收通过电源线140和160提供的电源电压ELVDD和ELVSS。像素150可包括有机发光显示器件，有机发光显示器件具有设置在其阳电极和阴电极之间的有机发光层。可选地，像素150可包括液晶器件，液晶器件具有液晶层，液晶层设置在两个电极（例如，像素电极和公共电极）之间。在该实施方式中，将提供电源电压ELVDD的电源线140连接至多个像素150中的每一个并且提供电源电压ELVSS的电源线160共同地连接至多个像素150的结构作为示例进行了描述。
扫描驱动器200设置在像素单元100的一侧。扫描驱动器200连接至从像素单元100延伸的多个扫描线110。扫描驱动器200接收从其外部输入的控制信号并生成扫描信号以将所生成的扫描信号提供给扫描线110。
数据驱动器300设置在像素单元100的另一侧。数据驱动器300连接至从像素单元100延伸的多个数据线130。数据驱动器300接收从其外部输入的控制信号和数据并生成数据信号以将所生成的数据信号提供给数据线130。
在如上所述配置的平板显示设备中，电源线140设置在两个相邻扫描线110之间。电源线140被形成为比扫描线110或数据线130更厚（例如，为100μm或更厚）。
电源线140与扫描线130交叉。因此，在层间绝缘层在制造过程中出现缺陷等的情况下，电源线140可能与扫描线110短路。在检查过程中，通过线路测试和位置测试，可以检测到由短路导致的故障，并且该故障通过修复过程消除。
图6是示出根据该实施方式的平板显示设备的修复过程的平面图。图6示出图4的细节部分A。
参照图6，在扫描线110和电源线140的交叉部分处出现短路S的情况下，在电源线140的两个侧部处的相应的扫描线110中出现断开110a，从而扫描线110和电源线140彼此电分离。随后，修复线120在与电源线140交叉的部分处掺杂杂质离子。
未掺杂的多晶硅120a通过掺杂杂质离子而变为掺杂的多晶硅120c，从而修复线120完全具有导电性。因此，断开的扫描线110通过具有导电性的修复线120彼此电连接以得到修复。
修复线120可设置在线路结构的最上部处以允许未掺杂的多晶硅120a容易地掺杂杂质离子。
参照图5，例如，绝缘层170可形成在扫描线110上，并且电源线140可设置在绝缘层170上。随后，绝缘层180形成在包括电源线140的绝缘层170上，并且修复线120设置在绝缘层180上。修复线120的两个侧部均通过形成于绝缘层170和180中的接触孔190电连接至扫描线110。
修复线120设置在线路结构的最上部，从而未掺杂的多晶硅120a能够在不使用单独掩模的情况下容易地掺杂杂质离子，从而容易地执行修复过程。
根据该实施方式，宽度和/或厚度很厚的电源线140不被切断，而宽度和/或厚度较薄的扫描线110被切断。因此，能够容易地执行修复过程。此外，甚至在执行修复过程之后，所有像素150都能够正常工作，因此由修复过程所导致的损坏可以减小或消除。
通过概括和回顾，提供电源的电源线的宽度和/或厚度通常比连接电路的普通信号线的宽度和/或厚度更大。因此，电源线易于与和电源线相邻或交叉的其它线路发生短路。为了修复短路，应例如使用激光束切断厚线，因此，难以执行修复过程。此外，无法通过切断的线路提供电源或信号。虽然电源或信号通过比被切断线路更薄的辅助线路提供，但某些电路或设备无法正常工作。
根据一个或多个实施方式的线路结构能够容易地修复线路故障。具体地，由于第一线路与比第一线路更厚和/或更宽的第三线路之间的短路所导致的线路故障可能导致第一线路而不是第三线路被切断，同时与第一线路平行并相连的第二线路可以变得导电（例如，掺杂杂质离子）以旁路掉该短路。根据一个或多个实施方式的方面的平板显示设备能够使修复导致的损坏最小化。因此，修复过程能够容易地执行。此外，甚至在执行修复过程之后，电源或信号也能够正常传输，因此，该修复过程不会导致损坏。
文中已经公开了示例性实施方式，虽然采用了特定术语，但这些术语仅被使用且被解释为一般和描述性含义，而不用于限制。在某些示例中，自提交本申请之日起，对本领域技术人员显而易见的是，结合具体实施方式描述的特征、特性和/或元件可单独使用或结合其他实施方式描述的特征、特性和/或元件使用，除非文中另有说明。因此，本领域技术人员应理解，在不背离由所附权利要求所陈述的本发明的精神和范围的情况下，可以进行各种形式和细节上的改变。
Claims (16)
1.一种用于修复的线路结构，包括：
第一线路；
第二线路，所述第二线路的端部耦合至所述第一线路；以及
第三线路，与所述第一线路和所述第二线路交叉，
其中所述第二线路的至少一部分包括未掺杂的多晶硅。
2.如权利要求1所述的线路结构，其中所述第一线路和所述第三线路包括掺杂的多晶硅或金属。
3.如权利要求1所述的线路结构，其中所述第一线路和所述第三线路通过绝缘层彼此绝缘，所述第二线路的两个侧部均通过所述绝缘层中的接触孔耦合至所述第一线路。
4.如权利要求3所述的线路结构，其中所述第二线路在包括所述接触孔的预定部分处包括掺杂的多晶硅。
5.如权利要求1所述的线路结构，其中所述第二线路在与所述第三线路交叉的部分处包括未掺杂的多晶硅。
6.如权利要求5所述的线路结构，其中在所述第一线路与所述第三线路的交点处出现短路的情况下，所述第一线路在所述第二线路的所述端部与出现所述短路的点之间的部分中出现断开，并且所述第二线路的与所述第三线路交叉的部分处掺杂有杂质离子，从而通过所述第二线路使得被断开的第一线路电连接在一起。
7.如权利要求1所述的线路结构，其中所述第三线路比所述第一线路厚。
8.一种平板显示设备，包括：
多个第一线路；
至少一个第二线路，每个第二线路都具有连接至所述第一线路的端部；
与所述第一线路交叉的多个第三线路；
与所述第一线路和所述第二线路交叉的多个第四线路；以及
耦合在所述第一线路与所述第三线路之间的多个像素，
其中每个第二线路的至少一部分包括未掺杂的多晶硅。
9.如权利要求8所述的平板显示设备，其中所述多个第四线路分别交替布置在所述多个第三线路之间。
10.如权利要求8所述的平板显示设备，其中所述第四线路比所述第一线路厚。
11.如权利要求8所述的平板显示设备，其中所述第一线路和所述第三线路包括掺杂的多晶硅或金属。
12.如权利要求8所述的平板显示设备，其中所述第一线路和所述第四线路通过绝缘层彼此绝缘，所述第二线路的两个侧部均通过所述绝缘层中的接触孔耦合至所述第一线路。
13.如权利要求12所述的平板显示设备，其中所述第二线路在包括所述接触孔的预定部分处包括掺杂的多晶硅。
14.如权利要求8所述的平板显示设备，其中所述第二线路在与所述第四线路交叉的部分处包括未掺杂的多晶硅。
15.如权利要求14所述的平板显示设备，其中在所述第一线路与所述第三线路的交点处出现短路的情况下，所述第一线路在所述第二线路的所述端部与出现所述短路的点之间的部分中出现断开，并且所述第二线路在与所述第四线路交叉的部分掺杂有杂质离子，从而通过所述第二线路使得被断开的第一线路电连接在一起。
16.一种用于修复线结构的方法，其中该线结构包括：
第一线路；
第二线路；以及
第三线路，与所述第一线路和所述第二线路交叉，
其中所述第一线路和所述第三线路通过绝缘层彼此绝缘，所述第二线路的两个侧部均通过所述绝缘层中的接触孔耦合至所述第一线路，
其中所述第二线路中至少一部分包括未掺杂的多晶硅，以及
其中所述方法包括：
确定在所述第一线路与所述第三线路的交点处出现短路；
断开所述第一线路在所述第二线路的端部与出现所述短路的点之间的部分；以及
所述第二线路在与所述第三线路交叉的部分处掺杂杂质离子，从而通过所述第二线路使得被断开的第一线路电连接在一起。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130027563A KR102075060B1 (ko) | 2013-03-14 | 2013-03-14 | 리페어를 위한 배선 구조 및 그를 구비하는 평판표시장치 |
| KR10-2013-0027563 | 2013-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104051409A CN104051409A (zh) | 2014-09-17 |
| CN104051409B true CN104051409B (zh) | 2018-08-28 |
Family
ID=51504062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310553389.8A Active CN104051409B (zh) | 2013-03-14 | 2013-11-08 | 用于修复的线路结构和具有这种线路结构的平板显示设备 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9123723B2 (zh) |
| KR (1) | KR102075060B1 (zh) |
| CN (1) | CN104051409B (zh) |
| TW (1) | TWI605739B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231793B (zh) * | 2018-01-02 | 2021-01-26 | 京东方科技集团股份有限公司 | 对导电膜层进行构图的方法、显示基板及制作方法、显示装置 |
| CN108288613B (zh) * | 2018-02-08 | 2020-03-06 | 武汉新芯集成电路制造有限公司 | 一种实现集成电路后段连线修改的集成电路结构及方法 |
| CN109407434B (zh) | 2018-11-22 | 2020-11-24 | 武汉华星光电技术有限公司 | 液晶显示装置 |
| TWI679754B (zh) * | 2018-11-26 | 2019-12-11 | 友達光電股份有限公司 | 元件基板 |
| TWI788717B (zh) * | 2020-10-23 | 2023-01-01 | 群創光電股份有限公司 | 電子裝置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303074A (en) * | 1991-04-29 | 1994-04-12 | General Electric Company | Embedded repair lines for thin film electronic display or imager devices |
| CN101086564A (zh) * | 2006-06-09 | 2007-12-12 | 三星电子株式会社 | 显示基板及其修复方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603840B1 (ko) | 1999-12-27 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법 |
| KR20050002072A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR101007716B1 (ko) | 2004-01-26 | 2011-01-13 | 삼성전자주식회사 | 표시장치 |
| KR20090070308A (ko) | 2007-12-27 | 2009-07-01 | 엘지디스플레이 주식회사 | 표시장치 어레이 기판 및 그 제조방법 |
| CN101651219B (zh) * | 2009-09-04 | 2011-05-04 | 江苏省信息化研究中心 | 钒铬双液流电池 |
-
2013
- 2013-03-14 KR KR1020130027563A patent/KR102075060B1/ko active IP Right Grant
- 2013-09-13 US US14/026,084 patent/US9123723B2/en active Active
- 2013-10-31 TW TW102139440A patent/TWI605739B/zh active
- 2013-11-08 CN CN201310553389.8A patent/CN104051409B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5303074A (en) * | 1991-04-29 | 1994-04-12 | General Electric Company | Embedded repair lines for thin film electronic display or imager devices |
| CN101086564A (zh) * | 2006-06-09 | 2007-12-12 | 三星电子株式会社 | 显示基板及其修复方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102075060B1 (ko) | 2020-02-11 |
| CN104051409A (zh) | 2014-09-17 |
| US20140264338A1 (en) | 2014-09-18 |
| US9123723B2 (en) | 2015-09-01 |
| TWI605739B (zh) | 2017-11-11 |
| KR20140112893A (ko) | 2014-09-24 |
| TW201436680A (zh) | 2014-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104051409B (zh) | 用于修复的线路结构和具有这种线路结构的平板显示设备 | |
| US6914643B1 (en) | Liquid crystal display | |
| TWI409558B (zh) | 顯示面板及其訊號線修補方法 | |
| CN109154729B (zh) | 显示面板及其信号线的修复方法、显示装置 | |
| US20040169781A1 (en) | Repair method for defects in data lines and flat panel display incorporating the same | |
| CN205452280U (zh) | 静电防护结构、阵列基板及显示装置 | |
| CN111106151B (zh) | 电子装置 | |
| CN108711565B (zh) | 一种显示基板及其制作方法、显示面板 | |
| EP3550601A1 (en) | Flexible display substrate, flexible display apparatus, and repair method therefor | |
| TW200403508A (en) | Display device and repairing method for broken line of the device | |
| CN110416270B (zh) | Oled显示面板及其检测方法、显示装置 | |
| WO2013021992A1 (ja) | アクティブマトリクス型表示装置 | |
| WO2014163118A1 (ja) | アクティブマトリクス回路、アクティブマトリクス回路の製造方法、及び画像表示装置 | |
| US11631619B2 (en) | Array substrate and fabricating method thereof, display panel and display device | |
| US9335596B2 (en) | Array substrate, display device, and repair method for the array substrate | |
| KR100576629B1 (ko) | 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법 | |
| CN109100896A (zh) | 阵列基板、显示面板及其显示面板的垂直淡线修复方法 | |
| KR100318537B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 | |
| JPH11119683A (ja) | 液晶表示パネルの検査方法 | |
| CN102023446B (zh) | 显示面板及其讯号线修补方法 | |
| KR100612989B1 (ko) | 수리선을 가지는 액정 표시 장치 및 그 수리 방법 | |
| JPH11150275A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH11174970A (ja) | 薄膜デバイス | |
| JP2008107794A (ja) | 電気光学装置及び検査方法 | |
| KR100333981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |