TW201436680A - 用於修補之線路結構及具有其之平面顯示裝置 - Google Patents

用於修補之線路結構及具有其之平面顯示裝置 Download PDF

Info

Publication number
TW201436680A
TW201436680A TW102139440A TW102139440A TW201436680A TW 201436680 A TW201436680 A TW 201436680A TW 102139440 A TW102139440 A TW 102139440A TW 102139440 A TW102139440 A TW 102139440A TW 201436680 A TW201436680 A TW 201436680A
Authority
TW
Taiwan
Prior art keywords
line
lines
item
display device
flat display
Prior art date
Application number
TW102139440A
Other languages
English (en)
Other versions
TWI605739B (zh
Inventor
Hyung-Soo Kim
Keun-Tae Jung
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201436680A publication Critical patent/TW201436680A/zh
Application granted granted Critical
Publication of TWI605739B publication Critical patent/TWI605739B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種用於修補之線路結構可包含位於第一方向的第一線路、平行第一線路的第二線路，且第二線路具有由各別之端部沿第二方向延伸並與第一線路耦接的側部、以及與第一線路和第二線路相交的第三線路，其中第二線路之至少一部分係由未摻雜的多晶矽(undoped poly-silicon)製成。

Description

用於修補之線路結構及具有其之平面顯示裝置
相關申請案之交互參照
【0001】
本申請案主張於2013年3月14日向韓國智慧財產局提出之韓國專利申請號第10-2013-0027563號之優先權，其全部內容係併入於此做為參考。
【0002】
本實施例係涉及一種線路結構及具有其之平面顯示裝置。
 【0003】
一般而言，如液晶顯示器(liquid crystal display, LCD)、電漿顯示面板(plasma display panel, PDP)、或有機發光顯示器(organic light emitting display, OLED)的平面顯示裝置是透過半導體顯示器製程(semiconductor device manufacturing process)而製造。於半導體顯示器製造的製程中，連接薄膜電晶體、電容器、以及電路的線路是形成為具有精細寬度與間隔的圖樣，且圖樣是排列於具有層間絕緣層插入其中的多層結構中。
【0004】
圖樣是以精細的間隔而排列，且層間絕緣層的厚度亦為薄的。因此，在例如粒子或汙染的缺陷發生於形成圖樣之微影製程的情況下，相鄰之線路或與插入於其之間之層間絕緣層相互相交之線路可能相互短路。
【0005】
由短路所引起之線路的故障可透過製程之最後步驟之檢查製程中的測試而被偵測，且被檢測的故障係透過修補製程(repair process)而移除，因而降低製造成本。
 【0006】
根據本發明之一態樣所描述之實施例係提供一種用於修補的線路結構，其可包含位於一方向的第一線路、平行第一線路的第二線路，且的第二線路具有耦接第一線路之端部、以及與第一線路和第二線路相交的第三線路，其中第二線路之至少一部分是由未摻雜的多晶矽(undoped poly-silicon)所製成。
【0007】
第一線路與第二線路藉由絕緣層而相互絕緣，且第二線路之兩側部分可透過形成於絕緣層中的接觸孔而電性連接至第一線路。第二線路包含於接觸孔的預定部分係可由摻雜的多晶矽(doped poly-silicon)所製成。
【0008】
第二線路相交第三線路的部分可由未摻雜的多晶矽(undoped poly-silicon)所製成。斷開可能發生於第三線路之兩側之各別的第一線路上，且第二線路於相交第三線路的部分可摻雜雜質離子(impurity ion)。
【0009】
所描述的實施例係提供一種可具有線路結構的平面顯示裝置，其包含排列在一個方向上的複數個第一線路、平行於第一線路的至少一第二線路，而各第二線路具有連接至第一線路的端部、排列以與第一線路相交的複數個第三線路、排列以與第一線路和第二線路相交的複數個第四線路、以及連接於第一線路與第三線路之間的複數個像素，其中第二線路之至少一部分是由未摻雜的多晶矽(undoped poly-silicon)所製成。
【0010】
複數個第四線路可分別於複數個第三線路之間交替排列。
【0011】
第一線路與第二線路可藉由絕緣層而相互絕緣，且第二線路之兩側部分可透過形成於絕緣層中的接觸孔而電性連接至第一線路。第二線路包含於接觸孔之預定部分可由摻雜的多晶矽(doped poly-silicon)所製成。
【0012】
第二線路於相交各第四線路的部分可由未摻雜的多晶矽(undoped poly-silicon)所製成。斷開係可發生於第四線路之兩側之分別的第一線路上，且第二線路相交於第四線路的部分可摻雜雜質離子(impurity ion)。
【0013】
修補線路可連接至兩線路之其中任何一個，因而提供以預防兩線路相互電性連接於相交部分的情況。修補線路的兩側部分電性連接至一條線路，而修補線路之至少一部分係不會具有導電性。因此，一條線路的自然電阻(self-resistance)不被增加。
10．．．第一線路
10a、110a．．．斷開
20、40、170、180．．．絕緣層
30．．．第三線路
50、190．．．接觸孔
60．．．第二線路
60a、120a．．．未摻雜的多晶矽
60b、60c、120b、120c．．．摻雜的多晶矽
100．．．像素單元
110．．．掃描線路
120．．．修補線路
130．．．資料線路
140、160．．．電源線路
150．．．像素
200．．．掃描驅動器
300．．．資料驅動器
A．．．部分
ELVDD、ELVSS．．．電源電壓
S．．．短路
【0014】
第1圖係根據實施例說明之線路結構的平面圖。
【0015】
第2圖係根據實施例說明之線路結構的剖面圖。
【0016】
第3圖係根據實施例說明之線路結構之修補製程(repair process)的平面圖。
【0017】
第4圖係根據實施例說明之平面顯示裝置的平面圖。
【0018】
第5圖係根據實施例說明之平面顯示裝置的剖面圖。
【0019】
第6圖係根據實施例說明之平面顯示裝置之修補製程(repair process)的平面圖。
 【0020】
下文中，例示性實施例將參照附圖而詳細描述。
【0021】
第1圖與第2圖分別係根據實施例說明之線路結構的平面圖與剖面圖。參照第1圖，第一線路10是形成延伸於一方向上。第一線路10可為連接裝置至裝置或至供應電源之電源線路的單一線路。
【0022】
第二線路60係形成與第一線路10平行。第二線路60係設置為在第一線路10之預定部分上作為修補線路。第二線路60的兩側部分係與第一線路10電性連接。
【0023】
第三線路30係形成與第一線路10和第二線路60相交。第三線路30可為連接裝置至裝置或至供應電源之電源線路的單一線路。
【0024】
參照第1圖與第2圖，第二線路60可藉由絕緣層20與絕緣層40而與第一線路10電性絕緣，而第二線路60的兩側部分可透過形成於絕緣層20與絕緣層40中的接觸孔50而電性連接至第一線路10。
【0025】
第二線路60可由多晶矽形成，而第二線路60之至少一部分可由不具雜質摻雜之未摻雜的多晶矽(undoped poly-silicon) 60a所製成。第二線路60包含於接觸孔50之預定部分可由具雜質離子(impurity ion)摻雜之摻雜的多晶矽(doped poly-silicon) 60b所製成。
【0026】
假使相交於第三線路30的第二線路60之部分是由未摻雜的多晶矽(undoped poly-silicon) 60a所形成，甚至第二線路60在包含於接觸孔50的預定部分是由摻雜的多晶矽(doped poly-silicon) 60b形成，第二線路60係不會具有導電性。因此，第一線路10的自然電阻(self-resistance)不被增加。
【0027】
第一線路10與第三線路30可由，例如摻雜的多晶矽(doped poly-silicon)或金屬的導電材料所形成。
【0028】
第3圖係根據實施例之說明線路結構之修補製程(repair process)的平面圖。
【0029】
參照第3圖，在第一線路10與第三線路30相交之部分發生短路S的情況下，在第三線路30之兩側部分之各別的第一線路10上發生斷開10a，使得第一線路10與第三線路30是相互電性獨立(electrically separated)。而後，第二線路60於相交第三線路30的部分是摻雜雜質離子(impurity ion)。
【0030】
未摻雜的多晶矽(undoped poly-silicon) 60a是藉由雜質離子(impurity ion)的摻雜而變成摻雜的多晶矽(doped poly-silicon) 60c，使得第二線路60徹底具有導電性。因此，斷開的第一線路10是藉由具有導電性的第二線路60而相互電性連接以致修補。
【0031】
為了允許未摻雜的多晶矽(undoped poly-silicon) 60a輕易地被摻雜雜質離子(impurity ion)，而第二線路60可位在線路結構的最上部。舉例來說，絕緣層20形成在第一線路10上，而第三線路30設置在絕緣層20上。接著，絕緣層40形成在包含第三線路30的絕緣層20上，而第二線路60是設置在絕緣層40上。第二線路60的兩側部分透過形成在絕緣層20與絕緣層40中的接觸孔50而電性連接第一線路10。
【0032】
第二線路60是位在線路結構的最上部，使得未摻雜的多晶矽(undoped poly-silicon) 60a可在不使用分離光罩的情況下輕易摻雜雜質離子(impurity ion)，因而輕易執行修補製程(repair process)。
【0033】
由於斷開粗的線路是困難的或甚至是不可能的，因此第一線路10可較第三線路30細。
【0034】
根據本實施例的線路結構係可應用至平面顯示裝置與相似的裝置中。
【0035】
第4圖係根據實施例之說明具有線路結構之平面顯示裝置的平面圖。參照第4圖，平面顯示裝置包含顯示影像的像素單元100、以及提供用於顯示影像之訊號的掃描驅動器200與資料驅動器300。
【0036】
像素單元100包含相互相交排列的複數個掃描線路110與複數個資料線路130、連接掃描線路110與資料線路130之至少其中之一的至少一修補線路120、連接於掃描線路110與資料線路130之間的複數個像素150、以及供應電源電壓ELVDD與電源電壓ELVSS至像素150的電源線路140與電源線路160。
【0037】
作為第一線路的複數個掃描線路110平行排列以延伸於一方向。
【0038】
作為第二線路的修補線路120形成平行於掃描線路110，且修補線路120之兩側部分是電性連接至掃描線路110。當需要時，修補線路120可以一個或多個數量而連接至一個掃描線路110。於本實施例中，修補線路120連接至掃描線路110的結構已經作為範例而被描述。然而，修補線路120可以相同的結構連接至資料線路，而只要修補線路120是用於修補而連接至任一需要之部分時，則實施例是不特別地被限制。
【0039】
作為第三線路的複數個資料線路130是平行排列用以與掃描線路110相交。
【0040】
作為第四線路的電源線路140是排列以與掃描線路110和修補線路120相交。於此實施例中，電源線路140以平行資料線路130而沿資料線路130延伸與和掃描線路110相交的結構已經作為範例而被描述。此外，電源線路140可以電源線路140以平行於掃描線路110與資料線路130而延伸的網狀結構而形成。
【0041】
參照第5圖，修補線路120可藉由絕緣層170與絕緣層180而與掃描線路110電性絕緣，而修補線路120的兩側部分可透過形成於絕緣層170與絕緣層180中的接觸孔190而電性連接至掃描線路110。
【0042】
修補線路120可由多晶矽形成，而修補線路120之至少一部分可由不具雜質離子(impurity ion)摻雜之未摻雜的多晶矽(undoped poly-silicon) 120a所製作。修補線路120包含於接觸孔190之預定部分可由具雜質離子(impurity ion) 摻雜之摻雜的多晶矽(doped poly-silicon) 120b所製成。
【0043】
假使與電源線路140相交的修補線路120之預定部分是由未摻雜的多晶矽(undoped poly-silicon) 120a所形成，即便修補線路120包含於接觸孔190之預定部分是由摻雜的多晶矽(doped poly-silicon) 120b形成，修補線路120係不會具有導電性。因此，掃描線路110的自然電阻(self-resistance)不被增加。
【0044】
掃描線路110、資料線路130、電源線路140、以及電源線路160可由，例如摻雜的多晶矽(doped poly-silicon)或金屬的導電材料所形成。
【0045】
複數個像素150可以例如矩陣形式(matrix form)連接於掃描線路110與資料線路130之間，且接收透過電源線路140與電源線路160施加的電源電壓ELVDD與電源電壓ELVSS。像素150可包含具有插入其之陰極與陽極之間之有機發光層的有機發光顯示裝置。另外，像素150可包含具有插入於兩電極之間之液晶層的液晶裝置，例如像素與共用電極。於此實施例中，施加電源電壓ELVDD之電源線路140是連接至各複數個像素150，而施加電源電壓ELVSS之電源線路160系共同地連接至複數個像素150之結構以作為範例而描述之。
【0046】
掃描驅動器200是設置於像素單元100之一側。掃描驅動器200是連接至由像素單元100延伸的複數個掃描線路110。掃描驅動器200是接收由其之外部輸入的控制訊號，而產生掃描訊號，以致提供所產生的掃描訊號至掃描線路110。
【0047】
資料驅動器300是設置於像素單元100的另一側。資料驅動器300是連接至由像素單元100延伸的複數個資料線路130。資料驅動器300係接收由其之外部輸入的控制訊號與資料，而產生資料訊號，以致提供所產生的資料訊號至資料線路130。
【0048】
如上述所描述之平面顯示裝置的配置中，電源線路140是設置於兩個相鄰的掃描線路110之間。電源線路140是形成較掃描線路110或資料線路130粗(例如，100 μm或更多)。
【0049】
電源線路140與資料線路130相交。因此，於製程中層間絕緣層發生缺陷或類似的情況下，電源線路140可能與掃描線路110發生短路。由短路引起的故障可能透過檢查製程中的線路測試與位置測試而被偵測，且通過修補製程(repair process)移除故障。
【0050】
第6圖係根據實施例之說明平面顯示裝置之修補製程(repair process)的平面圖。第6圖係詳細說明第4圖的部分A。
【0051】
參照第6圖，於掃描線路110與電源線路140之相交部分發生短路S的情況下，在電源線路140之兩側部分分別的掃描線路110上發生斷開110a，使得掃描線路110與電源線路140是相互電性獨立(electrically separated)。而後，修補線路120於相交電源線路140的部分是摻雜雜質離子(impurity ion)。
【0052】
未摻雜的多晶矽(undoped poly-silicon) 120a藉由摻雜雜質離子(impurity ion)而變成摻雜的多晶矽(doped poly-silicon) 120c，使得修補線路120徹底具有導電性。因此，不相連的掃描線路110是藉由具有導電性的修補線路120而相互電性連接以致修補。
【0053】
為了允許未摻雜的多晶矽(undoped poly-silicon) 120a輕易地被摻雜雜質離子(impurity ion)，修補線路120可位在線路結構的最上部。
【0054】
參照第5圖，舉例來說，絕緣層170可能形成在掃描線路110上，而電源線路140可能設置在絕緣層170上。接著，絕緣層180形成在包含電源線路140的絕緣層170上，而修補線路120是設置在絕緣層180上。修補線路120的兩側部分透過形成在絕緣層170與絕緣層180中的接觸孔190而電性連接掃描線路110。
【0055】
修補線路120是位在線路結構的最上部，使得未摻雜的多晶矽(undoped poly-silicon) 120a可在不使用分離光罩的情況下輕易摻雜雜質離子(impurity ion)，因而輕易執行修補製程(repair process)。
【0056】
根據此實施例，寬度與/或粗度為粗的電源線路140是不被裁斷，但寬度與/或粗度相對地為細的掃描線路110是被裁斷。因此，可輕易執行修補製程(repair process)。更進一步，甚至在修補製程(repair process)執行之後，所有的像素150可正常的操作，且因此由修補製程(repair process)引起的損失可被減少或排除。
【0057】
藉由總結與回顧方式，施加電源之典型地電源線路具有的寬度與/或粗度相對地大於連接電路的一般訊號線路。因此，電源線路輕易與相鄰或相交電源線路的另一線路發生短路。為了修補短路，應裁斷粗線路，例如使用雷射光束，而因此要執行修補製程(repair process)是困難的。此外，電源與訊號是不通過裁斷線路而施加。儘管，電源或訊號是透過較裁斷線路相對細的輔助線路而施加，但部分電路或裝置可能不能正常地操作。
【0058】
根據一個或多個實施例之線路結構能夠輕易地修補線路的故障。特別係由於第一線路與較第一線路粗與/或寬之第三線路之間短路的線路故障，而相較於第三線路，第一線路可能導致被裁切，而平行於與連接於第一線路的第二線路可能被提供導電性，例如摻雜雜質離子(impurity ion)，用以繞過(by-pass)短路。根據一個或多個實施例之另一態樣的平面顯示裝置能夠藉由修補而使損失降到最小。而這樣地修補製程(repair process)可輕易的執行。更進一步，甚至在修補製程(repair process)執行之後，電源或訊號可正常地傳輸，因此，沒有損失係由修補製程(repair process)的發生所引起。
【0059】
文中已經揭露的例示性實施例，而儘管使用特定的術語，這些使用與一般地解釋只為描述性的理解，而不用於限制其目的。於部分例子中，對於本技術領域中具有通常知識者顯而易知的是，相關特定實施例描述的特徵、特性、與/或構件除非特定的指出，否則其可能為個別地使用或結合相關之其他實施例的特徵、特性、與/或構件。因此，將為所屬技術領域中具有通常知識者所了解的是，在例示性實施例在不脫離申請專利範圍所定義之本發明的精神與範疇下，可對其進行形式及細節上的各種變更。
10．．．第一線路
10a．．．斷開
30．．．第三線路
50．．．接觸孔
60．．．第二線路
60b、60c．．．摻雜的多晶矽
S．．．短路

Claims (17)

  1. 【第1項】
    一種用於修補之線路結構，其包含：
    一第一線路，位於一個方向；
    一第二線路，平行該第一線路，且該第二線路具有耦接該第一線路之複數個端部；以及
    一第三線路，與該第一線路和該第二線路相交，
    其中該第二線路之至少一部分包含未摻雜的多晶矽。
  2. 【第2項】
    如申請專利範圍第1項所述之線路結構，其中該第一線路與該第三線路包含摻雜的多晶矽或金屬。
  3. 【第3項】
    如申請專利範圍第1項所述之線路結構，其中該第一線路與該第二線路藉由一絕緣層而相互絕緣，且該第二線路之兩側部分係透過該絕緣層中之複數個接觸孔而耦接該第一線路。
  4. 【第4項】
    如申請專利範圍第3項所述之線路結構，其中該第二線路包含於各該複數個接觸孔之一預定部分係包含摻雜的多晶矽。
  5. 【第5項】
    如申請專利範圍第1項所述之線路結構，其中該第二線路相交該第三線路之一部分包含未摻雜的多晶矽。
  6. 【第6項】
    如申請專利範圍第5項所述之線路結構，其中斷開係發生於該第三線路之兩側之各別之該第一線路上，且該第二線路於相交該第三線路之該部分係摻雜一雜質離子。
  7. 【第7項】
    如申請專利範圍第6項所述之線路結構，其中該第一線路與該第三線路於該第一線路與該第三線路相互相交之一部分中相互電性接觸。
  8. 【第8項】
    如申請專利範圍第1項所述之線路結構，其中該第三線路係較該第一線路粗。
  9. 【第9項】
    一種平面顯示裝置，包含：
    複數個第一線路，位於一個方向；
    至少一第二線路，平行該複數個第一線路，且各該第二線路具有連接至各該複數個第一線路之複數個端部；
    複數個第三線路，與該複數個第一線路相交；
    複數個第四線路，與該複數個第一線路和該第二線路相交；以及
    複數個像素，耦接於該複數個第一線路與該複數個第三線路之間，
    其中各該第二線路之至少一部分包含未摻雜的多晶矽。
  10. 【第10項】
    如申請專利範圍第9項所述之平面顯示裝置，其中該複數個第四線路係各別地於該複數個第三線路之間交替排列。
  11. 【第11項】
    如申請專利範圍第9項所述之平面顯示裝置，其中各該複數個第四線路係較各該複數個第一線路粗。
  12. 【第12項】
    如申請專利範圍第9項所述之平面顯示裝置，其中該複數個第一線路與該複數個第三線路包含摻雜的多晶矽或金屬。
  13. 【第13項】
    如申請專利範圍第9項所述之平面顯示裝置，其中該複數個第一線路與該第二線路藉由一絕緣層而相互絕緣，且該第二線路之兩側部分係透過於該絕緣層中之複數個接觸孔而耦接各該複數個第一線路。
  14. 【第14項】
    如申請專利範圍第13項所述之平面顯示裝置，其中該第二線路包含於各該複數個接觸孔之一預定部分含有摻雜的多晶矽。
  15. 【第15項】
    如申請專利範圍第9項所述之平面顯示裝置，其中該第二線路相交各該複數個第四線路之一部分包含未摻雜的多晶矽。
  16. 【第16項】
    如申請專利範圍第15項所述之平面顯示裝置，其中斷開係發生於各該複數個第四線路之兩側之各別的該複數個第一線路上，且該第二線路於相交各該複數個第四線路之該部分係摻雜一雜質離子。
  17. 【第17項】
    如申請專利範圍第16項所述之平面顯示裝置，其中該複數個第一線路與該複數個第四線路於該複數個第一線路與該複數個第四線路相互相交之一部分中相互電性接觸。
TW102139440A 2013-03-14 2013-10-31 用於修補之線路結構及具有其之平面顯示裝置 TWI605739B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130027563A KR102075060B1 (ko) 2013-03-14 2013-03-14 리페어를 위한 배선 구조 및 그를 구비하는 평판표시장치

Publications (2)

Publication Number Publication Date
TW201436680A true TW201436680A (zh) 2014-09-16
TWI605739B TWI605739B (zh) 2017-11-11

Family

ID=51504062

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139440A TWI605739B (zh) 2013-03-14 2013-10-31 用於修補之線路結構及具有其之平面顯示裝置

Country Status (4)

Country Link
US (1) US9123723B2 (zh)
KR (1) KR102075060B1 (zh)
CN (1) CN104051409B (zh)
TW (1) TWI605739B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706403B (zh) * 2018-11-26 2020-10-01 友達光電股份有限公司 顯示面板
TWI788717B (zh) * 2020-10-23 2023-01-01 群創光電股份有限公司 電子裝置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231793B (zh) * 2018-01-02 2021-01-26 京东方科技集团股份有限公司 对导电膜层进行构图的方法、显示基板及制作方法、显示装置
CN108288613B (zh) * 2018-02-08 2020-03-06 武汉新芯集成电路制造有限公司 一种实现集成电路后段连线修改的集成电路结构及方法
CN109407434B (zh) * 2018-11-22 2020-11-24 武汉华星光电技术有限公司 液晶显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303074A (en) * 1991-04-29 1994-04-12 General Electric Company Embedded repair lines for thin film electronic display or imager devices
KR100603840B1 (ko) 1999-12-27 2006-07-24 엘지.필립스 엘시디 주식회사 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법
KR20050002072A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 메모리 장치
KR101007716B1 (ko) 2004-01-26 2011-01-13 삼성전자주식회사 표시장치
KR20070117738A (ko) * 2006-06-09 2007-12-13 삼성전자주식회사 표시기판의 리페어 방법 및 이에 의해 리페어된 표시기판
KR20090070308A (ko) 2007-12-27 2009-07-01 엘지디스플레이 주식회사 표시장치 어레이 기판 및 그 제조방법
CN101651219B (zh) * 2009-09-04 2011-05-04 江苏省信息化研究中心 钒铬双液流电池

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706403B (zh) * 2018-11-26 2020-10-01 友達光電股份有限公司 顯示面板
TWI788717B (zh) * 2020-10-23 2023-01-01 群創光電股份有限公司 電子裝置

Also Published As

Publication number Publication date
CN104051409B (zh) 2018-08-28
KR20140112893A (ko) 2014-09-24
US9123723B2 (en) 2015-09-01
TWI605739B (zh) 2017-11-11
KR102075060B1 (ko) 2020-02-11
CN104051409A (zh) 2014-09-17
US20140264338A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
TWI388912B (zh) 製造陣列基板之方法
US6980264B2 (en) Repair method for defects in data lines and flat panel display incorporating the same
TWI605739B (zh) 用於修補之線路結構及具有其之平面顯示裝置
US7750985B2 (en) Liquid crystal display panel and repairing method thereof
CN111106151B (zh) 电子装置
JPS61245136A (ja) 薄膜トランジスタ
KR101975533B1 (ko) 구동회로, 그를 구비하는 평판표시장치 및 구동회로의 리페어 방법
US10204938B2 (en) Display panel, display apparatus, and method of repairing a signal line thereof
CN105527736A (zh) 一种阵列基板及其修复方法、显示面板和显示装置
US9240399B2 (en) Active device array substrate and repairing method thereof
US7602453B2 (en) Display device
US20120287366A1 (en) Method for correcting defect in display device, display device and method for manufacturing display device
WO2014163118A1 (ja) アクティブマトリクス回路、アクティブマトリクス回路の製造方法、及び画像表示装置
CN105609468A (zh) 显示装置及其制造方法
US20210408509A1 (en) Array substrate and repairing method of disconnected points of data lines and display device thereof
KR20130128146A (ko) 유기전계발광 표시장치
KR100318537B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
JP4829534B2 (ja) 薄膜トランジスタマトリクス基板及びその欠陥修復方法
KR100490925B1 (ko) 표시장치 및 그 결함수정방법
JP2010156867A (ja) 薄膜トランジスタ基板前駆体及び薄膜トランジスタ基板の製造方法
WO2013084852A1 (ja) アクティブマトリクス型表示装置
JP6277355B2 (ja) 表示装置および表示装置の製造方法
JP6289497B2 (ja) 回路基板及び表示装置
KR100333981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 수리 방법
CN111781770A (zh) 一种阵列基板及其制作方法