JP2009545145A - ＩＩＩ族−窒化物のＧｅ上への形成 - Google Patents

ＩＩＩ族−窒化物のＧｅ上への形成 Download PDF

Info

Publication number
JP2009545145A
JP2009545145A JP2009521133A JP2009521133A JP2009545145A JP 2009545145 A JP2009545145 A JP 2009545145A JP 2009521133 A JP2009521133 A JP 2009521133A JP 2009521133 A JP2009521133 A JP 2009521133A JP 2009545145 A JP2009545145 A JP 2009545145A
Authority
JP
Japan
Prior art keywords
layer
substrate
gan
group iii
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009521133A
Other languages
English (en)
Other versions
JP4917152B2 (ja
Inventor
ルーベン・リーテン
ステファン・デフローテ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vrije Universiteit Brussel VUB
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Vrije Universiteit Brussel VUB
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vrije Universiteit Brussel VUB, Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Vrije Universiteit Brussel VUB
Publication of JP2009545145A publication Critical patent/JP2009545145A/ja
Application granted granted Critical
Publication of JP4917152B2 publication Critical patent/JP4917152B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本発明は、基板（１）の上に、例えばＧａＮ層（５）のような、ＩＩＩ族−窒化物層の堆積または成長を行う方法を提供するものであり、基板（１）は、少なくともＧｅ表面（３）、好適には六方対称を有する。この方法は、基板（１）を４００℃と９４０℃の間の窒化温度に加熱するとともに、基板（１）を窒化ガスの流れに露出させる工程と、続いて、１００℃と９４０℃の間の堆積温度で、Ｇｅ表面（３）の上に、例えばＧａＮ層（５）のようなＩＩＩ族−窒化物を堆積する工程を含む。本発明の具体例にかかる方法では、良好な結晶品質を有するＧａＮ層（５）のようなＩＩＩ族−窒化物が得られる。本発明は、更に、本発明の具体例にかかる方法で形成されたＩＩＩ族−窒化物／基板構造と、少なくとも１つのそのような構造を含む半導体デバイスを提供する。
【選択図】図１Ｃ

Description

本発明は、基板上へのＩＩＩ族−窒化物の形成に関する。特に、本発明は、Ｇｅ基板上に、ＧａＮのようなＩＩＩ族−窒化物を形成（堆積）または成長する方法に関する。Ｇｅ基板は、六方対称を有する少なくともＧｅ表面を有する。本発明は、また、少なくともＧｅ表面を有する基板上に、例えばＧａＮ層のようなＩＩＩ族−窒化物層を含むデバイスであって、本発明にかかる方法を用いて形成されたデバイスに関する。
ＩＩＩ族−窒化物は、過去１０年の間、例えば半導体プロセスにおいて重要となった。応用の例として、高出力および高周波に応用される高電子移動度トランジスタ（High Electron Mobility Transistor: HEMT）や、青色ＬＥＤ等がある。
単結晶ＩＩＩ族−窒化物基板は、今までのところ商業的に得られないため、適当な基板上にそのようなＩＩＩ族−窒化物の成長を最適化する多くの努力が払われてきた。ＩＩＩ族−窒化物をその上に成長するために最も一般的に使用される基板は、シリコン、サファイア、および炭化シリコンである。しかしながら、それらの基板上へのＩＩＩ族−窒化物の成長または堆積には、大きな格子不整合（lattice mismatch）と熱的不整合（thermal mismatch）の問題があり、高い結晶品質の材料の形成が困難である。表１は、ＩＩＩ族−窒化物成長に一般に用いられる基板の材料特性を、ＧａＮに対する理論的な熱的不整合や格子不整合とともに示す。また、示すように、表１は、Ｇｅの特性とともに、ＧａＮとの対応する理論的格子不整合および熱的不整合を示す。
Figure 2009545145
Figure 2009545145

表１：ＧａＮ、サファイア、６−ＨＳｉＣ、Ｓｉ（１１１）、Ｇｅ（１１１）、ＡｌＮ、ＧａＮ、ＩｎＮ、および参照Ｇｅ（１１１）の材料特性である。格子不整合と温度不整合は、ＧａＮに対するものである。
ＧａＮと、炭化シリコン（ＳｉＣ）またはシリコン（Ｓｉ）基板の間の高い熱的不整合のため、それらの基板上へのＧａＮの成長は高い引っ張り熱歪を生じ、冷却後にＧａＮ層中にクラックを形成する。特に、Ｓｉ基板の場合、ＧａＮとＳｉの間にバッファ層が与えられ、引っ張り熱応力を調整する。
上述のＳｉまたはＳｉＣ基板上にＧａＮを成長させる前に、追加のまたは中間の層が必要となる。例えば、基板のＳｉと、Ｓｉ基板の上に堆積されるＧａＮ層のＧａ原子との間でエッチング反応が起きるため、ＧａＮはＳｉ上に直接成長しない。それゆえに、例えばＡｌＮ層のような追加の層が、ＧａＮとＳｉの間に形成される。他の例では、ＳｉＣ上のＧａＮの濡れ性は良くないため、最初にＳｉＣ基板上にＡｌＮを成長させた後に、その基板の上にＧａＮが堆積される。ＳｉＣ上のＡｌＮの存在は、また、後に堆積されるＧａＮとＳｉＣ基板の間の格子不整合を低減し、濡れ性を改善する。このため、濡れ性が良いために、ＡｌＮはＧａＮ上よりＳｉＣ上に良く成長する。中間層が無ければ、ＳｉＣ上でＧａＮは３次元に成長する。
サファイア基板の場合、導入された応力は、大きいが圧縮である。それにもかかわらず、圧縮応力は、基板にクラックを形成する。サファイア基板上で良好な結晶品質を有するＧａＮの直接成長は不可能である。
更に、サファイアとシリコン炭化物は、それぞれが大きなバンドギャップである８ｅＶと２．２６ｅＶを有するため、均一の加熱することが困難である。１．１２ｅＶであるシリコンのバンドギャップは、均一な加熱を可能にするが、自然酸化膜を除去するために高温が必要となる。
ＥＰ１５４８８０７では、ＩＩＩ族−窒化物の材料が、多孔質の上層を有するシリコン基板の上に堆積させることが開示された。好適には基板から遠ざかる方向に増加するＧｅ濃度を有する、Ｇｅを含む中間層が、最初に基板上に形成され、その後に、ＩＩＩ族−窒化物材料の層が基板上に形成される。Ｇｅ含有中間層は、好適にはＳｉＧｅである。Ｇｅ含有中間層は、熱応力を低減するために用いられ、多孔質上部Ｓｉ層の酸化や窒化に対する保護層である。多孔質上部層は、ＳｉとＩＩＩ族−窒化物との間に大きな格子不整合を低減する。
ＥＰ１５４８８０７に記載された方法は、このように、基板上にＩＩＩ族−窒化物が堆積できる前に、基板上に追加の層を堆積させる必要がある。
しかしながら、バッファ層や中間層の使用は、基板の材料と窒化物層の間にバリア層を形成する。ＩＩＩ族−窒化物／基板構造が例えば半導体デバイスに使用された場合、これは欠点となる。
表１より、ＧａＮとＧｅの間の熱的不整合は、−５．５％であり、表１で述べた他の基板に比べて小さい。ＧａＮ、ＩｎＮ、およびＡｌＮのようなＩＩＩ族−窒化物では、熱膨張係数は、それぞれ５．６、３．８、および４．２である。ＧａＡｓは５．７の熱膨張係数を有し、Ｇｅは５．９の熱膨張係数を有する。このように、熱的不整合を最小にするために、Ｇｅの上に成長させるにはＧａＮが最良の選択であろう。また、ＧａＡｓも、その上にＧｅを備えることで、ＧａＮを成長させるのに良い基板であろう。このように、ＧａＮを堆積させる基板として、または一般にＩＩＩ族−窒化物を堆積させる基板としてＧｅを用いた場合、成長後の冷却中の追加の熱応力の制限となる。これは、特に、高いＧａ濃度の窒化物の場合である。
Ｇｅ基板上へのＩＩＩ族−窒化物の成長、特にＧａＮの成長は、異なる理由から興味深い。例えば、上述のように、ＧａＮまたはＩｎＧａＮおよび高いＧａ含有量のＡｌＧａＮのようなＩＩＩ族−窒化物と、Ｇｅとの間で小さな熱的不整合を有する。更に、Ｇｅは、比較的安価である。更に、Ｇｅは小さなバンドギャップ（０．６６ｅＶ）を有し、例えば分子線エピタキシ（ＭＢＥ）のような放射化熱を用いた堆積システム中で均一で再現性良く加熱できる。Ｇｅ基板の均一な加熱の可能性は、ＩＩＩ族−窒化物層を基板の上に堆積し、良好な結晶品質の、ＧａＮのようなＩＩＩ族−窒化物材料の均一な層を形成する場合に有利である。しかしながら、Ｇｅと、例えばＧａＮのようなＩＩＩ族−窒化物との間の格子不整合が、一般にシリコン、サファイア、または炭化シリコンのような基板を用いた場合より大きくなるという問題が発生した。大きな格子不整合は、悪い結晶品質の例えばＧａＮのようなＩＩＩ族−窒化物を成長させ、これは半導体デバイスには使用できない。
Journal of Crystal Growth, 279, (2005), p.311では、E. Trybusらは、プラズマアシスト分子線ビームエピタキシを用いてＧａドープされたゲルマニウム（１１１）基板の上に、ＩｎＮを成長させることを報告している。１１．３％の格子不整合が、ＩｎＮ層とＧａドープのＧｅ（１１１）基板との間で観察された。形成されたＩｎＮ層の結晶学的構造は、複結晶Ｘ線回折（double-crystal XRD）を用いて研究された。ＩｎＮに対して得られた最良の半値全幅（ＦＷＨＭ）値は、約１４４秒角（arcsecond）であり、最良のロッキングカーブ測定は、約２５９７秒角ＦＷＨＭであり、大きな傾斜とモザイク粒界構造を示している。更に、回折コントラスト顕微鏡により、０．４μｍの厚みのＩｎＮ膜が、高密度の貫通転位や結晶粒界を含むことが示された。
上記文献中で形成されたＩｎＮ／Ｇｅ構造において、ＩｎＮ層とＧｅ基板との間に高い格子不整合が存在している。そのような高い格子不整合は、多くの欠陥を生じさせる。例えばＩｎＮとＧｅとの間の、約−３６％の熱的不整合は、例えば冷却中のような、堆積後に、ＩｎＮ層に追加の応力を与える、更に、形成されたＩｎＮ／Ｇｅ構造は、ＩｎＮ層とＧｅ基板との間に粗い界面を示す。多分、これはＩｎとＧｅとの間の共晶反応に起因するＧｅとＩｎＮの混合によると思われる。ＸＲＤオメガ２シータ（omega-2theta）のＦＷＨＭは約１４４秒角であり、ロッキングカーブＦＷＨＭは約２５９７秒角である。後者は、サファイア上に成長したＩｎＮの３００秒角より小さな値と比較して、Ｇｅ（１１１）上に直接成長したＩｎＮは、比較的劣った結晶品質であることを示す。このように、ＩｎとＧｅの間の共晶反応のために、Ｇｅ上に高品質のＩｎＮを直接形成することは困難である。このため、そのような構造は、例えば半導体デバイスに使用するのには適していない。
今日まで、コスト効率良く、形成されたＩＩＩ族−窒化物／Ｇｅ構造が例えば半導体デバイスへの使用に適するような、Ｇｅ基板上にＩＩＩ族−窒化物、特にＧａＮを形成する満足な方法は、開発されなかった。
本発明の具体例の目的は、少なくともＧｅ表面を含む、例えばＧａＮのようなＩＩＩ族−窒化物を形成する良好な方法を提供することである。Ｇｅ表面は、六方晶系または六重対称（six-fold symmetry）であることが好ましい。本発明の具体例の更なる目的は、本発明の具体例にかかる方法で形成されたデバイスを提供することである。
本発明の具体例にかかる方法の長所は、例えばＧａＮ層のようなＩＩＩ族−窒化物層と、例えばＧｅ基板や少なくともＧｅ表面を含む基板のような基板との間に、中間層を堆積させる必要が無いことであり、これにより処理時間と処理コストが低減できる。
更に、本発明の方法で作製されたＩＩＩ族−窒化物／Ｇｅ構造は、半導体デバイスへの使用に適している。
一の形態では、本発明は、例えばＧａＮ層のようなＩＩＩ族−窒化物層を、少なくともＧｅ表面を含む基板上に堆積させる方法を提供する。この方法は、例えば４００℃と９４０℃の間の温度のような、Ｇｅの溶融温度より低い温度に基板を加熱し、そのＧｅ基板の上に、例えばＧａＮ層のようなＩＩＩ族−窒化物層を堆積させる工程を含む。
一の形態では、本発明は、例えばＧａＮ層のようなＩＩＩ族−窒化物層を、少なくともＧｅ表面を含む基板上に堆積させる方法を提供する。Ｇｅ表面は、六方晶系または六重対称でも良い。この方法は、ＧａＮ層のようなＩＩＩ族−窒化物層を形成する前の第１工程で、基板を４００℃と９４０℃の間の窒化温度に加熱するとともに、基板を窒素ガス流に晒すことにより窒化工程が行われる。Ｎ２ガス原子は表面と結合するには安定すぎるため、窒素分子を、窒素ガス流から原子状の窒素原子に分裂させるのが良い。
これにより、窒化工程は、原子状の窒素ビームに基板を晒すことにより行われる。この結果、ＧａＮ層は、Ｇｅ表面の上に形成される。続いて、例えばＧａＮ層のようなＩＩＩ族−窒化物層がこのようにして形成されたＧｅＮ層の上に堆積される。この堆積工程のために、窒化温度に依存して、例えばＧａＮ層のようなＩＩＩ族−窒化物が基板上に形成される、１００℃と９４０℃の間の堆積温度まで、基板は加熱され又は冷却される。
ＩＩＩ族−窒化物の堆積前にＧｅ表面を窒化して基板のＧｅ表面上に形成されたＧｅＮ層は、ＩＩＩ族−窒化物層を、六方対称を有するＧｅ表面の上に適応させる。Ｇｅ表面上でその軸上にＧａＮを成長させる場合、成長面に４°のＧａＮ格子の回転を持たせると、更に、基板のＧｅ表面の上に、ＧａＮが適応するのを容易にする。基板の回転は、ＧａＮとＧｅの間の表面と界面エネルギーを最小にすることで行われる（以下参照）。
更に、本発明の具体例の方法は、例えばＧａＮ層のようなＩＩＩ族−窒化物層と、基板との間に、追加の層の更なる堆積工程を必要としない。
本発明にかかる方法の窒化工程は、例えばＧａＮ層のようなＩＩＩ族−窒化物層の堆積と同じ堆積チャンバ中で行うことができる。更に、追加の準備は必要とされない。なぜなら、窒化ガス供給手段は、どのみち、例えばＧａＮ層のようなＩＩＩ族−窒化物層の堆積中に用いられるからである。
上述のように、本発明の具体例にかかる方法は、コスト効果のある方法であり、例えば半導体の処理において重要である。
本発明の具体例では、基板は、Ｇｅ表面を形成するＧｅ層を上部に有する適当な材料から形成され、好ましくは六方晶または六重対称の基板を備え、例えば、Ｇｅ層を上部に有するＧａＡｓやＧｅ層を上部に有するＳｉである。本発明の他の具体例では、基板は、Ｇｅ表面を形成するＧｅ層を上部に有するＧｅバルク基板からなり、好ましくは六方晶または六重対称の基板からなる。基板は全体がＧｅから形成され、好ましくは六方晶または六重対称の基板からなるものであっても良い。
基板は、六方対称を有するＧｅ（１１１）またはオフカットＧｅ（１１１）表面層を含んでも良い。本発明の具体例では、基板はＧｅ（１１１）層またはオフカットＧｅ（１１１）層をその上に含むサポートを含んでも良い。サポートは、例えば、Ｓｉ、ＳｉＣ、サファイア（Ａｌ２Ｏ３）、オフカットＳｉ（１１１）、ＧａＡｓ、オフカットＧａＡｓ（１１１）でも良く、またはＳｉ、ＳｉＣ、サファイア（Ａｌ２Ｏ３）、オフカットＳｉ（１１１）、ＧａＡｓを含むものでも良い。サポートの上のＧｅ（１１１）層またはオフカットＧｅ（１１１）層の膜厚は、０．４ｎｍと５００μｍの間である。
本発明の具体例では、窒化温度は、好適には５５０℃と８５０℃の間で選択される。
本発明の具体例では、更に、堆積温度は、５５０℃と８５０℃の間で選択される。
本発明の具体例では、窒化温度と堆積温度は、互いに等しくなるように選択される。しかしながら、本発明の具体例では、窒化温度と堆積温度は、互いに異なるように選択されても良い。
本発明のこの形態の具体例では、ＧａＮ層は、分子線エピタキシ（ＭＢＥ）で堆積されても良い。ＭＢＥで使用される堆積温度は、９４０℃であるＧｅの融点より低い。
他の具体例では、例えばＧａＮ層のようなＩＩＩ族−窒化物層の膜厚は、０．５ｎｍと１００μｍの間から選択される。例えばＧａＮ層のようなＩＩＩ族−窒化物層の膜厚は、堆積温度と堆積速度に依存する。
本発明の具体例では、方法は更に、例えばＧａＮ層のようなＩＩＩ族−窒化物層のドーピング工程を含んでも良い。これは、成長中またはその後に、例えばイオン注入により、例えばＧａＮ層のようなＩＩＩ族−窒化物層に他の元素を導入することで行われる。ＧａＮの場合にドーピングに適した元素は、ｎ型ＧａＮの形成にはＳｉ、ｐ型ＧａＮの形成Ｍｇが用いられる。
更なる具体例では、方法は、更に、例えばＧａＮ／Ｇｅ基板のような形成されたＩＩＩ族−窒化物層／Ｇｅ基板を堆積チャンバから取り出した後に、例えばＧａＮ層のようなＩＩＩ族−窒化物層のパターニング工程を含む。これは、例えばリソグラフィとして当業者に知られた適当な技術で行っても良い。
第１の形態の他の具体例では、後にパターニングされるかまたはパターニングされない少なくとも１の追加の層が、好ましくは六方対称である、少なくともＧｅ表面を含む基板の上に形成された、例えばＧｓＮ層のようなＩＩＩ族−窒化物層の上に堆積されても良い。これは、例えばＧａＮのようなＩＩＩ族−窒化物層が堆積されたものと同じ堆積チャンバ中で行われても良いが、当業者に知られた他の技術で行われても良い。しかしながら、本発明の他の具体例では、例えば異なった機能を有する複数の追加の層が、例えばＧａＮ層のようなＩＩＩ族−窒化物層の上に堆積されても良い。
少なくとも１つの追加の層は、例えば、ＩＩＩ族−窒化物材料、ＩＩＩ−Ｖ材料、酸化物、金属、半導体材料、またはＳｉＮ、ＡｉＯ、Ａｌ２Ｏ３のような絶縁体、有機物絶縁材料等であっても良い。少なくとも１つの追加の層は、また、１以上の上述の材料の組み合わせから形成されても良い。例えば、少なくとも１つの追加の層は、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、Ａｌ濃度が５０％より低いＡｌＧａＮ、Ｉｎ濃度が２５％より高いＩｎＧａＮを含んでも良い。本発明の具体例では、適当な含有量のＧａおよびＩｎまたはＡｌを有する、ＩｎＧａＮまたはＩｎｘＧａ１−ｘＮ、ＩｎＡｌＧａＮまたはＩｎｘＡｌｙＧａ１−ｘ−ｙＮが、少なくとも１つの追加の層を形成するのに用いられても良い。
本発明は、また、半導体プロセスにおける、本発明の具体例にかかる方法の使用を提供する。
更に、本発明は、ヘテロ接合ダイオードの形成のための、本発明の具体例にかかる方法の使用を提供する。
本発明の他の形態では、
少なくともＧｅ表面を含み、好適には六方対称を有する基板と、
例えばＧａＮ層のようなＩＩＩ族−窒化物層と、
基板と、例えばＧａＮ層のようなＩＩＩ族−窒化物層との間のＧｅＮ層であって、六方対称を有するＧｅ表面と、例えばＧａＮ層のようなＩＩＩ族−窒化物層とに直接接続されたＧｅＮ層と、を含む構造が提供される。
本発明の具体例では、基板は、サポートとも呼ばれるバルク基板から形成されても良い。この基板は、Ｇｅ表面を形成するＧｅ層をその上に備えた適当な材料を含み、好ましくは、例えば上部にＧｅ層を有するＧａＡｓまたは上部にＧｅ層を有するＳｉのような、六方対称または六重対称の基板を有する。本発明の他の具体例では、基板は、Ｇｅ表面を形成するＧｅ層をその上部に有するＧｅバルク基板から形成され、好適には六方対称または六重対称の基板から形成される。基板は、全体がＧｅから形成されても良く、好適には六方対称または六重対称を有する。
基板は、六方対称のＧｅ（１１１）またはオフカットＧｅ（１１１）表面層を含む。本発明の具体例では、基板は、その上面にＧｅ（１１１）またはオフカットＧｅ（１１１）表面層を含むサポートを含んでも良い。サポートは、例えば、Ｓｉ、ＳｉＣ、サファイア（Ａｌ２Ｏ３）、オフカットＳｉ（１１１）、ＧａＡｓ、オフカットＧａＡｓ（１１１）でも良く、またはＳｉ、ＳｉＣ、サファイア（Ａｌ２Ｏ３）、オフカットＳｉ（１１１）、ＧａＡｓ、オフカットＧａＡｓ（１１１）を含むものでも良い。Ｇｅ（１１１）層またはオフカットＧｅ（１１１）層の膜厚は、０．４ｎｍと５００μｍの間である。
例えばＧａＮ層のようなＩＩＩ族−窒化物層の膜厚は、０．５ｎｍと１００μｍの間で良い。ＩＩＩ族−窒化物がＧａＮである具体例では、ＧａＮ層のＸ線回折（ＸＲＤ）オメガスキャンの半値全幅（ＦＷＨＭ）は、好適には７００角秒より小さい。しかしながら、本発明の具体例では、より高いＦＷＨＭを有するＧａＮ層も、本発明に含まれる。ＩＩＩ族−窒化物が例えばＡｌＮやＩｎＮから形成された場合、層はＧａＮ層より低い品質を有する。例えば約３０％のＩｎまたはＡｌのような、より高いＩｎまたはＡｌ含有量の、ＡｌＧａＮまたはＡｌｘＧａ１−ｘＮ、ＩｎＧａＮまたはＩｎｘＧａ１−ｘＮ、およびＩｎＡｌＧａＮまたはＩｎｘＡｌｙＧａ１−ｘ−ｙＮは、本発明の具体例にかかる方法により形成されたＧａＮ層より低品質である。本発明の具体例にかかる方法により形成された低Ａｌ含有量のＡｌＧａＮ層は、本発明の具体例にかかる方法で少なくともＧｅ表面を有する基板上に形成したＧａＮ層より良好な特性な特性を有する。
本発明の具体例では、例えばＧａＮ層のようなＩＩＩ族−窒化物層がパターニングされても良い。
他の具体例では、例えばＧａＮ層のようなＩＩＩ族−窒化物層の上に、少なくとも１つの追加の層が存在する。１つの層のみが存在しても良く、または、例えばそれぞれが異なる機能を有する、交互に重なった複数の層が存在しても良い。
少なくとも１つの追加の層は、例えば、ＩＩＩ−窒化物材料、ＩＩＩ−Ｖ材料、酸化物、金属、半導体材料、または例えばＳｉＮ、ＳｉＯ、Ａｌ２Ｏ３のような絶縁体、有機物絶縁材料等でも良い。例えば、少なくとも１つの追加の層は、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮまたはＩｎｘＧａ１−ｘＮ、ＩｎＡｌＧａＮまたはＩｎｘＡｌｙＧａ１−ｘ−ｙＮまたはＡｌｘＧａ１−ｘＮ、低Ａｌ濃度（５０％より低い）のＡｌＧａＮまたはＡｌｘＧａ１−ｘＮ、高ＩＮ濃度（２５％より高い）のＩｎＧａＮまたはＩｎｘＧａ１−ｘＮを含んでも良く、またはＡｌＮ、ＩｎＮ、ＡｌＧａＮまたはＡｌｘＧａ１−ｘＮ、ＩｎＧａＮまたはＩｎｘＧａ１−ｘＮ、ＩｎＡｌＧａＮまたはＩｎｘＡｌｙＧａ１−ｘ−ｙＮ、低Ａｌ濃度（５０％より低い）のＡｌＧａＮまたはＡｌｘＧａ１−ｘＮ、高ＩＮ濃度（２５％より高い）を含むことができる。本発明の具体例では、ＡｌＧａＮまたはＡｌｘＧａ１−ｘＮ、ＩｎＧａＮまたはＩｎｘＧａ１−ｘＮ、またはあらゆる含有量のＧａおよびＩｎまたはＡｌを有するＩｎＡｌＧａＡｓまたはＩｎｘＡｌｙＧａ１−ｘ−ｙＮが、少なくとも１つの追加の層を形成するのに用いられても良い。
本発明の具体例では、少なくとも１つの追加の層はパターニングされる。他の具体例では、少なくとも１つの追加の層が結晶層の場合、少なくとも１つの追加の層のＸ線回折（ＸＲＤ）オメガスキャンのＦＷＨＭは、７００秒より小さいことが好ましい。
本発明の更なる形態では、本発明の具体例にかかる方法で形成された、少なくとも１つの構造を含む半導体装置が提供される。
特定の具体例では、半導体装置はヘテロ接合ダイオードまたはヘテロ接合バイポーラトランジスタ（ＨＢＴ）でも良く、または直接光電気セルであっても良い。
本発明の特定のおよび好適な形態は、添付の独立請求項および従属請求項に示される。従属請求項の特徴は、単に請求項に示されたままではなく、必要に応じて、独立請求項の特徴と組み合わされ、他の従属請求項の特徴と組み合わされても良い。
この分野で装置の一定の改良、変化、および進化があるが、本発明のコンセプトは、従来の技術から出発する、より効果的で、安定で、信頼できるこの性質の装置を含む実質的に新規な改良を表していると信じる。
本発明の上述のおよび他の特徴、性質および長所は、本発明の原理を例示の方法で示す図面とともに、以下の記載から明らかになるであろう。この記載は、単に例示目的であり、発明の範囲を限定するものではない。以下で引用される参照図面は、添付の図面をいう。
本発明の具体例にかかる方法の連続した工程を示す。 本発明の具体例にかかる方法の連続した工程を示す。 本発明の具体例にかかる方法の連続した工程を示す。 本発明の具体例にかかるｐ−Ｇｅ上のｎ−ＧａＮからなるジャンクションダイオードを示す。 本発明の具体例にかかるｎ−Ｇｅ上のｎ−ＧａＮからなるジャンクションダイオードを示す。 本発明の具体例にかかるヘテロ接合バイポーラトランジスタ（ＨＢＴ）を示す。 Ｇｅ（１１１）基板上に堆積した３８ｎｍのＧａＮ層のＸＲＤオメガスキャンを示す。 Ｇｅ（１１１）基板上に堆積した３８ｎｍのＧａＮ層のＸＲＤオメガ２シータスキャンを示す。 窒化されたＧｅ（１１１）基板のＸＰＳ結果を示す。 窒化されたＧｅ（１１１）基板のＸＰＳ結果を示す。 Ｇｅ結晶に対するＧａＮの回転を表すＸＲＤスペクトルを示す。 Ｇｅ（１１１）基板上に堆積された４５０ｎｍ膜厚のＧａＮ層のＳＩＭＳ結果を示す。 上部（ＧａＮ）から底部（ｐ−Ｇｅ）まで測定されたｐ−Ｇｅ（１１１）基板上の４５０ｎｍ膜厚のＧａＮ層の電流−電圧（ＩＶ）特性を示す。 上部（ＧａＮ）から底部（ｎ−Ｇｅ）まで測定されたｎ−Ｇｅ（１１１）基板上の約２００ｎｍ膜厚のＧａＮ層の電流−電圧（ＩＶ）特性を示す。 Ｇｅ（１１１）基板上に堆積された４ｎｍ膜厚のＧａＮ層上の５０ｎｍ膜厚のＩｎＮ層のＸＲＤオメガ／２シータスキャンを示す。 Ｇｅ基板に対するＧａＮの１つの粒のミスオリエンテーションを模式的に示す。 Ｇｅ（１１１）基板上の約９７ｎｍ膜厚のＡｌＮ層のＸＲＤオメガ／２シータスキャンを示す。 約７００℃での高温窒化あり（曲線２４）と窒化無し（曲線２５）の、Ｇｅ基板上に成長させた約５０ｎｍのＩｎＮ層のＸＲＤオメガ／２シータスキャンを示す。 Ｇｅ（１１１）基板上に直接成長させた約２８０ｎｍのＡｌＧａＮのＸＲＤオメガ／２シータスキャンを示す。 （１１０）に向かって約４．７°のミスオリエンテーションを有するＧｅ（１１１）基板上の約１００ｎｍ膜厚のＧａＮ層のファイスキャンを示す。
異なる図面において、同一参照番号は、同一または類似の要素を示す。
詳細な説明
本発明は、特定の具体例について、添付図面を参照しながら詳細に説明するが、本発明はこれらにより限定されるものではなく、請求の範囲によってのみ限定されるものである。記載された図面は、単に概略であり、限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本発明の実施の実際の縮小には対応していない。
更に、説明や請求の範囲中の、上、下等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明の具体例は、ここに記載や図示されたものと異なる位置でも操作できることを理解すべきである。
請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される要素に限定して解釈されること排除するものであり、他の要素や工程を排除しない。このように、言及された特徴、数字、工程、または成分は、その通りに解釈され、１またはそれ以上の他の特徴、数字、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではない。本発明では、単にデバイスに関連した構成要素がＡとＢであることを意味する。
この明細書を通じて参照される「一の具体例（one embodiment）」または「具体例（an embodiment）」は、この具体例に関係して記載された特定の長所、構造、または特徴は、本発明の少なくとも１つの具体例に含まれることを意味する。このように、この明細書を通して多くの場所の「一の具体例（one embodiment）」または「具体例（an embodiment）」の語句の表現は、同じ具体例を表す必要はなく、表しても構わない。更に、特定の長所、構造、または特徴は、この記載から当業者に明らかなように、１またはそれ以上の具体例中で適当な方法で組み合わせることができる。
同様に、本発明の例示の記載中において、能率的に開示し、多くの発明の形態の１またはそれ以上の理解を助ける目的で、本発明の多くの長所は、時には１つの具体例、図面、またはその記載中にまとめられることを評価すべきである。しかしながら、この開示の方法は、請求される発明がそれぞれの請求項に記載されたものより多くの特徴を必要とすることを意図して表されていると解釈すべきではない。むしろ、以下の請求項が表すように、発明の態様は、１つの記載された具体例の全ての長所より少なくなる。このように詳細な説明に続く請求の範囲は、これにより詳細な説明中に明確に含まれ、それぞれの請求項は、この発明の別々の具体例としてそれ自身で成立する。
更に、ここで記載された幾つかの具体例は幾つかの特徴で、他の具体例に含まれる以外の特徴を含み、異なった具体例の長所の組み合わせは、本発明の範囲に入ることを意味し、当業者に理解されるように異なった具体例を形成する。例えば、以下の請求の範囲では、請求された具体例のいくつかは、他の組み合わせにおいても使用することができる。
ここで与えられる記載において、多くの特別な細部が示される。しかしながら、本発明の具体例はそれらの特別な細部無しに実施できることを理解すべきである。他の例では、公知の方法、構造、および技術は、この記載の理解をわかりにくくしないために、詳細には示されていない。
本発明は、本発明の多くの具体例の詳細な記載によって記載される。本発明の他の具体例が、本発明の真実の精神や技術的示唆から離れることなく、当業者の知識により形成できることができ、本発明は、添付された請求の範囲の文言によってのみ限定されることは明らかである。
本発明は、窒化ガリウム（ＧａＮ）層のようなＩＩＩ族−窒化物層を、少なくともゲルマニウム（Ｇｅ）表面層を有する基板の上にコスト効果のある方法で堆積させる方法を提供する。例えばＧａＮのような六方晶のＩＩＩ族−窒化物層と、立方晶基板との間の、対称の問題を克服するために、Ｇｅ上部層の少なくとも上部表面は、六方対称または六重対称を有すべきである。上部表面とは、例えば、ＧａＮ層のようなＩＩＩ族−窒化物層がその上に堆積されるＧｅ上部層の側を意味する。
一の形態では、この方法は、例えば４００℃と９４０℃の間のような、Ｇｅの融点より低い温度に基板を加熱し、Ｇｅ表面に、例えばＧａＮ層のようなＩＩＩ族−窒化物層を堆積させる工程を含む。
他の形態では、本発明の具体例にかかる方法は、４００℃と９４０℃の間、好適には５５０℃と８５０℃の間の堆積温度に基板を加熱しながら、基板を窒素ガス流に晒す工程を含む。続いて、例えばＧａＮ層のようなＩＩＩ族−窒化物層が、１００℃と９４０℃の間、好適には５５０℃と８５０℃の間の堆積温度で、Ｇｅ表面上に堆積される。これらの工程の幾つかまたは全ては、処理装置の堆積チャンバ中で行われても良い。
本発明の具体例は、ＧａＮ、ＡｌＮ、ＩｎＮのような基板上にＩＩＩ族−窒化物を堆積できることを開示する。本発明の具体例では、ＩＩＩ−窒化物は、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮのようなＩＩＩ族−窒化物合金を含む。なお、説明中のどこかで言及されたそれぞれがＩｎｘＧａ１−ｘＮ、ＡｌｘＧａ１−ｘＮ、およびＩｎｘＡｌｙＧａ１−ｘ−ｙＮであるＩｎＧａＮ、ＡｌＧａＮおよびＩｎＡｌＧａＡｓは、いずれの含有量のＧａおよびＩｎおよび／またはＡｌをも有することを意味する。以下の記載において、本発明は、ＧａＮ層の手段により説明される。これは単に説明を容易にするためであり、本発明をいずれかに限定することを意図するものではないことが理解されよう。本発明は、また他のＩＩＩ族−窒化物層や、上述のようなＩＩＩ族−窒化物の合金にも適用できる。
本発明の具体例では、基板は適当な材料から形成され、またサポートとも呼ばれ、基板の六方対称または六重対称を備えた少なくともＧｅ上部表面を有する上部Ｇｅ層を有する。例えば、上部Ｇｅ層を有するＧａＡｓや上部Ｇｅ層を有するＳｉである。本発明の具体例では、「サポート」の文言は、使用できる、またはその上にデバイス、回路または結晶層が形成できるあらゆる下層の材料を含む。他の代わりの具体例では、この「サポート」は、例えばドープされたまたはアンドープのシリコン、ガリウムアーセナイド（ＧａＡｓ）、ガリウムアーセナイドフォスファイド（ＧａＡｓＰ）、インジウムフォスファイド（ＩｎＰ）、またはＳｉ基板上のシリコンゲルマニウム（ＳｉＧｅ）のような半導体基板を含んでも良い。
また、例えばＡｌＮのような１またはそれ以上の中間層を有して、例えばＧａＮオンサファイアやＧａＮオンＳｉのようなサファイアやＳｉの上に成長させたＩＩＩ族−窒化物も、サポートとして使用できる。「サポート」は、半導体基板部分に加えて、例えばＳｉＯ２やＳｉ３Ｎ４層のような絶縁層を含んでも良い。
このように、「サポート」の用語は、シリコン・オン・ガラス基板、シリコン・オン・サファイア基板を含む。「サポート」の用語は、このように、一般に、興味のある層や部分の下にある層の要素を定義するのに使用される。また、「サポート」は、例えばガラス、プラスチック、または金属層のような、その上に層が形成されたいかなる他のベースも含む。六方対称または六重対称の少なくとも上部部分を有するＧｅ層が、サポートの上に提供されても良い。
本発明の具体例では、基板またはサポートは、基板の六方対称または六重対称を有するＧｅ層を上部に有するＧｅバルク基板から形成されても良い。
例えば、本発明の具体例では、例えば、Ｇｅ（１１１）基板、またはオフカットＧｅ（１１１）即ちオフオリエンテッドＧｅ（１１１）、または傾斜Ｇｅ（１１１）のような表面が少なくとも六方対称または六重対称のＧｅ基板が使用されても良い。オフカット角度は、好ましくは、０°と１５°の間、または２°と１０°の間、または４°と８°の間、または４°と６°との間、例えば２°、４°、４．７°、６°、８°である。
本発明の具体例では、基板は、他の基板（例えばＳｉまたはＳｉＣ）の上の少なくとも表面において六方対称または六重対称のＧｅの上部層を含むバルクＧｅサポートを含んでも良い。上部層とは、ＧａＮ層がその上に堆積される側の、バルクＧｅサポートの側を意味する。Ｇｅの上部層は、例えばＧｅ（１１１）上部層やオフカットまたは傾斜Ｇｅ（１１１）上部層である。例えば、Ｇｅ上部層を有するシリコンまたはＳｉＣ基板であり、六方対称または六重対称を有するＧｅ（１１１）上部層は、本発明の具体例にかかる基板として使用される。
本発明の具体例では、基板はＧｅ上部層を有するサポートを含みＧｅ上部層の膜厚は０．４ｎｍと５００μｍの間であり、例えば５ｎｍと５００μｍの間、０．４ｎｍと１００μｍの間、１０ｎｍと１００μｍの間、１００ｎｍと１０μｍの間、５００ｎｍと１０００ｎｍの間である。
Ｇｅは９４０℃の融点を有する。それゆえに、実際の金属有機物化学気相成長（ＭＯＣＶＤ）を用いて、少なくともＧｅ上部層を含む基板の上へのＧａＮの堆積または成長は、最良の選択ではない。なぜなら、現状のＭＯＣＶＤプロセスの最適堆積温度は非常に高く、９４０℃より高いからである。近年、ＧａＮの堆積や成長に使用するために、分子線エピタキシ（ＭＢＥ）が開発された。ＭＢＥ中の堆積温度は、４００℃と９００℃の間の範囲であり、Ｇｅの融点より低く、このように、ＭＢＥは、本発明の具体例にかかる方法に用いるのに適している。
異なった型のＭＢＥ堆積は公知であり、本発明の具体例にかかる方法として使用できる。例えばプラズマアシストＭＢＥまたはアンモニアＭＢＥである。原理的に、Ｇｅの融点（９４０℃）より低い温度で働く公知の堆積技術が、本発明の具体例により、ＧａＮをＧｅ上に堆積するのに使用できる。
本発明の具体例にかかる方法の、続く工程が、図１Ａから図１Ｃに示されている。それらの図面は、この方法を説明することを目的とし、いかなる方法においても本発明を限定することを意図するものではない。
図１Ａに示される例では、基板１は、Ｇｅ上部層３を備えたサポート２から形成される。Ｇｅ上部層３は、六方対称または六重対称を有し、少なくともサポート２から離れた上面に設けられる。
本発明では、ＧａＮ成長の前に、Ｇｅ上部層に窒化工程が行われ、即ち、Ｇｅ上部層３が、４００℃と９４０℃の間の温度のような十分に高い温度で窒素ガス流に晒される。Ｎ２ガス原子は非常に安定であり、基板１の表面３と結合しないので、窒素ガス流からの窒素分子は、窒素原子に分裂させられる。例えば、プラズマアシストＭＢＥが使用された場合、窒素ガス流からの窒素分子は、窒素原子に分けられる。アンモニアＭＢＥの場合、温度上昇によりＮＨ３が基板で窒素原子に分離する。
これにより、Ｇｅ上部層の少なくとも１つの上方の層のＧｅ原子がＧｅＮに変わり、これにより、基板１のＧｅ上部層３の上に、薄いＧｅＮ層４を形成する（図１Ｂ参照）。薄いＧｅＮ層４は、０．１ｎｍと１００ｎｍの間、好適には０．１ｎｍと５ｎｍの間、更に好適には０．１ｎｍと２ｎｍの間の膜厚を有する。ＧｅＮ層４の膜厚は、窒化工程の時間および温度により、および窒化工程中の窒素ガス流により（後述）決定される。
反射高エネルギー電子回折（ＲＨＥＥＤ）実験から、窒化中に、基板１の表面で再組織化が起きていることが分かる。これは、ＲＨＥＥＤ回折パターン中のＧｅ線（streak）の間で、中間の線が存在することにより反映される。窒化中に、メインのＧｅ線の間の距離は変化せず、これは、形成されたＧｅＮは、下層のＧｅ上部層３と同じ面内の格子パラメータを引き継ぐことを示す。これらの格子パラメータは、公知の安定したＧｅＮ層の格子パラメータとは異なる。
それゆえに、ＧｅＮ層４は安定ではなく準安定であり、ＧｅＮ層４の膜厚は制限されると結論づけられる。ＧｅＮ層４が非常に厚い場合、ＧｅＮは、その上にＧａＮを成長させるのに有用でない安定なＧｅＮの格子パラメータを表す。安定ＧｅＮ相についての更なる情報が、V.F.Synorovらによる、Soviet Physics Journal, vol.10, No.3, P.7-11 (1967)の"Production of Nitrides on the surface of monocrystalline Ge"に見られる。
ＧｅＮ層４の存在は、本発明にかかる方法の次の工程で、ＧａＮの結晶成長を可能にする（後述）。基板１を窒素ガス流に晒す間の温度は、窒化温度とも呼ばれ、４００℃と９４０℃との間、５５０℃と８５０℃との間、７００℃と８００℃との間、例えば７００℃である。基板１のＧｅ上部層３が窒素ガス流に晒される時間は、また露出時間とよばれ、窒化温度と窒素ガス流のフローパラメータに依存する。窒素ガス流は、好適には、１ｓｃｃｍと２ｓｃｃｍ（Standard Cubic Centimeters per minute）の間であることが好ましい。
しかしながら、２ｓｃｃｍより高い、または１ｓｃｃｍより低い窒素ガス流も、本発明の具体例で使用することができる。好適には、露出時間は１秒と３０分の間であり、より好適には３０秒と２分の間であり、例えば６０秒である。しかしながら、本発明の他の具体例では、より短いまたはより長い時間が窒素ガス流や窒化温度に応じて使用しても良い。所定の窒素ガス流では、露出時間が短かすぎて、ＧｅＮ層４は形成されない。
一方、所定の窒素ガス流では、露出時間が長すぎて、ＧｅＮ層４の表面は粗くなる。これは、粗いＧｅＮ層４の上に続いて堆積されるＧａＮ層の品質や、ＧｅＮ層４と続いて堆積されるＧａＮ層との間の界面の品質を悪くし、これを通して、ＧａＮ／基板構造は、例えば半導体装置で使用するのに適さなくなる。
窒素ガス流、窒化が行われる温度、および窒化が行われる時間を制御することにより、ＧｅＮ層４の膜厚のような特性が制御できる。窒化パラメータを制御することにより、基板１の上に形成されるＧｅＮ層４が、スムースな表面を有する。スムースな表面を有するとは、ＧｅＮ表面の粗さが好適には２ｎｍより高くなく、より好適には１ｎｍより高くなく、更に好適には０．４ｎｍであることを意味する。ＧｅＮ層４のスムースな表面は、連続して堆積されるＧａＮ層が良好な結晶品質を有することを確実にする（後述）。
上述のように基板１を窒素ガス流に晒してＧｅＮ層４を形成した後、ＧａＮ層５がＧｅＮ層４の上に堆積される（図１Ｃ参照）。基板１を窒素ガス流とＧａフラックスに晒す工程と、基板１を加熱する工程は、同時に行われる。好適には、窒素ガス流とＧａフラックスは、同等の原子フラックスを有する。換言すれば、窒素ガス流とＧａフラックスの原子比率は１／１である。堆積されたＧａＮ層５中のＧａとＮの原子比率は１／１であるため、これにより、窒素ガス流とＧａフラックスの原子比率が１／１で無い場合と比較して、良好な結晶品質が得られ、堆積したＧａＮｓ層５の格子中に欠陥は殆ど存在しなくなる。
それにもかかわらず、本発明の具体例では、窒素またはＧａが過剰なフラックス、または原子比率が１／１ではない窒素とＧａのフラックスが同様に用いられても良い。ＧａＮ層５の堆積中に、基板１が、１００℃と９４０℃の間、４００℃と９４０℃の間、好適には５５０℃と８５０℃の間、例えば７００℃である堆積温度に加熱される。堆積中、堆積チャンバ中の圧力は、１０−６Ｔｏｒｒと１０−４Ｔｏｒｒの間で、好適には１×１０−５Ｔｏｒｒと５×１０−５Ｔｏｒｒの間である。
しかしながら、本発明の具体例では、より高いまたはより低い圧力を用いても良い。ＧａＮの堆積速度は、１０ｎｍ／ｈと２０００ｎｍ／ｈの間で、好適には１８０ｎｍ／ｈと６９０ｎｍ／ｈの間で、圧力、温度、およびガス流のようなプロセスパラメータに依存する。しかしながら、本発明の具体例では、より低いまたはより高い堆積速度も可能である。
ＧａＮ層５の膜厚は堆積速度と堆積時間に依存し、０．５ｎｍと１ｃｍの間、好適には０．５ｎｍと１００μｍの間、より好適には０．５ｎｍと１０μｍの間、更に好適には０．５ｎｍと１０００ｎｍの間、０．５ｎｍと５００ｎｍの間、０．５ｎｍと１００ｎｍの間、０．５ｎｍと２０ｎｍの間、０．５ｎｍと１０ｎｍの間、０．５ｎｍと２ｎｍの間、または１原子層と５原子層の間に対応しても良い。必要とされる堆積時間は、特定の適用において、堆積速度と、必要とされるＧａＮ層５の膜厚に依存する。
本発明の具体例では、ＧａＮ層５はドーピングされても良い。これは、ＧａＮ層５の堆積または成長中に行われる。効果的なｎ型およびｐ型のドーピングは、電子デバイスの製造において重要である。ＧａＮ層５のドーピングは、ＧａＮの成長中に、または例えばイオン注入のように成長後に、他の元素を導入することにより達成される。ＧａＮドーピングの元素の例は、ｎ型ＧａＮに対してはＳｉであり、ｐ型ＧａＮに対してはＭｇである。なお、補償しなければならない高いｎ型バックグラウンドドーピング密度（不作為）のために、ｐ−ＧａＮの成長または堆積は困難である。ｐ−ＧａＮの形成が困難であるため、ｐ／ｎ−ＧａＮ接合の実現は困難である。また、構造の困難さゆえに、ｐ型材料上にｎ−ＧａＮ層を含むｐ／ｎヘテロ接合の形成も困難である。本発明の具体例にかかる方法は、Ｇｅ基板上に高品質のｎ−ＧａＮの堆積を可能にするため、高品質で、例えばｎ−ＧａＮ／ｐ−Ｇｅのようなｐ／ｎヘテロ接合が形成できる。
本発明の具体例にかかる方法を用いることにより、高品質のＧａＮ層５の堆積が可能となる。これは、Ｘ線回折（ＸＲＤ）オメガおよびＸＲＤオメガ−２シータスキャン実験から結論づけられる（後述）。例えば、膜厚が４０ｎｍのＧａＮ層５に対して、オメガスキャンのＸＲＤ半値全幅（ＦＷＨＭ）は、１００秒と１０００秒の間であり、好適には２００秒と７００秒の間であり、更に好適には３００秒と６００秒の間である。低いＸＲＤのＦＷＨＭ値は、良好に繰り返される結晶構造を表す。
これにより、ＸＲＤのＦＷＨＭ値がより低くなるとＧａＮ層５の結晶品質はより良くなり、より適した形成されたＧａＮ／Ｇｅ構造が、例えば半導体デバイスに使用できるようになる。これは、より高い電子移動度により、より良い電気特性となるからである。例えば、従来の方法で、Ｓｉまたはサファイア上に堆積された数ミクロンの膜厚の厚いＧａＮ層５では、３００秒から６００秒のオメガスキャンのＸＲＤのＦＷＨＭ値が測定された。比較のために、膜厚１００μｍのバルクＧａＮ層５（異なった材料の基板で支えられるものではない）に対して、２００から３００のＸＲＤのＦＷＨＭ値が得られた。
更に、ＧａＮ層５と基板１のＧｅの間の良好な界面品質を示す線が、オメガ−２シータスキャン中で見られた。形成されたＧｅＮ層４は非常に薄く、好適には１又は２原子層程度に薄いため、オメガ−２シータスキャンでは検出できない。ＧａＮ堆積が行われる前に窒化が行われたチャンバから窒化された基板が取り出された場合、ＧｅＮ層４はＸＰＳで測定できる。ＧａＮが成長された場合、このＧｅＮ層４はより薄くなり、または部分的に消滅する、それにもかかわらず、Ｇｅ基板１をＧａＮ層５に接合する少なくとも１原子層のＧｅＮが常に残される。
Ｓｉの上に中間層を有して形成されたＧａＮや、ＧａＮと基板の間に中間層を有するＧａＮオンサファイアと、同等またはより優れた結晶品質が見出された。Ｓｉ上やサファイア上の数原子層膜厚の厚いＧａＮ層は、オメガスキャンのＸＲＤのＦＷＨＭにおいて、３００から６００秒角の値を示す。比較のために、膜厚数１００μｍのバルクＧａＮ基板（異なった材料の基板で支えられるものではない）に対して、２００から３００のＸＲＤのＦＷＨＭ値が得られた。
表１から、ＧａＮとＧｅの間の理論的な格子不整合、即ち−２０．３％が見られる。しかしながら、本発明の具体例にかかる方法で堆積されたＧａＮ層５は良好な品質を示す。これは、ＧａＮ層５の堆積前に、基板１のＧｅ表面上のＧｅＮ層４が形成されるためである。既に検討したように、ＧｅＮ層４は、その上にＧｅＮ層４が形成されるＧａ層３の上と同じ面内格子パラメータを取得する。ＧａＮの場合、ＧａＮ格子が成長表面の面で４°回転しているのが分かる。これにより、ＧａＮ層５は、六方対称のＧｅ表面の上部に適応する。これは、更に、Ｇｅ上のＧａＮを形成するエネルギを最小にするため、良好な結晶品質のＧａＮ層５の成長を容易にする。この回転は、またミスオリエンテーションとも呼ばれる。
図１３は、Ｇｅ基板１のＧｅに対するＧａＮの１つの粒子のミスオリエンテーションを示す。Ａで表される大きな円はＧｅ原子であり、Ｂで表されるより小さな円はＧａ原子である。図１３に示すように、ＧａＮは面内で４°以上回転される。この回転により、最小の界面エネルギーで、ＧａＮ格子がＧａ格子に適応するようになる。この回転は、また、反対の方向にも起きる。基板１のＧｅ表面が対称であるため、回転に対して好ましい方向はなく、即ち、エネルギー的に好ましい方向な無い。成長は、異なる核生成サイトから始まり、回転の方向は無作為に選択される。成長が行われた場合、異なる核生成サイトは、互いに接触するまで成長する。
これにより、粒に対して２つの異なるオリエンテーションを有する層が得られる。これゆえに、Ｇｅ格子に対するＧａＮ格子の回転の発生は、打ち消される。即ち、２つの回転した相が得られ、１つの相は時計回りに回転し、他の相は反時計回りに回転する。一つの相が得られた場合、より良い結晶品質が得られる。カットオフＧｅ（１１１）基板を用いることにより、２つの相の形成は抑制され、１つの相のＧａＮが得られる（後述）。
本発明の具体例にかかる方法の長所は、基板１とＧａＮ層５との間に、中間層の追加の成長が必要でないことであり、これにより、処理時間とコストが削減できる。
更に、本発明にかかる方法の窒化工程は、ＧａＮ層５の堆積が行われた堆積チャンバとで行われても良い。更に、窒素ガス流提供手段は、ＧａＮ層５の堆積中にも使用されるように、すでに存在しているため、追加の提供は要しない。
Ｇｅ上部表面３を有する基板１の上にＧａＮを堆積できることの他の長所は、Ｇｅがｎドープまたはｐドープできる半導体であることに起因する。このため、少なくともＧｅ上部表面３を含む基板１の上にＧａＮを成長または堆積する可能性は、それらの基板を、例えば縦型半導体装置のように、半導体装置のバックコンタクトとして使用することを可能とする。装置が形成された場合、オーミック接合をＧｅ上に形成しなければならない。
Ｇｅに対するオーミック接合は、構造の上部から形成され、即ちＧａＮ層５が堆積された構造の側、および／または構造の裏側に形成される。構造の上部からコンタクトが形成される場合、Ｇｅ上に堆積されたＧａＮ層５は、例えばエッチングで除去されるべきである。例えば、ｎ−ＧａＮ層５とｐ−Ｇｅ基板１との間に形成された接合は、ダイオード構造として使用でき、またはヘテロ接合バイポーラトランジスタとして使用できる（後述）。第１に、Ｇｅ基板１は、この基板１の上に形成されたバックコンタクトデバイスに使用できる。
導電性サポート２が、ＧａＮ成長のテンプレートとして上部のＧｅ層３を用いる場合、例えばドープされたＧａＡｓ、ドープされたＳｉのようなこの導電性サポート２は、装置の一部となるＧｅ上部層３と接触し、またはサポート２は、上部のデバイスと接続するのに用いられるＧｅ上部層３に接触するために使用できる。第２に、ＧａＮとＧｅの間のヘテロ接合を使用するヘテロ接合デバイスが形成できる。このヘテロ接合デバイスは、裏面または上面から接続できる。
まとめると、本発明の具体例にかかる方法を用いた、六方対称または六重対称である少なくともＧｅ上部表面３を含む基板１上への、ＧａＮ層５の成長は特徴的である。なぜならば、ＧｅとＡｌＧａＮ、ＩｎＧａＮ、およびＧａ含有量の高いＩｎＡｌＧａＮとの間と同様に、ＧａＮとＧｅの間の熱的不整合が小さいからである。更に、Ｇｅに対する全てのＩＩＩ族−窒化物の熱的不整合はマイナスである。これは熱的不整合から生じる応力は圧縮であり、ＩＩＩ族−窒化物層のクラックにつながらないことを意味する。
これは、応力が引っ張りである場合と反対である。なぜなら、引っ張り応力は、例えばＧａＮ層５において、ＩＩＩ族−窒化物層のクラックにつながるからである。圧縮応力は、しかしながら、基板のクラックを発生させるかもしれないが、しかし、Ｇｅ基板の強度がこれを防止している。しかしながら、ＧａＮ、高いＧａ含有量のＩｎＧａＮまたはＡｌＧａＮの場合、熱的不整合は小さく、圧縮応力も小さくなり、基板のクラックは発生しない。
Ｇｅ基板１を用いた場合の他の特徴は、Ｇｅの均一加熱の可能性と、比較的安いＧｅの価格である。本発明の具体例にかかる方法は、より特徴的である。なぜなら、例えばＧａＮのようなＩＩＩ族−窒化物と基板１のＧｅとの間に中間層を堆積する必要が無いためである。更に、本発明の具体例にかかる方法は、ｎ−ＧａＮとｐ−Ｇｅとの間のヘテロ接合を使用するデバイスの作製を可能とし、デバイスのバックコンタクトの形成を可能とする。
既に述べたように、基板１の上の薄いＧｅＮ層４の存在と特性は、基板１の上に堆積または成長したＧａＮ層５が良好な結晶品質を有することを確実にする。薄いＧｅＮ層４は、電気誘導を有しない。ＧｅＮ層４は非常に薄く、好適には１または２原子層膜厚であり、一方で窒素は基板１のＧｅに接続し、他方でＧａＮ層５のＧａに接続する、ＧｅとＧａＮの間の遷移と見なされる。
本発明の具体例にかかる方法で得られたＧａＮ層５は、そのような良い結晶品質を有するため、例えば他の窒化物材料（例えば、ＩＩＩ−窒化物）、酸化物、金属、または絶縁体（例えば、酸化物、窒化物、有機物絶縁体等）のような、少なくとも１つの他の材料からなる追加の層が、ＧａＮ層５の上に成長または堆積しても良い。また、アモルファスＧｅのようなアモルファス半導体も、ＧａＮ層５の上に成長させることができる。本発明の具体例では、１の追加の層は、例えばＧａＮ層５のようなＩＩＩ族−窒化物層の上に堆積される。
しかしながら、本発明の他の具体例では、例えば異なる機能を有する複数の追加の層が、例えばＧａＮ層５のようなＩＩＩ族−窒化物層の上に堆積される。これにより、異なったデバイスの作製が可能となる。好適には、ＧａＮ層５の上に成長する他の材料は、例えばＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、低Ａｌ濃度（５０％より低い）のＡｌＧａＮ、高Ｉｎ濃度（２５％より高い）のＩｎＧａＮのようなＩＩＩ族−窒化物である。
本発明の具体例では、ＩｎＧａＮ、ＡｌＧａＮ、およびあらゆる含有量のＧａおよびＩｎまたはＡｌのＩｎＡｌＧａＮが、少なくとも１つの追加の層を形成するために使用される。５０％より高いＡｌ含有量のＡｌＧａＮの場合、品質は低くなる。この理由は、より多くのＡｌが合金中に存在すると、好適な成長温度やより高くなるためである。成長温度は、ＭＢＥ成長プロセスでは約９４０℃に制限される。
少なくとも１つの追加の層がＧａＮ層５の上に形成された場合、ＧａＮ層５は非常に薄くなり、例えば０．５ｎｍと２０ｎｍの間、０．５ｎｍと１０ｎｍの間、０．５ｎｍと２ｎｍの間であり、または１原子層（monolayer）と５原子層の間に対応する厚みを有しても良い。本発明の他の具体例では、より厚いＧａＮ層５を堆積させても良い。
応用に使用するために、および／または半導体装置を作製するために、本発明の具体例にかかる方法で得られたＧａＮ層５がパターニングされる。ＧａＮ層５の上に堆積される他の材料は、もし必要であれば、パターニングされる。パターニングは、例えばリソグラフィのような、当業者に知られた適当な技術を用いて行われる。
既に述べたように、ｐ−ＧａＮは成長が困難であるため、ＧａＮのｐ−ｎ接合を形成することは非常に困難である。ＧａＮとＧｅの間のｐ−ｎヘテロ接合の使用により、例えば、光ダイオード、ｐｎ接合ダイオード、ヘテロ接合バイポーラトランジスタ、太陽電池、ＬＥＤ、および他のデバイスに使用される構造が形成できる。
図２には、ｐ−Ｇｅ基板７上のｎ−ＧａＮ層６からなるｐｎ接合ダイオードが示される。ｎ−ＧａＮ層６とｐ−Ｇｅ基板７の一部が、図２に示すようにエッチングされる。ｐｎ接合は、ｎ−ＧａＮ層６とｐ−Ｇｅ基板７との間の界面に形成される。オーミックコンタクト９は、ｎ−ＧａＮ層６とｐ−Ｇｅ基板７に形成される。コンタクトのための他のまたは追加の可能性は、ｐ−Ｇｅ基板７に裏面のオーミックコンタクト１０を形成することによる。
ｎ−Ｇｅ基板１１上に堆積されたｎ−ＧａＮ層６からなるジャンクションダイオードである他の例が、図３に示される。ｎ−ｎヘテロ接合は、ｎ−ＧａＮ層６とｎ−Ｇｅ基板１１の間の界面１２に形成される。図２に示すジャンクションダイオードと同様に、図３のジャンクションダイオードのコンタクトは、ｎＧｅ基板１１の表面にオーミックコンタクト９を、裏面にオーミックコンタクト１０を、形成することにより可能となる。
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）についての更なる例が図４に示される。ＨＢＴは、ｎ−Ｇｅ層１１と、ｎ−Ｇｅ層１１の上に形成されたｐ−Ｇｅ層７とからなる基板１３を含む。基板１３の上に、ｎ−ＧａＮ層６が形成される、ｎ−ＧａＮ層６はＨＢＴのエミッタとして働き、ｐ−Ｇｅ層７はＨＢＴのベースとして働き、ｎ−Ｇｅ層１１はＨＢＴのコレクタとして働く。オーミックコンタクト９、１０は、デバイスの異なる層を接続するために、ＨＢＴデバイスに形成される。ｎ−Ｇｅ層１１は、オーミックコンタクト１０を介して裏面から、および／またはｎ−ＧａＮ層５の一部およびｐ−Ｇｅ層７の一部をエッチング除去し、ｎ−Ｇｅ層の表面側にオーミックコンタクト９を形成することにより、コンタクトできる。
例えば、ＧｅまたはＧａＮと接触した他の半導体材料または導電性材料を用いることにより、本発明の具体例にかかる方法を用いて他のＨＢＴ構造を形成できる。例えば、ｎ−ＧａＮ層６は、ｎ−Ｓｉ層の上に横たわるｐ−Ｇｅ層７の上に堆積または成長されて、他のタイプのＨＢＴ構造が作製されても良い。他の例は、ｐ−Ｇｅ層と最終的にｎ−ＧａＮ層（図示せず）がその上にあるｎドープＧａＡｓ層を有する絶縁性ＧａＡｓ基板である。他の可能性は、ｎ−ＧａＮ層がその上にあるｐ−Ｇｅ層を有するｎ−ＧａＡｓ基板である。
例えば、他の応用は、Ｇｅ太陽電池、Ｇｅトランジスタ、または他のデバイスのＧａＮ保護膜である。直接光電気分解（Direct Photo Electrolysis）も現実的であり、本発明の具体例にかかる方法で作製されたＧａＮ／Ｇｅ構造またはＩｎＧａＮ／Ｇｅ構造の上に、ＩｎＧａＮが形成される。例えば太陽電池への応用は、本発明の具体例にかかる方法で形成された、ｐ−Ｇｅ基板上のＧａＮ層の上の（ｎ−）ＩｎＧａＮからなる構造を含み、ＩｎＧａＮ／ＧａＮとＧｅとの間のヘテロ接合が、形成された電子−正孔ペアを分離するのに用いられる。
太陽電池への適用の他の例は、本発明の具体例にかかる方法で形成されたｐ−Ｇｅ基板上の（ｎ−）ＩｎＧａＮ層を含み、ＩｎＧａＮとＧｅとの間のヘテロ接合が、形成された電子−正孔ペアを分離するのに用いられる。更に、光ダイオードが、例えばｐ−Ｇｅ基板上にｎ−ＧａＮ層堆積して形成される。ＬＥＤは、例えばｐ−Ｇｅ基板上に、ＧａＮバッファ層を有してまたは有さずに、高ドープｎ−ＧａＮをｐ−ＩｎＧａＮ上に形成し、高ドープｎ−Ｇｅ基板上に、ＧａＮバッファ層を有してまたは有さずにｐ−ＩｎＧａＮを形成し、ｐ−Ｇｅ基板上のｐ−ＧａＮの上のｎ−ＧａＮとして形成される。高い意図しないバックグラウンドのキャリア濃度のため、ｐ−ＩｎＧａＮはｐ−ＧａＮより更に成長が困難である。
好ましくは六方対称または六角対称のような、少なくともＧｅ上部層３を含む基板１の上にＧａＮ層５を堆積または成長する可能性は、Ｇｅからなるまたはこれを含むデバイスおよびＩＩＩ−窒化物からなるまたはこれを含むデバイスの集積化を可能とする。
これ以降、幾つかの例は、本発明の具体例にかかる方法を示す目的で記載される。それらの例は、いかなる方法においても本発明を限定することを意図しない。
例１
第１の例では、Ｇｅ（１１１）基板１の上にＧａＮ層５が成長され、結晶品質が研究された。第１に、Ｇｅ（１１１）基板１が洗浄され、基板１の表面に存在する酸化物および／または有機材料は除去された。洗浄は、化学洗浄で行われた。洗浄後、Ｇｅ（１１１）基板１はＭＢＥ装置に入れられ、排気されるとともに、約５５０℃に加熱された。ＧａＮ層５の成長に先立って、基板１のＧｅ表面３が、５５０℃と７５０℃の間の窒化温度で、窒素ガス流に晒された。これにより、薄いＧｅＮ層４が形成され、ＧａＮ層５の結晶成長を可能とする。ＧｅＮ層４を形成した後、最適な成長条件を決めるために、窒素ガス流の次にＧａソース流を、異なった実験に対して５５０℃と８００℃の間の異なった堆積温度で供給し、ＧａＮを堆積させた。
本発明の例では、プラズマアシストＭＢＥが使用され、窒素ガス流のための窒素ソースは、窒素プラズマにより形成される。窒素ガス流とＧａフラックスは、既に述べたように、好適には、同程度の原子フラックスを有する。堆積中、堆積チャンバは、１０−５Ｔｏｒｒのオーダーであった。堆積速度は、１８０から６９０ｎｍ／ｈのオーダーである。膜厚が１．５ｎｍと４５０ｎｍの間の異なるＧａＮ層５が堆積された。
成長中、異なったＧａＮ層５の表面モフォロジと結晶品質とが、反射高エネルギー電子回折（ＲＨＥＥＤ）を用いて研究された。ＧａＮ層５は、その後、ＸＲＤオメガ−２シータスキャンとオメガスキャンを用いて研究された。
最初の実験では、約１０ｎｍの薄いＧａＮ層５が、５５０℃の堆積温度で堆積または成長された。この薄いＧａＮ層５の上に、より厚い３１０ｎｍ程度のＧａＮ層が、より高い温度７５０℃で堆積された。
第２の実験では、約３５ｎｍの薄いＧａＮ層が、７５０℃の温度で堆積された。この層の上に、より厚い２９０ｎｍ程度のＧａＮ層が、薄いＧａＮ層の堆積温度より低い異なる温度、例えば約５５０℃、約６２０℃、および約６９０℃で堆積された。約８００℃の温度での成長（即ち、薄いＧａＮ層の温度より上）が行われたが、結果の層の結晶品質は、７５０℃で成長させた試料より良くなかった。
これらの実験から、最良の結晶品質を有するＧａＮ層５は、薄い層と、より厚い層の双方が、より高い温度、例えば７５０℃で堆積された場合に得られると結論づけられる。堆積温度が高いほど、結果の層の結晶品質が得なることが観察された。しかしながら、７５０℃より高い堆積温度では、堆積された層の結晶品質は実質的に何も改良されない。更に、ＧａＮ層５が非常に高い温度で堆積されると、ＥＨＥＥＤは表面が粗くなることを示した。
ＧａＮ成長が始めると、ＲＨＥＥＤ回折パターンは、数１０秒間で、Ｇｅ線からＧａＮ線へのスムースな移行を示した。遷移の間、表面のあれは観察されなかった。ＲＨＥＥＤ線はスムースなままでありスポットを示さず、滑らかな表面を示す。
これは、ＧａＮ格子が、Ｇｅ結晶の上に良く適応することを示す。これは、薄いＧｅＮ層４があるためであり、その膜厚はほんの１原子層から２原子層である。
ＲＨＥＥＤ回折パターンで見られるメインの線の間の距離は、Ｇｅが窒化されても変わらない。これは、形成されたＧｅＮ層４が、下層の基板のＧｅと同じ面内の格子パラメータを有することを示す。これは、ＧａＮとＧｅの間の−２０．３％である理論的な格子不整合に基づく予想と矛盾する。この大きな格子不整合から、ＧａＮ成長の最初において、ＲＨＥＥＤ実験中にあれが予想される。
ＲＨＥＥＤ線の間の距離は、ＧａＮ成長の初期に急に変化する。ＧａＮとＧｅの格子の線の間の距離を分析することで、基板１の上に約４０ｎｍの薄いＧａＮ層５を成長した場合、面内の格子パラメータが３．２０（±０．０２）Åが予想される。これは、ＧａＮには応力がかからず、ＧａＮ成長は最初から弛緩した状態であることを示す。応力を逃がすために結晶に応力がかかった場合には欠陥が発生するため、これは良い兆候である。
表２では、結晶品質に関する結果が、Ｇｅ（１１１）上の３８ｎｍの薄いＧａＮ層について示される。
Figure 2009545145
表２：Ｇｅ（１１１）基板上の３８ｎｍ膜厚のＧａＮ層の実験結果
Ｇｅ（１１１）基板１の上の３８ｎｍ膜厚のＧａＮ層５の例では、オメガスキャンのＸＲＤのＦＷＨＭ値が、単に３７１秒角となり（図５参照）、ＧａＮ層５の薄い膜厚を考慮すると非常によい値である。ＸＲＤのＦＨＭ値が低いほど、ＧａＮ層５の結晶品質が良くなり、形成されたＧａＮ／Ｇｅ構造は例えば半導体デバイスに使用するのにより適するようになる。これは、より高い電子移動度による、より良好な電気特性のためである。
参照番号１４で示すように、薄層フリンジ（fringe）がオメガ−２シータスキャンで見られる（図６参照）。そのようなフリンジ１４の存在は、キエッシグフリンジ（Kiessig fringe）と呼ばれ、ＧａＮ層５（ピーク１５で表示）とＧｅ基板１（ピーク１６で表示）の間の良好な界面品質を表している。既に検討したように、ＧｅＮ層４は好適には数原子層よりずっと厚く、ＧｅとＧａＮの間で自然な遷移を示すが、ＸＲＤ実験で観察するには薄すぎる。
本発明の例により形成されたＧａＮ層５は、ＧａＮと基板の間に少なくとも１つの中間層を有するＳｉ基板上に成長または堆積されたＧａＮの結晶品質と同等または縒より良好な結晶品質を有する。これは、良好な品質のＧａＮと基板の間に少なくとも１つの中間層（低温成長させた低品質ＧａＮ層）を有するサファイア基板上のＧａＮで得られる結晶品質と同等である。
厚いＧａＮ層、即ち１μｍより厚い膜厚のＧａＮ層５に対して、サファイア上のＧａＮでは、ＸＲＤオメガスキャンの平均値３００秒角が得られ、Ｓｉ上のＧａＮでは、ＸＲＤオメガスキャンの平均値６００秒角が得られる（前述）。薄い層では、ＧａＮをその上に成長させるための、他の基板はＧｅと比較できない。例えばこの例の４０ｎｍ膜厚のＧａＮ層５のような薄い層は、Ｇｅ上のＧａＮについての本発明の具体例にかかる方法で得られた良好な品質では、Ｓｉ、サファイア、またはＳｉＣの上に成長できない。より厚い層では、サファイアが良好な品質となる。
ＸＤＲオメガ−２シータスキャン分析（図６）から、面外の格子パラメータ５．１８９７（±０．０００８）Åが、ＧａＮピーク１５の位置（角度）を見ると、見出される。この実験値を標準の格子パラメータである５．１８５２４Åと比較すると、この実験で得られたＧａＮ層５は、成長後に小さな圧縮状態にあることがわかる。これは、−８７ｍの半径（radius）が測定されたＧｅＮ／Ｇｅ構造で行われた曲率測定と一致する。この結果は、ＧａＮとＧｅの間の−２０．３％の理論的な格子不整合に基づく予想と矛盾する。この格子不整合の値からは、非常に広い引っ張り応力が予想される。
第１の例で形成された窒化されたＧｅ基板に対して行ったＸ線光電子分光法（ＸＰＳ）測定は、Ｇｅのピーク（図７Ａ参照）とＧｅＮのピーク（図７Ｂ参照）を示す。第２の、Ｇｅピークの直ぐ後の図７Ａの小さなピークは、Ｇｅ−窒化物結合による。図７Ｂは、この第２の、小さなピークが窒化物結合によることを証明する。なぜならば、この結合エネルギーは、（ＷＮ、ＢＮ、およびＮａＳＣＮに対して）参照の窒化物の結合エネルギーと一致するからであり、図７Ｂに示すように、これらは３９７ｅＶと３９８ｅＶとの間にある。
図７Ａは、Ｇｅ基板（Ｇｅ−Ｇｅ結合）に起因する大きなピークを示す。図７Ａ中の小さなピークは、Ｇｅと他の元素との結合による。図７Ｂは、窒素と他の元素との結合に起因するピークを示す。このことは、図７Ａの小さなピークはＧｅとＮの結合によることを示す。例えばＧｅのような、元素の結合のピークは、他の元素と結合した場合に、わずかだけシフトする。Ｎと結合したＧｅのピークは、Ｇｅと結合したＧｅのピークに対して、わずかにシフトしている。
ＧｅＮ層の膜厚に対して、ピークの大きさが表れる。小さなピークからは、ＧｅＮの膜厚が見積もれる。図７Ａのスペクトラムも最も小さなピークがＧｅ３Ｎ４に対応する場合、０．７ｎｍの膜厚が見出される。図７Ａおよび図７Ｂに示す測定は、Ｇｅ基板１とＧａＮ層５との間にＧｅＮ層４の形成を示す。
表３は、ＸＰＳ測定で見出された原子濃度が、窒素ガス流に晒す前後において、Ｇｅ基板１の表面に対して表される。晒した後、ＧｅとＮの双方が存在し、ＧｅＮ層４の存在が示される。
Figure 2009545145
表３：窒素ガス流に晒す前（ＲｅｆＧｅ）と、晒した後（ＧｅＮ／Ｇｅ）の、Ｇｅ基板上で２１．８８°で測定した原子濃度
既に検討したように、ＲＨＥＥＤ実験は、Ｇｅ表面が窒化された場合、表面の再構成を示す。線は同じ部分に残り、これは面内の格子パラメータが同じままであることを示す。ＸＰＳ実験から、本発明の具体例にかかる方法の窒化工程中に、ＧｅＮ層４が形成されることがわかる。ＲＨＥＥＤ実験から、このＧｅＮ層４は、面内の格子パラメータを変化させず、それゆえに、ＧｅＮは基板１のＧｅ層と同じ面内格子パラメータを取ることがわかる。
ＸＰＳスペクトルは、Ｇｅ格子に対してＧａＮ格子が４°回転していることを示す（図８および図１３）。互いに格子を回転させることにより、格子が互いにより整合するようになる（後述）。ＧａＮ格子とＧｅ格子の互いに対する回転は、ＧａＮとＧｅの間の表面および界面エネルギーを最小にするように行われる。
ＧａＮの堆積や成長に先んじるＧｅＮ層４の形成や、成長表面の面内における４°のＧａＮ格子の回転（これは、ＴＥＭとＸＲＤで観測された）は、六方対称のＧｅ表面の上に、予想したよりも良好に適用することを示し、これは先に述べた応力により確認された。この回転は、Ｇｅ結晶に対するＧａＮの回転を表すＸＰＳスペクトルを示す、図８に表される。ＧａＮとＧｅの間の熱的不整合は小さく（＋５．５％）、成長後に試料が冷却された場合、小さな圧縮応力となる。
Ｇｅ基板１の上の４５０ｎｍ膜厚のＧａＮ層５に対するＳＩＭＳの結果（図９参照）は、Ｇｅ基板１へのＧａ原子の限定的な拡散と、ＧａＮ層５へのＧｅ原子の限定的な拡散を示す。それらのグラフにおいて、曲線１７はＧｅプロファイルを示し、曲線１８はＧａプロファイルを示す。
実験から、最良の層品質は、約５０ｎｍまたはそれ以下の薄層で得られることが分かる、より厚い層に対して、品質は若干低下するが、まだ良好である。これは、ＧａＮ層が厚くなると、表面温度が変化するという事実によるであろう。なぜならば、ＧａＮは、Ｇｅ基板とは異なって熱を吸収し、また熱伝導性も異なるためである。これにより、成長中、表面温度が変化し、それゆえに最適な必要な成長パラメータも同様に変化する。
例２
第２の例では、膜厚が４５０ｎｍで、本来備わったｎ型（意図せずにドープされた）のＧａＮ層５が、約２０Ω・ｃｍの抵抗を有するｐ−Ｇｅ（１１１）基板１の上に堆積または成長させた。ＧａＮ層５は、７６０℃の堆積温度でＭＢＥを用いて堆積され、図２に示すものと類似の構造を形成した。この構造では、Ｉ−Ｖ特性が測定された。それゆえに、針が、ＧｅおよびＧａＮの上のオーミックコンタクト９、１０に下ろされた（図２参照）。ＩＶ曲線は図１０に示される。整流特性が観察され、これは、Ｇｅ基板１とＧａＮ層５との間のｐ−ｎヘテロ接合が良好なことを示す。
更に、第２の例では、ｎ−Ｇｅ基板１とｎ−ＧａＮ層６との間の接合が表された。それゆえに、約２００ｎｍの膜厚のＧａＮ層６は、本発明の具体例にかかるｎ−Ｇｅ基板１１の上に堆積また成長させられ、図３に示すものと類似の構造が形成された。ＧａＮ層６とＧｅ基板１１中にメサがエッチングされ、良好に規定された大きさの構造を造る。上部のオーミックコンタクト９は、ｎ−ＧａＮ層６の上に形成された。図３に示すように、裏面オーミックコンタクト１０は、ｎ−Ｇｅ基板１１の裏面上に形成された。Ｉ−Ｖ測定が直径７５０μｍのｎ−ＧａＮ／ｎ−Ｇｅ構造の上で行われた。
それゆえに、１つの針は、（ｎ−ＧａＮ層６の側で）ｎ−ＧａＮ／ｎ−Ｇｅ構造のオーミックコンタクト９の上に接続され、他の針は、ｎ−ＧａＮ／ｎ−Ｇｅ構造の裏面オーミックコンタクト１０の上に接続された。ｎ−Ｇｅ基板１１の上の約２００ｎｍ膜厚のｎ−ＧａＮ層６に対するＩＶ特性が、図１１に示される。Ｇｅ基板１１とＧａＮ層６との間の良好なｎ−ｎヘテロ接合を示す整流特性が観察される。
この第２の例で形成されたＧａＮ／Ｇｅ構造で見られた整流特性は、例えばＧｅ基板とＧａＮ層の間の接合が使用される半導体デバイスの応用において、このような基板の使用を約束する。
例３
第３の例では、ＩｎＮ層がＧａＮ中間層を用いてＧｅ上に成長され、言い換えれば、本発明の具体例にかかる方法を用いて得られたＧａＮ／Ｇｅ構造の上にＩｎＮ層が成長させられる。第３の例では、ＧａＮ層５は５ｎｍの膜厚を有し、ＧａＮ層５の上のＩｎＮ層は５０ｎｍの膜厚を有する。８３９秒角のオメガ／２シータＦＷＨＭと、９０３秒角のオメガスキャンＦＷＨＭが測定された。ロッキングカーブ値は、ＧｅＮ基板１上のＩｎＮに対して以前に報告されたものより大幅に小さく、これは、ＧａＮ層５の上に堆積したＩｎＮ層が良好な結晶品質を有することを意味する。
図１２において、例３で形成された構造に対する、オメガ／２シータスキャンが示される。オメガ／２シータスキャンは、ＩｎとＩｎＮが良好な結晶品質を有することを表す（１１１）Ｇｅピーク１９、（００２）ＩｎＮピーク２０、および（００２）ＧａＮピーク２１を示す。ＧｅＮピークは観察されない。これは、ＧｅＮ層４は、１原子層または２原子層の膜厚であることが好ましく、２つの材料即ちＧｅとＢａＮの間の結合または遷移として考えられ、１原子層または２原子層の膜厚の場合、これは実際の層とは考えられないためである。
例４
更なる例では、Ｇｅ（１１１）上へのＡｌＮの成長が研究された。それゆえに、約９７ｎｍ膜厚のＡｌＮ層が、Ｇｅ（１１１）基板１の上も成長された。図１４に、そのようなＧｅ（１１１）上の約９７ｎｍのＡｌＮのオメガ／２シータＸＲＤスキャンが示される。この図は、２つのピーク、即ちＧｅピーク（参照番号２２で表示）とＡｌＮピーク（参照番号２３で表示）を示す。約２４８秒角のオメガ／２シータスキャンのＦＷＨＭが観察された。オメガスキャンのＦＷＨＭは、約１８２８秒角となった。
本発明の具体例にかかる方法を用いてＧｅ上に結晶ＡｌＮが成長できることが確認されたにもかかわらず、Ｇｅ上に成長したＧａＮに比較した場合、結晶品質は低い。このＡｌＮ層は、ＡｌＮの成長に先立つ窒化工程を含む本発明の具体例にかかる方法を用いて、Ｇｅ（１１１）基板１の上に成長された。
例５
本発明の具体例にかかる方法を用いて、Ｇｅ基板１の上にＩｎＮを成長することが可能なことが、更に示された。図１５は、Ｇｅ基板１上に成長させた約５０ｎｍのＩｎＮ層のオメガ／２シータスキャンであり、ＩｎＮ成長前に約７００℃の高温窒化が行われた場合（参照番号２４で表示の曲線）と、ＩｎＮ成長前に窒化が行われない場合（参照番号２５で表示の曲線）とを示す。ＩｎＮ成長前に高温窒化が行われた場合、オメガ／２シータスキャンは２つのピーク、即ちＧｅピーク（参照番号２６で表示）とＩｎＮピーク（参照番号２７で表示）を示す。ＩｎＮ成長前に窒化が行われない場合、１つのピーク、即ちＧｅピーク２６のみが観察される。
双方の場合、即ち、窒化が行われた場合と窒化が行われなかった場合、ＩｎＮの成長は約２５０から３５０℃で行われた。窒化は結晶ＩｎＮとなり、一方、窒化工程が無くこれにより基板１とＩｎＮ層５の間にＧｅＮ層４を形成しないプロセスは、アモルファス（非結晶）のＩｎＮとなる。これは、オメガ／２シータスキャン中のＩｎＮピークの不存在により確認される。
例６
図１６に、Ｇｅ（１１１）基板１の上に成長させた約２８０ｎｍ膜厚のＡｌＧａＮ層５オメガ／２シータスキャンが示される。ＡｌＧａＮ層５は、約８％のＡｌ、および約９２％のＧａを含む。成長温度は約７５０℃であり、Ｇｅの窒化が成長に先立って行われる。この場合、ＡｌＧａＮ層５の品質が、比較される膜厚のＧａＮ層の品質より僅かに低いが、なおも非常に良好である。
オメガ／２シータスキャンでは、（参照番号２９で表示される）ＡｌＧａＮピークは、純粋のＧａＮに比較して少し右に動いた。なぜならば、合金中に追加のＡｌが存在するためである。この実験から、本発明の具体例にかかる方法を用いて、高品質のＡｌＧａＮが成長できることがわかる。
例７
最後の実験では、本発明の具体例にかかる方法により、（１１０）方向に約４．７°のミスオリエンテーションを有するＧｅ（１１１）基板１の上に、約３００ｎｍ膜厚のＧａＮ層５が成長される。基板温度と窒素ガス流は、良好な結晶品質が得られるように最適化された。［０００２］軸回りのファイスキャン（phi scan）（図１７参照）が行われた。参照番号３０で表された曲線は、Ｇｅ（２２０）に対するものである。ファイスキャンでは、成長の対称面で格子の回転を見るために、異なった角度の下で試料が見られる。一方、オメガ／２シータスキャンでは、成長方向に（即ち、実質的に表面に垂直に）結晶の繰り返しが見られる。参照番号３１で表される曲線はＧａＮ（１０−１１）である。
軸上のＧｅ（１１１）基板１の２つの代わりに（前述）、（参照番号３３で表される）１つのＧａＮピークのみが観察される。異なるピークは、（前で検討したように）層の面で回転した、異なるＧａＮ相の存在を示す、１つのピークのみが存在するという事実は、１つのＧａＮ相のみが存在することを示す。これは、軸上の基板の２つに代えて１つのＧａＮ相を得るために、オフカットＧｅ（１１１）基板１が使用できることを示す。
なお、堆積温度は、堆積されるＩＩＩ族−窒化物の種類に依存する。例えば、ＩｎＮについては、堆積温度は窒化温度より低いことが好ましく、一方、ＧａＮについては、堆積温度は窒化温度と同じで良い。
本発明にかかるデバイスについて、好適な具体例、特定の構造や形態が、材料とともに、ここで検討されたが、形態は細部の様々な変化や変形は、本発明の範囲や精神から離れることなく行うことができる。

Claims (30)

  1. 基板（１）上にＩＩＩ族−窒化物層（５）を堆積する方法であって、基板（１）は少なくともＧｅ表面（３）を含み、この方法は、
    ４００℃と９４０℃の間の温度に基板（１）を加熱する工程と、
    Ｇｅ表面（３）の上にＩＩＩ族−窒化物層（５）を堆積する工程と、を含む方法。
  2. 基板（１）を加熱するとともに、ＩＩＩ族−窒化物層（５）の堆積する前に、基板（１）を窒素ガス流に晒す工程を含む請求項１に記載の方法。
  3. 基板（１）は、少なくとも六方対称のＧｅ表面（３）を含む請求項１または２に記載の方法。
  4. ＩＩＩ族−窒化物層（５）は、分子線エピタキシ（ＭＢＥ）で堆積される請求項１〜３のいずれかに記載の方法。
  5. 基板（１）は、４００℃と９４０℃との間の温度で、好適には１００℃と９４０℃との間の温度、好適には５５０℃と８５０℃との間の温度で、窒素ガス流に晒される請求項２〜４のいずれかに記載の方法。
  6. ＩＩＩ族−窒化物層（５）をＧｅ表面（３）上に堆積する工程は、５５０℃と８５０℃との間の堆積温度で行われる請求項１〜５のいずれかに記載の方法。
  7. ＩＩＩ族−窒化物層（５）の堆積工程は、０．５ｎｍと１００μｍとの間の膜厚のＩＩＩ族−窒化物層（５）を堆積することにより行われる請求項１〜６のいずれかに記載の方法。
  8. 更に、ＩＩＩ族−窒化物層（５）をドーピングする工程を含む請求項１〜７のいずれかに記載の方法。
  9. 更に、ＩＩＩ族−窒化物層（５）をパターニングする工程を含む請求項１〜８のいずれかに記載の方法。
  10. 更に、少なくとも１つの追加の層を、ＩＩＩ族−窒化物層（５）の上に堆積する工程を含む請求項１〜９のいずれかに記載の方法。
  11. 少なくとも１つの追加の層は、ＩＩＩ族−窒化物材料、ＩＩＩ−Ｖ材料、酸化物、金属、絶縁体、および半導体材料を含むグループから選択される材料を含む請求項１０に記載の方法。
  12. 少なくとも１つの追加の層は、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、およびＩｎＡｌＧａＮを含むグループから選択される材料を含む請求項１０または１１に記載の方法。
  13. 更に、ＩＩＩ族−窒化物層（５）の上に堆積した少なくとも１つの追加の層をパターニングする工程を含む請求項１０〜１２のいずれかに記載の方法。
  14. 半導体プロセスへの、請求項１〜１３のいずれかに記載の方法の使用。
  15. ジャンクションダイオードの形成のための、請求項１〜１３のいずれかに記載の方法の使用。
  16. 少なくともＧｅ表面（３）を含む基板（１）と、
    ＩＩＩ族−窒化物層（５）と、
    基板（１）とＩＩＩ族−窒化物層（５）との間のＧｅＮ層（４）であって、基板（１）のＧｅ表面（３）と、ＩＩＩ族−窒化物層（５）とに直接接触したＧｅＮ層（４）と、を含む構造。
  17. 基板（１）は、少なくとも六方対称を有する表面を備えたＧｅ（１１１）またはオフカットＧｅ（１１１）である請求項１６に記載の構造。
  18. 基板（１）は、Ｇｅ上部層（３）を有するサポート（２）を含む請求項１６に記載の構造。
  19. Ｇｅ上部層（３）は、六方対称層を有する表面を備えたＧｅ（１１１）、または六方対称層を有する表面を備えたオフカットＧｅ（１１１）を含む請求項１８に記載の構造。
  20. Ｇｅ（１１１）層またはオフカットＧｅ（１１１）層の膜厚は、０．４ｎｍと１００μｍとの間である請求項１９に記載の構造。
  21. サポート（２）は、Ｓｉ、ＳｉＣ、サファイア、ＧａＡｓ、オフカットＳｉ（１１１）、およびオフカットＧａＡｓ（１１１）を含むグループから選択される材料を含む請求項１８〜２０のいずれかに記載の構造。
  22. ＩＩＩ族−窒化物層（５）の膜厚は、０．５ｎｍと１００μｍとの間である請求項１６〜２１のいずれかに記載の構造。
  23. ＩＩＩ族−窒化物層（５）がパターニングされる請求項１６〜２２のいずれかに記載の構造。
  24. ＩＩＩ族−窒化物層（５）のｘ線回折オメガスキャンの半値全幅は、７００秒角より小さい請求項１６〜２３のいずれかに記載の構造。
  25. 更に、ＩＩＩ族−窒化物層（５）の上に、少なくとも１つの追加の層を含む請求項１６〜２４のいずれかに記載の構造。
  26. 少なくとも１つの追加の層は、ＩＩＩ族−窒化物材料、ＩＩＩ−Ｖ材料、酸化物、金属、絶縁体、および半導体材料を含むグループから選択される材料を含む請求項２５に記載の構造。
  27. 少なくとも１つの追加の層は、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、およびＩｎＡｌＧａＮを含むグループから選択される材料を含む請求項２６に記載の構造。
  28. 少なくとも１つの追加の層がパターニングされる請求項２５〜２７のいずれかに記載の構造。
  29. 請求項１６〜２８に記載の少なくとも１つの構造を含む半導体装置。
  30. 半導体装置はジャンクションダイオードである請求項２９に記載の半導体装置。
JP2009521133A 2006-07-27 2007-07-09 ＩＩＩ族−窒化物のＧｅ上への形成 Expired - Fee Related JP4917152B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US83425706P 2006-07-27 2006-07-27
US60/834,257 2006-07-27
EP07005755.9 2007-03-21
EP07005755A EP1883103A3 (en) 2006-07-27 2007-03-21 Deposition of group III-nitrides on Ge
PCT/EP2007/006050 WO2008011979A1 (en) 2006-07-27 2007-07-09 Deposition of group iii-nitrides on ge

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012012665A Division JP2012116751A (ja) 2006-07-27 2012-01-25 ＩＩＩ族−窒化物のＧｅ上への形成

Publications (2)

Publication Number Publication Date
JP2009545145A true JP2009545145A (ja) 2009-12-17
JP4917152B2 JP4917152B2 (ja) 2012-04-18

Family

ID=38042784

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009521133A Expired - Fee Related JP4917152B2 (ja) 2006-07-27 2007-07-09 ＩＩＩ族−窒化物のＧｅ上への形成
JP2009521071A Active JP5204105B2 (ja) 2006-07-27 2007-07-20 基板上への単結晶ＧｅＮの成長
JP2012012665A Pending JP2012116751A (ja) 2006-07-27 2012-01-25 ＩＩＩ族−窒化物のＧｅ上への形成

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2009521071A Active JP5204105B2 (ja) 2006-07-27 2007-07-20 基板上への単結晶ＧｅＮの成長
JP2012012665A Pending JP2012116751A (ja) 2006-07-27 2012-01-25 ＩＩＩ族−窒化物のＧｅ上への形成

Country Status (4)

Country Link
US (2) US7964482B2 (ja)
EP (3) EP1883103A3 (ja)
JP (3) JP4917152B2 (ja)
WO (3) WO2008011979A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2335389A1 (en) 2000-03-01 2001-09-01 Message Pharmaceuticals, Inc. Novel bacterial rnase p proteins and their use in identifying antibacterial compounds
KR100661602B1 (ko) * 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
DE102008027140A1 (de) 2008-05-30 2009-12-03 Picanol N.V. Vorrichtung und Verfahren zum Schneiden eines einzutragenden Schussfadens
DE102008027131A1 (de) 2008-05-30 2009-12-03 Picanol N.V. Vorrichtung zum Trennen eines Schussfadens
EP2270840B1 (en) * 2009-06-29 2020-06-03 IMEC vzw Method for manufacturing an III-V material substrate and the substrate thereof
US8274116B2 (en) * 2009-11-16 2012-09-25 International Business Machines Corporation Control of threshold voltages in high-k metal gate stack and structures for CMOS devices
US8178443B2 (en) * 2009-12-04 2012-05-15 Novellus Systems, Inc. Hardmask materials
DE112011102142T8 (de) * 2010-06-25 2013-06-13 Ulvac, Inc. Filmbildungsvorrichtung und Verfahren zum Instandhalten einer Filmbildungsvorrichtung
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
EP2461352B1 (en) * 2010-12-06 2013-07-10 Imec Method of manufacturing low resistivity contacts on n-type germanium
US9780239B2 (en) * 2011-10-24 2017-10-03 Rosestreet Labs, Llc Nitride UV light sensors on silicon substrates
US8878251B2 (en) * 2012-10-17 2014-11-04 Seoul National University R&Db Foundation Silicon-compatible compound junctionless field effect transistor
US9214630B2 (en) * 2013-04-11 2015-12-15 Air Products And Chemicals, Inc. Method of making a multicomponent film
JP2014220274A (ja) * 2013-05-01 2014-11-20 株式会社東芝 半導体装置及びその製造方法
US9368582B2 (en) 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates
US9460917B2 (en) * 2014-02-12 2016-10-04 Translucent, Inc. Method of growing III-N semiconductor layer on Si substrate
KR20160025781A (ko) 2014-08-28 2016-03-09 전북대학교산학협력단 반도체 소자 및 제조방법
CN107210192B (zh) * 2015-01-09 2021-09-10 斯维甘公司 半导体装置结构及其生产方法
US10403746B2 (en) 2015-03-31 2019-09-03 Swegan Ab Heterostructure and method of its production
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
US11270887B2 (en) * 2017-09-27 2022-03-08 Intel Corporation Passivation layer for germanium substrate
CN113838929A (zh) * 2020-06-23 2021-12-24 广东致能科技有限公司 一种半导体器件及其制造方法
CN111893566A (zh) * 2020-07-21 2020-11-06 璨隆科技发展有限公司 一种氮化镓晶体的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242586A (ja) * 1997-02-24 1998-09-11 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体装置およびその製造方法
JPH10303510A (ja) * 1997-04-23 1998-11-13 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP2005210097A (ja) * 2003-12-22 2005-08-04 Interuniv Micro Electronica Centrum Vzw シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4254429A (en) * 1978-07-08 1981-03-03 Shunpei Yamazaki Hetero junction semiconductor device
US4514748A (en) * 1983-11-21 1985-04-30 At&T Bell Laboratories Germanium p-i-n photodetector on silicon substrate
US4671845A (en) * 1985-03-22 1987-06-09 The United States Of America As Represented By The Secretary Of The Navy Method for producing high quality germanium-germanium nitride interfaces for germanium semiconductors and device produced thereby
JPS62231202A (ja) * 1986-03-31 1987-10-09 Nec Corp 分光器用結晶、量子細線構造及びそれらの製造方法
JPH0594874A (ja) * 1991-06-26 1993-04-16 Ricoh Co Ltd 能動素子
US5357122A (en) * 1991-09-05 1994-10-18 Sony Corporation Three-dimensional optical-electronic integrated circuit device with raised sections
JP3830051B2 (ja) * 1995-09-18 2006-10-04 株式会社 日立製作所 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置
JPH11346002A (ja) * 1998-04-01 1999-12-14 Matsushita Electric Ind Co Ltd ｐ型窒化ガリウム系化合物半導体の製造方法
JP2000353809A (ja) * 1999-03-02 2000-12-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
JP2002145700A (ja) * 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP2002241198A (ja) * 2001-02-13 2002-08-28 Hitachi Cable Ltd ＧａＮ単結晶基板及びその製造方法
FR2836159B1 (fr) * 2002-02-15 2004-05-07 Centre Nat Rech Scient Procede de formation de couche de carbure de silicium ou de nitrure d'element iii sur un substrat adapte
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
GB2398672A (en) * 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
KR20060054387A (ko) * 2003-08-04 2006-05-22 에이에스엠 아메리카, 인코포레이티드 증착 전 게르마늄 표면 처리 방법
EP1548807B1 (en) * 2003-12-22 2018-08-22 IMEC vzw Method for depositing a group III-nitride material on a silicon substrate and device thereof
EP1583139A1 (en) * 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP4691911B2 (ja) * 2004-06-11 2011-06-01 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US20080001181A1 (en) * 2006-06-28 2008-01-03 Titash Rakshit Complementarily doped metal-semiconductor interfaces to reduce dark current in MSM photodetectors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242586A (ja) * 1997-02-24 1998-09-11 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体装置およびその製造方法
JPH10303510A (ja) * 1997-04-23 1998-11-13 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP2005210097A (ja) * 2003-12-22 2005-08-04 Interuniv Micro Electronica Centrum Vzw シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置

Also Published As

Publication number Publication date
EP2047501A1 (en) 2009-04-15
WO2008011688A2 (en) 2008-01-31
JP4917152B2 (ja) 2012-04-18
EP2050126A2 (en) 2009-04-22
WO2008011687A2 (en) 2008-01-31
EP1883103A3 (en) 2008-03-05
WO2008011979A1 (en) 2008-01-31
US8017509B2 (en) 2011-09-13
US20090189192A1 (en) 2009-07-30
WO2008011687A3 (en) 2008-03-13
JP2012116751A (ja) 2012-06-21
WO2008011688A3 (en) 2008-03-13
EP1883103A2 (en) 2008-01-30
JP5204105B2 (ja) 2013-06-05
US7964482B2 (en) 2011-06-21
JP2009545140A (ja) 2009-12-17
EP2050126B1 (en) 2019-03-20
US20110089520A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
JP4917152B2 (ja) ＩＩＩ族−窒化物のＧｅ上への形成
US6069021A (en) Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JP5179529B2 (ja) マイクロエレクトロニクス素子構造
US20040119063A1 (en) Gallium nitride-based devices and manufacturing process
JP5231547B2 (ja) 基板上に結晶ゲルマニウム層を形成する方法
US6967355B2 (en) Group III-nitride on Si using epitaxial BP buffer layer
US20180053649A1 (en) Method to grow a semi-conducting sic layer
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
CN114242815A (zh) N极性GaN/AlGaN异质结外延结构及其制备方法
US6194744B1 (en) Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JP3772816B2 (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JPH0513342A (ja) 半導体ダイヤモンド
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
KR20230056686A (ko) 다이아몬드 방열판을 갖는 헤테로에피택셜 구조
WO2023100540A1 (ja) 窒化物半導体基板及びその製造方法
JP2001119065A (ja) ｐ型窒化物半導体及びその製造方法
JP3293583B2 (ja) Ｉｉｉ族窒化物半導体結晶層の成長方法およびｉｉｉ族窒化物半導体結晶層を具備する半導体装置
JP2000022211A (ja) Ｉｉｉ族窒化物半導体発光素子基板
JP3895266B2 (ja) リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
JP3928536B2 (ja) リン化硼素単結晶基板の製造方法
JP3939257B2 (ja) 半導体装置の製造方法
JP3967280B2 (ja) ＧａＮ半導体及びその製造方法
JP2006024582A (ja) 半導体素子、半導体層および半導体層の製造方法
Li Challenge of III-V Materials Integration with Si Microelectronics
US9419081B2 (en) Reusable substrate bases, semiconductor devices using such reusable substrate bases, and methods for making the reusable substrate bases

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees