JP2009545140A - 基板上への単結晶GeNの成長 - Google Patents

基板上への単結晶GeNの成長 Download PDF

Info

Publication number
JP2009545140A
JP2009545140A JP2009521071A JP2009521071A JP2009545140A JP 2009545140 A JP2009545140 A JP 2009545140A JP 2009521071 A JP2009521071 A JP 2009521071A JP 2009521071 A JP2009521071 A JP 2009521071A JP 2009545140 A JP2009545140 A JP 2009545140A
Authority
JP
Japan
Prior art keywords
substrate
layer
gen
single crystal
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009521071A
Other languages
English (en)
Other versions
JP5204105B2 (ja
Inventor
ルーベン・リーテン
ステファン・デフローテ
グスターフ・ボルフス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vrije Universiteit Brussel VUB
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Vrije Universiteit Brussel VUB
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vrije Universiteit Brussel VUB, Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Vrije Universiteit Brussel VUB
Publication of JP2009545140A publication Critical patent/JP2009545140A/ja
Application granted granted Critical
Publication of JP5204105B2 publication Critical patent/JP5204105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • C30B23/025Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02614Transformation of metal, e.g. oxidation, nitridation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本発明は、少なくともGa表面(3)を含む基板(1)上に、単結晶GeN層(4)を形成する方法に関する。方法は、基板(1)を550℃と940℃の間の温度に加熱するとともに、基板(1)を窒素ガス流に晒す工程を含む。本発明は、更に、基板(1)上に単結晶GeN層(4)を含む構造を提供する。本発明の具体例にかかる方法で形成された単結晶GeNは、Ge表面(3)に存在する表面状態を保護する。

Description

本発明は、少なくともGe表面を含む基板上に単結晶GaN層を形成する方法、および基板上に単結晶GaN層を含む構造に関する。
III族−窒化物は、例えば半導体プロセスにおいて、この10年で非常に重要になってきた。応用例としては、高出力および高周波用の高電子移動度トランジスタ(HEMT)、青色LED等が上げられる。
III族−窒化物の1つの例はGe窒化物である。Ge窒化物は最初、1930年Johnsonにより、Geの粉末試料を高温(約700℃)でアンモニア雰囲気に晒して合成された(J. Am. Chem. Soc. 52, 5160 (1930))。この材料は、後に、ヘナサイト立方層構造のβ−Geと特定された(Z. Anorg. Allg. Chem. 241, 32 (1939))。
暫くの間、例えば、Ge層のような安定したGeN層を得るために、異なる方法により多くの実験が行われた。得られた結晶は、これまでのところ、結晶Ge上で、アモルファスまたは多結晶であった。1つの斜方晶とともに、2つの異なる立方晶構造が特定された。表1は、文献中で言及された異なる結晶GeN構造についての格子パラメータの一覧である(Molina, Int. J. Quantum Chem. 80, 249 (2000))。
Figure 2009545140

表1:異なる結晶GeN構造の格子パラメータ
GeNの形成方法はゲルマニウム基板の窒化である。100℃と550℃の間の温度のUHV(超高真空)チャンバ中で、Nプラズマセルを用いたGeの窒化により、アモルファスGeが形成できること知られている(Wangら、Applied Physics Letter 89, 022105 (2006))。真空中で600℃のアニール後、この層は完全に蒸発してしまい、600℃より高い温度でGeは安定でないことが分かる。Nプラズマにより、高真空中でGe層を窒化すると、アモルファスGeNが得られることは知られている(T. Maeda, T. Yasuda, M. Nishizawa, N. Miyata, Y. Morita, S. Takagi, Applied Physics Letters Volume 85, 15, 2004)。
Geを高温でアンモニア(NH)雰囲気に晒すことが、GeNを形成するために用いられている。Johnsonらは、Geの粉末試料を高温のアンモニアに晒して(約700℃)GeNが合成できることを示した(J. Am. Chem. Soc. 52, 5160 (1930))。しかしながら、得られたGeNは粉体形状であり、結晶Ge層の上にエピタキシャル層は形成できない。更に、アンモニア雰囲気でGeをアニールすることにより、多くの層が形成できることが報告されている(V.F. Synorov, E.A. Kuznetsova, and N.M. Aleinkov, Soviet Physics Journal, Vol. 10, No. 3, pp. 7-10, 1967)。立方晶GeN、斜方晶GeNやGeOの緩和層である。それゆえに、Geを高温でアンモニア雰囲気に晒すことで、多結晶GeNが形成できることが知られている。
本発明の具体例の目的は、少なくともGe表面を含む基板上に単結晶GeN層を形成する良好な方法を提供することと、基板上に単結晶GeN層を含む構造を提供することである。
本発明の具体例にかかる方法で得られた構造は、更にその上に結晶材料を成長させるのに使用することができる。
本発明の具体例にかかる方法を用いた基板上へのGeN成長は、改良された特性を有するオーミック接合または整流(ショットキ)接合の形成に使用できる。
本発明の具体例にかかる方法を用いた基板上へのGeN成長は、Ge表面に存在する表面状態を保護するための保護層(パッシベーション層)として提供できる。
上述の目的は、本発明にかかる方法やデバイスにより達成される。
第1の形態では、本発明は、基板の上に単結晶GeN層を形成する方法を提供し、基板は少なくともGe表面を含む。この方法は、基板を550℃と940℃の間の温度に加熱するとともに、基板を窒素ガス流に晒す工程を含む。
少なくともGe表面を有する基板の上に単結晶GeN層を形成して、例えば半導体デバイスの更なる処理するのに適した基板を形成する。例えば、GeN層は、GaNのようなIII族−窒化物の他の材料の層を、その上に形成するために用いられ、または導電性コンタクトが、GeN層の上に良好に形成できる。これは、GeN層が、GeN層中に存在する表面状態を保護するからである。
基板を窒素ガス流に晒す工程は、NまたはNHを含む窒素ガス流に基板を晒すことにより行われても良い。
基板は、少なくとも六方晶構造のGe表面を含んでも良い。
Ge表面は、0°と15°の間のオフカットの(111)オリエンテーションを有しても良い。
本発明の具体例では、この方法は、更に、プラズマを供給するとともに、基板を窒素ガス流に晒す工程を含んでも良い。
基板の加熱により、Ge表面は再構造化されても良い。
この方法は、更に、GeN層をパターニングする工程を含んでも良い。
本発明の具体例では、この方法は、更に、単結晶GeN層を形成した後に、基板を650℃より低い温度まで冷却する間、窒素ガス流を維持する工程を含むものであっても良い。
冷却中に、窒素ガス流(NプラズマまたはNH流)を維持する工程は、GeNの蒸発を平衡にし、安定した単結晶GeN層を形成する。これにより、薄い単結晶GeN層が形成され維持される。
第2の形態では、本発明は、基板上に金属コンタクトを形成する方法を提供する。この方法は、
本発明の具体例かかる方法を用いて、少なくともGe表面を含む基板の上に単結晶GeN層を形成する工程と、
単結晶GeN層の上に金属コンタクトを形成する工程と、を含むものであっても良い。
本発明の具体例では、単結晶GeN層の上に金属コンタクトを形成する工程は、金属コンタクトがオーミックコンタクトとなるように行われても良い。
本発明の具体例では、単結晶GeN層の上に金属コンタクトを形成する工程は、金属コンタクトがショットキコンタクトとなるように行われても良い。
本発明は、更なる形態では、基板上に少なくとも1つのIII族−窒化物層を形成する方法を提供する。この方法は、
本発明の具体例にかかる方法を用いて、少なくともGe表面を含む基板の上に単結晶GeN層を形成する工程と、
GeN層の上に少なくとも1つのIII族−窒化物層を形成する工程と、を含むものであっても良い。
GeN層の上に少なくとも1つのIII族−窒化物層を形成する工程は、550℃と850℃の間の堆積温度で、少なくとも1つのIII族−窒化物層を堆積させて行われても良い。
この方法は、更に、少なくとも1つのIII族−窒化物層の、少なくとも1つをパターニングする工程を含むものであっても良い。
本発明は、また、半導体プロセスでの、本発明の具体例にかかる方法の使用を提供するものでもある。
本発明は、また、ジャンクションダイオードを作製する製造プロセスで、本発明の具体例にかかる方法の使用を提供するものでもある。
更なる形態では、本発明は、
少なくともGe表面を含む基板と、
基板のGe表面の上で、これと直接接触する単結晶GeN層と、を含む構造を提供するものでもある。
Ge表面は、六方対称を有しても良い。
Ge表面は、(111)オリエンテーションを有しても良い。
Ge表面は、0°と15°の間のオフカットの(111)オリエンテーションを有しても良い。
単結晶GeN層は、0.1nmと100nmの間の膜厚、好適には0.3nmと10nmの間の膜厚または0.1nmと5nmの間、より好適には0.1nmと2nmの間の膜厚を有する。
単結晶GeN層は、パターニングされても良い。
本発明の具体例では、構造は、更に、単結晶GeN層に直接接続された金属コンタクトを含むものであっても良い。
本発明の具体例では、コンタクトはオーミックコンタクトでも良い。
本発明の具体例では、コンタクトはショットキコンタクトでも良い。
この方法は、更に、GeN層の上に、少なくとも1つの絶縁層を堆積させる工程を含んでも良い。
少なくとも1つの絶縁層は、SiN、SiO、HfO、および有機材料からなるグループから選択されても良い。
本発明の具体例では、構造は、更に、単結晶GeN層の上に、少なくとも1つのIII族−窒化物を含むものであっても良い。
少なくとも1つのIII族−窒化物の少なくとも1つはパターニングされても良い。
本発明は、更に、本発明の具体例にかかる少なくとも1つの構造を含む半導体デバイスを提供するものでもある。
半導体デバイスは、ジャンクションダイオードであっても良い。
本発明の特定のおよび好適な形態は、添付の独立請求項および従属請求項に提示される。従属請求項の特徴は、必要に応じて、独立請求項の特徴と組み合わされ、および他の従属請求項と組み合わされ、単に請求項に示されたままでは無い。
この分野において、デバイスの一定の改良、変化、および進化があるが、本願のコンセプトは、本質的に新しく新規な改良を表し、従来技術からの出発し、結果として、より効率的で、安定で、そして信頼できるこの特徴のデバイスを提供する。
上述のおよび他の、本発明の特徴、長所、および利点は、例として本発明の原理を示す添付の図面とともに、以下の詳細な説明から明らかになるであろう。説明は、例示を目的として与えられ、本発明を限定するものででは無い。以下で引用される参照符号は、添付の図面から引用される。
本発明の具体例にかかる方法の連続した工程を示す。 本発明の具体例にかかる方法の連続した工程を示す。 本発明の具体例にかかる方法の連続した工程を示す。 Ge上のAuコンタクト(点線)および窒化Ge上のAuコンタクト(実線)で行われた、C−V測定結果を示す。 Au/GeN/Geダイオードを示す。 図3に示されたAu/GeN/Geダイオードで行われたI−V測定の結果を示す。 図3に示されたAu/GeN/Geダイオードで行われたC−V測定の結果を示す。 Pt/GeN/Geダイオードで行われたC−V測定の結果を示す。 GeN/Ge上の直径500μmのコンタクトと、Ge基板の裏面との間のI−V測定の結果を示す。 GeN/Ge上の2つの直径500μmのコンタクトの間のI−V測定の結果を示す。 I−V特性の測定のための、実験装置を示す。 窒化を行ったおよび窒化を行わないGe基板上の金属コンタクトと、Ge基板の裏面との間の、I−V測定の結果を示す。 窒化を行ったおよび窒化を行わないGe基板上の2つの直径500μmの金属コンタクト間の、I−V測定の結果を示す。 上部コンタクトとGe基板の裏面との間のI−V測定の結果を示す。 500μmコンタクトとGe基板の裏面との間のI−V測定の結果を示す。 2つの500μmコンタクトの間のI−V測定の結果を示す。 図14に示された2つの500μmコンタクトの間のI−V測定の拡大を示す。 Ge(111)基板上に堆積された38nmのGaN層に対するXRDオメガスキャンの結果を示す。 Ge(111)基板上に堆積された38nmのGaN層に対するXRDオメガ−シータスキャンの結果を示す。 窒化されたGe(111)基板のXPS結果を示す。 窒化されたGe(111)基板のXPS結果を示す。
異なる図面において、同じ参照番号は、同一または類似要素を示す。
本発明は、特定の具体例について、添付図面を参照しながら詳細に説明するが、本発明はこれらにより限定されるものではなく、請求の範囲によってのみ限定されるものである。記載された図面は、単に概略であり、限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本発明の実施の実際の縮小には対応していない。
また、記載や請求の範囲中の、上、下、上に、下に等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された発明は、ここに記載や図示されたものと異なる位置でも操作できることを理解すべきである。
また、請求の範囲で使用される「含む(comprising)」の用語は、それ以降に示される要素に限定して解釈されること排除するものであり、他の要素や工程を排除しない。このように、言及された特徴、数字、工程、または成分は、その通りに解釈され、1またはそれ以上の他の特徴、数字、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、「手段AおよびBを含むデバイス」の表現の範囲は、構成要素AとBのみを含むデバイスに限定されるべきではない。本発明では、単にデバイスに関連した構成要素がAとBであることを意味する。
この明細書を通じて参照される「一の具体例(one embodiment)」または「具体例(an embodiment)」は、この具体例に関係して記載された特定の長所、構造、または特徴は、本発明の少なくとも1つの具体例に含まれることを意味する。このように、この明細書を通して多くの場所の「一の具体例(one embodiment)」または「具体例(an embodiment)」の語句の表現は、同じ具体例を表す必要はなく、表しても構わない。更に、特定の長所、構造、または特徴は、この記載から当業者に明らかなように、1またはそれ以上の具体例中で適当な方法で組み合わせることができる。
同様に、本発明の例示の記載中において、能率的に開示し、多くの発明の形態の1またはそれ以上の理解を助ける目的で、本発明の多くの長所は、時には1つの具体例、図面、またはその記載中にまとめられることを評価すべきである。しかしながら、この開示の方法は、請求される発明がそれぞれの請求項に記載されたものより多くの特徴を必要とすることを意図して表されていると解釈すべきではない。むしろ、以下の請求項が表すように、発明の態様は、1つの記載された具体例の全ての長所より少なくなる。このように詳細な説明に続く請求の範囲は、これにより詳細な説明中に明確に含まれ、それぞれの請求項は、この発明の別々の具体例としてそれ自身で成立する。
更に、ここで記載された幾つかの具体例は幾つかの特徴で、他の具体例に含まれる以外の特徴を含み、異なった具体例の長所の組み合わせは、本発明の範囲に入ることを意味し、当業者に理解されるように異なった具体例を形成する。例えば、以下の請求の範囲では、請求された具体例のいくつかは、他の組み合わせにおいても使用することができる。
ここで与えられる記載において、多くの特別な細部が示される。しかしながら、本発明の具体例はそれらの特別な細部無しに実施できることを理解すべきである。他の例では、公知の方法、構造、および技術は、この記載の理解をわかりにくくしないために、詳細には示されていない。
本発明は、本発明の多くの具体例の詳細な記載によって記載される。本発明の他の具体例が、本発明の真実の精神や技術的示唆から離れることなく、当業者の知識により形成できることができ、本発明は、添付された請求の範囲の文言によってのみ限定されることは明らかである。
上述のように、高真空(UHV)中で、プラズマセルを用いたGe層の窒化により、600℃より高温では安定でないアモルファスGeN層が形成できることが知られている。HN雰囲気でアニールすることにより、異なった相のGeNが得られることも知られている。
結晶粒界のない、単結晶GeN層が形成できれば有用であろう。単結晶GeNの形成の可能性は、以下の限定されない理由により有用である。
基板上に疑似整合的(pseudomorphically)に成長された単結晶GeNは、例えばウエハのような広い面積上で、一定または均一な特性を示す。これは、結晶粒界が例えば光学特性のようなそれらの特性中の部分的な違いをもたらす、多結晶材料からは得られない。結晶粒界を有する領域では、多くの表面状態が存在する。ゲートが形成された場合、このゲートは、それらの表面状態の影響を受け、結晶粒界の少ないまたは無い領域より低い動作速度となる。
単結晶GeNは、下層のGeを、例えば酸化から保護する。多結晶膜の結晶粒界において、下層のGeは酸化される。それらの結晶粒界を通ってGeN/Ge界面に向かって、酸素は容易に拡散してGeを酸化する。
単結晶GeNは、下層のGeの表面ダングリングボンドの数を減らすために使用できる。例えば、CMOSのゲート保護や、良好な金属コンタクト(オーミックまたはショットキ)を形成するために、使用することができる。
単結晶GeNは、その上に高品質の結晶材料を容易に形成できる。
単結晶GeNは、その上に他の材料(アモルファス、多結晶、単結晶)を堆積させる間に、下層のGeの保護(分離)層として機能できる。
上記記載では、「疑似整合的(pseudomorphically)」は、基板上に形成されたGeN層の面内格子パラメータが、下層基板の格子パラメータと実質的に完全に整合することを意味する。
このように、本発明は、基板は少なくともGe表面を含む基板上に結晶GeN層を形成する方法を提供し、および単結晶GeN層を基板上に有する構造を提供する。
GeN層を形成することは、基板上にGeN層を堆積または成長させることを意味する。更なる記述では、形成、堆積、及び成長の用語は、互いに隣接して使用され、全ては、基板上にGeN層を形成するという同じ結果を示す。
基板上に単結晶GeN層を形成する方法は、基板は少なくともGe表面を有し、この方法は、基板を窒素ガス流に晒し、一方で、基板を、550℃と940℃の間の温度、好適には550℃と850℃の間の温度、または600℃と8880℃の間の温度、より好適には700℃と800℃の間の温度、例えば700℃の温度に加熱する工程を含む。これは、処理装置の堆積チャンバ中で行われても良い。
記載中に、単結晶GeNが参照された場合、これは、即ち結晶粒界の無いGeN層と同じ意味である。
本発明の具体例では、基板は好適な材料や材料の組み合わせから形成され、サポートとも呼ばれ、少なくともGeの上部層を有するGe層をその上に有する。例えば、上部にGe層を有するGaAs、または上部にGe層を有するSiであり。本発明の具体例では、「サポート(support)」の文言は、その上にデバイス、回路、またはエピタキシャル層が形成される下層材料を含む。他の代わりの具体例では、この「サポート」はドープまたはアンドープのシリコン、ガリウムアーセナイド(GaAs)、ガリウムアーセナイドフォスファイド(GaAsP)、インジウムフォスファイド(InP)またはシリコン基板上のシリコンゲルマニウム(SiGe)のような半導体基板を含む。
サファイアまたはSiの上に成長させたIII族−窒化物、例えばGaNオンサファイアやGaNオンSiは、例えばAlNのような1またはそれ以上の中間層を有して、サポートとして使用されても良い。「サポート」は、半導体基板部分に加えて、SiOやSiのような例えば絶縁層を含んでも良い。
「サポート」の文言は、シリコン・オン・ガラス基板、シリコン・オン・サファイア基板を含む。「サポート」の文言は、このように、興味のある層や領域が下にある層の要素として一般に定義されて用いられる。また、「サポート」は、例えばガラス、プラスチック、または金属層のような、その上に層が形成されるベースであっても良い。Ge層は、サポートの上に形成されても良い。
本発明の具体例では、(111)結晶方位(orientation)の結晶Ge基板が用いられる。また、カットオフGe(111)基板、即ちオフオリエンテッドGe(111)基板や傾斜Ge(111)基板が用いられても良い。カットオフ角度は、好適には0°と15°の間、または2°と10°の間、4°と10°の間、4°と8°の間、または4°と6°の間、例えば2°、4°、4.7°、6°、8°である。
本発明の具体例では、上部Ge層は、N雰囲気またはNプラズマで、500℃より高い温度でアニールしてアモルファスGeを変質させて形成した結晶Ge(111)でも良い。例えばSi(111)のようなサポートの上の、アモルファスGe上部層を、N雰囲気またはNプラズマで、500℃より高い温度で加熱した場合、Ge(111)が形成される。オフオリエンテッドGe(111)または傾斜Ge(111)であっても良い。オフカット角は、0°と15°の間、または2°と10°の間、4°と8°の間、または4°と6°の間、例えば2°、4°、4.7°、6°、8°が好ましい。
本発明の具体例では、上部Ge層またはGe表面は結晶でも良い。Ge層のオリエンテーションは(111)でも良い。上部Ge(111)層のオフカット、即ちオフオリエンテーションGe(111)または傾斜Ge(111)でも良い。オフカット角は、0°と15°の間、または2°と10°の間、4°と8°の間、または4°と6°の間、例えば2°、4°、4.7°、6°、8°が好ましい。
本発明の更なる具体例では、上部Ge層またはGe表面のオリエンテーションは(001)でも良い。
少なくとも基板の上部表面へのGe形成は、例えばGaのような適当なドーパントとともに行われても良い。
本発明の具体例では、基板はGe(111)上部層を有するサポートを含み、Ge(111)上部層の膜厚は、0.4nmと500μmの間、例えば5nmと500μmの間、0.4nmと100μmの間、10nmと500μmの間、100nmと10μmの間、500nmと1000nmの間である。
本発明の具体例にかかる方法は、基板上の薄い単結晶層として安定したGeN層の形成を可能にする。かかる方法は、このGe表面を窒素ガス流に、高温で晒す工程を含む。なお、Geの融点は940℃である。それゆえに、少なくともGe上部層またはGe表面を含む基板上に、GeNを成長させる窒化温度は制限される。
異なるタイプの堆積も知られ、本発明の具体例にかかる方法に用いられても良い。例えば、例えばプラズマアシストまたはアンモニアMBEのようなMBE(分子線エピタキシ)、およびCVD(化学気相成長)である。
本発明の具体例では、2つの異なった道具が、Ge表面を窒素ガス流に高温で晒すために使用される。
第1の道具では、真空堆積チャンバ(10−3mbarより低い圧力)中で、例えば550℃より高い温度で、600℃より高い温度で、または650℃より高い温度で、堆積チャンバ中にNガスを導入して単結晶GeNが形成される。他の窒素源、例えばNH流が、高いGe温度またはプラズマと組みあわせて使用されても良い。この方法で形成されたGeN層は、例えば、Ge(111)基板やオフカット有するGe(111)基板のような、単結晶である。
冷却中に、Ge層に向かった窒素流(NプラズマまたはNH流)を維持すると、GeNの蒸発が平衡し、安定した単結晶GeN層が形成できる。この方法で、薄い単結晶GeN層が形成され維持される。
第2の道具では、より高圧(例えば、大気圧と10−3mbarの間)の堆積チャンバ中で、少なくともGe(111)表面のようなGe層を含む基板を、例えば550℃と940℃の間、600℃と940℃の間、または650℃と880℃の間、特に800℃の高温で、アンモニア雰囲気に露出させ、例えばGe(111)表面のようなGe表面の上に、スムースな単結晶GeN層を形成する。
スムースとは、形成されたGeN層の粗さが、好適には2nmより大きくない、特に1nmより大きくない、好適には約0.4nmであることを意味する。少なくともGe(111)表面のようなGe表面を少なくとも含む基板を、例えば550℃と940℃の間、600℃と940℃の間、または650℃と940℃の間、または650℃と880℃の間の高温で、N雰囲気(1barの圧力)に露出させ、例えばGe(111)表面のようなGe表面の上に、スムースな単結晶GeN層を形成する。
上述の双方の道具では、単結晶GeN層が、基板の、例えばGe(111)表面のようなGe表面の上に形成でき、使用された温度で形成されたGe−Nボンドの不安定な特徴により、膜厚が限定されるかも知れない。そのように、GeN層の膜厚は、XRD(X線回折)測定(後述)の検出限界以下であり、例えば5nmより薄い。検出限界は、測定される結晶の品質に依存する。良好な単結晶膜では、一般には少なくとも5原子層から10原子層が必要となり、これは約3nmから5nmの膜厚に相当する。しかしながら、構造の対称や、β相の格子定数を考慮すると、この六方晶相は、Ge(111)表面上に疑似整合で形成できる。
本発明の具体例にかかる方法で形成された単結晶GeN層は、基板のGe表面に存在する表面状態の数を低減することが見出された。それゆえに、単結晶GeN層は、例えばCMOSデバイスのゲートパッシベーションのような保護層として使用できる。Ge表面における表面状態の保護の可能性ゆえに、例えばオーミック接合やショットキ接合のような金属接合の形成は、単結晶GeN層の上で有利に行われる。有利に行われるとは、窒化されたGe基板またはGeN/Ge基板上に接合を形成すると、ベアのGe基板上に同様の接合を形成した場合に比較して、より良好な特性を備えた接合が得られることを意味する(後述)。
更に、本発明の具体例にかかる方法で形成された単結晶GeN層は、結晶材料をその上に成長させるのに使用できる。GeN層の上に例えばIII族−窒化物のような他の材料を堆積または成長させると、良好な品質の層が得られる(後述)。
これ以降、本発明の具体例にかかる方法の連続した工程について述べる。それらの連続した工程は、図1Aから図1Cに示す。これは、この方法の説明のためであり、如何なる方法においても本発明を限定することを意図するものではないことを理解すべきである。
図1Aに示す例では、Ge上部層3を有するサポート2により形成された基板1が提供され、このGe上部層3は六方晶対称または六重晶対称を有する。Ge上部層3は、Ge表面3とも呼ばれる。
本発明の具体例では、Ge上部層の窒化が行われる。即ち、Ge上部層3が、550℃と940℃の間、好適には550℃と880℃の間、または600℃と880℃の間の温度で窒素ガス流に晒され、これにより、単結晶Ge層4が形成される(図1B参照)。窒素ガスは、N含有分子を含んでも良い。例えば、窒素ガス流は、NまたはNHを含む。(NやNHのような)窒素ガス分子は比較的安定であり、窒素ガス流から原子状の窒素原子に分解して、基板1のGe上部層3とより容易に結合するようにしなければならない。これは、プラズマ中で、または基板1の前で熱的にクラッキングして行われ、例えば高い基板温度を用いたり、プラズマセル中で行われる。好適には、Nのクラッキングはプラズマ中で行われ、またNHのクラッキングは基板1の前で熱的にクラッキングして行われ、例えば高い基板温度を用いたり、プラズマセル中で行われる。
窒素ガス流は、基板の冷却中も維持され、GeN層4を安定化させる。換言すれば、基板の温度が650℃より低くなるまで、特に600℃より低くなるまで、または550℃より低くなるまで、基板の冷却中に基板1が窒素ガス流に晒されることにより、GeN層4の安定化が可能となる。基板の温度が650℃より低くなるまで、特に600℃より低くなるまで、または550℃より低くなるまで、基板の冷却中にGe上部層3に向かって窒素ガス流を維持することにより、GeNの蒸発が平衡し、単結晶GeNが形成される。このように、薄い単結晶GeN層4が形成され、維持される。
流れに応じて、よってその中で窒化工程が行われる圧力範囲に応じて、2つのレジームが規定された。化学気相成長(CVD)または有機金属CVDでは、圧力は、1気圧から10−3mbarの範囲であり、粘性のある流れによりアンモニアの輸送が行われる。もし、圧力が10−3mbarより小さくなれば、例えば高真空(HV)や超高真空(UHV)システムのように、異なった種(原子、分子、またはイオン)の間の相互反応は無視され、この結果、ガスの輸送は分子フラックスにより行われる。
例えば、プラズマアシストMBEが用いられた場合、窒素ガス流からの窒素分子は、原子状の窒素原子に分かれる。アンモニアMBEの場合、NHが基板1で、またはセル中で、温度上昇により、原子状の窒素に分割される。これにより、Ge上部層3の少なくとも1つの上層のGe原子がGeN中に移動することができ、これにより、基板1のGe上部層3の上に薄いGeN層4が形成される(図1B参照)。
CVD装置中でのアンモニアアニールの場合、アンモニアは堆積チャンバ中に導入され、550℃と940℃との間の高温で、Ge上部層3で分離し、Ge表面の少なくとも上部をGeNに変える。
基板1のGe上部層3が窒素ガス流に晒される時間は、露出時間とも呼ばれ、窒化中の基板温度と、窒素ガス流の流量パラメータに依存する。窒素ガス流量は、好適には1sccmと2sccm(Standard Cubic Centimeters per Minute)の間である。しかしながら、2sccmより高い、または1sccmより低い窒素ガス流量を、本発明の具体例にかかる方法で使用しても良い。
好適には、露出時間は、1秒と30分の間であり、特に30秒と2分の間であり、例えば60秒である。しかしながら、本発明の他の具体例では、より短いまたはより長い露出時間が、窒素ガス流量や窒化温度に応じて用いられる。例えば所定の窒素ガス流量では、露出時間が短か過ぎる場合、GeN層4は形成されない。一方、所定の窒素ガス流量では、露出時間が長い場合、GeN層4の表面は粗くなる。
窒素ガス流量、窒化が行われる温度、および窒化が行われる時間を制御することにより、例えばGeN層4の膜厚のような特性が制御される。窒化パラメータを制御することにより、基板1上に形成されるGeN層4はスムースな表面を有する。スムースな表面は、GeN表面の粗さが、2nmより大きくない、特に1nmより大きくない、例えば約0.4nmであることを意味する。
薄いGeN層4は、0.1nmと100nmの間の膜厚、または0.3nmと10nmの間の膜厚、または0.1nmと5nmの間の膜厚、特に0.1nmと2nmの間の膜厚を有する。GeN層4の膜厚は、窒化工程の時間と温度で規定され、および窒化工程中の窒素ガス流量により規定される。
550℃より高い、より好適には600℃より高い窒化温度において、反射高エネルギー電子回折(RHEED)実験がGe(111)基板に対して行われ、窒化中に基板1の表面で再組織化が起きることが分かる。これは、RHEED回折パターン中のGe線(streak)の間の、中間線の存在によりわかる。窒化中に、メインのGe線の間の距離は変化せず、これは、形成されたGeNが疑似整合で成長し、下層のGe上部層3と同じ面内格子パラメータを有することを示す。既に述べたように、本発明の具体例により形成された単結晶GeN層4は、表面状態を保護する保護膜(パッシベーション膜)として使用できる。
この文脈での表面の保護とは、表面のダングリングボンドの数を低減することをいう。これにより、バリア高さに対する表面状態の影響が減少する。Ge表面には、多くの表面状態が存在し、これらが適当に保護されていない場合、基板上に形成された、例えば半導体デバイスのようなデバイスの良好な操作を妨げることが知られている。特に、例えばn−Geデバイスやn−MOSデバイスで問題となる。なぜならば、保護されていない、または良好に保護されていない表面で、高密度の負電荷は、p−Geチャネルの反転を困難にするからである。
I−V(電流−電圧)測定およびC−V(容量−電圧)測定は、単結晶GeN層4が、Ge表面で表面状態を保護することを示す。C−V測定は、ベアのGeに対して大きなヒステリシスを示し、これは多くのトラップを示す。GeNを有する思料は、改良された特徴、即ちより小さなヒステリシスを示す。これについては、更なる記載において、実験でより詳しく説明する。
本発明の具体例にかかる方法は、少なくともGe表面3を含む基板1上に、オーミック接合やショットキ接合を形成するのに使用される。金属/Geコンタクトのバリア高さは、強いフェルミレベルのピンニングを示す金属仕事関数に対して、弱い依存性を示すことが分かっている。これは、高い表面状態の量のためである。
このように、Ge上に良好なオーミック接合を実現することは困難である。良好なオーミック接合とは、500オームより低い、好適には250オームより低い、より好適には150オームより低いような、低コンタクト抵抗を有することをいう。
Geの電子親和力は4.0eVである。理論的に、接合は、金属の仕事関数の違いに基づき、整流コンタクトまたはn−Ge上のオーミックコンタクトとなることが期待されるが、半導体の電子親和力は、実際、このようには振る舞わない。なぜならばバリア高さを固定するGe表面状態の存在のためである。この減少は、当業者に知られている減少である。これゆえに、特に、金属−半導体接合または接続の高いバリアは、使用される金属の仕事関数、半導体の電子親和力、および半導体の表面状態により規定される。
表面状態密度が高い場合、例えばGeの場合(約1e13 1/(eVcm))、バリアの高さは、金属の仕事関数や半導体の電子親和力から独立するようになる。本発明の具体例にかかる方法で形成された、例えばGe(111)基板のようなGe基板1の上のGeN層4の存在は、それらの表面状態を保護する。表面状態の保護(パッシベーション)とは、Ge表面上の単結晶GeN層の存在が、表面状態の影響を低減することを意味する。
異なる金属コンタクトが、コンタクトとn−Geとの間のバリア高さを低減するために、従来、研究されたが、それらの全ての場合、オーミックコンタクトの代わりにショットキコンタクトとなった。高い抵抗値と整流特性が、ベアGe基板上、即ちGeN層4が存在しないGe基板上で、Hf、Ni、Ti、Ta、La、Gd、およびPtに対して見られた(A. Dimoulas, Applied Physics Letters, 89, 252110, 2006参照)。
理論的に、Geの電子親和力と組みあわせた金属の仕事関数から、整流特性が期待され、フェルミレベルのピンニング無しに、バリア高さおよびこれによりコンタクト抵抗は、Crに比較してAlで低くなり、AuやPtよりCrが低くなることが期待される。これは、それらの金属の仕事関数の値による(表1参照)。しかしながら、これは、そのような金属コンタクトがベアのGe基板上に直接形成された場合ではない(後述)。
コンタクトの形成前にGe基板3の上にGeN層4を形成した場合、状況は変わる。なぜならば、本発明の具体例にかかる方法を用いて、Ge上部層3の上にGeN層4を形成すると、Ge中に存在する表面状態の適当な保護が行われるため、本発明の具体例にかかる方法は、基板にコンタクトを形成する前に適用しても良い。表面状態の保護とは、Ge表面3上の単結晶GeN層4の存在がダングリングボンドの数を低減し、表面状態のバリア高さへの影響を減少させることをいう。
これにより、コンタクトを形成する金属に依存して、良好なオーミックコンタクトと良好な整流(ショットキ)コンタクトが得られる。これにより、基板1とコンタクトとの間の、単結晶GeN層4の保護が、より金属の仕事関数に依存して、コンタクト/基板接合のバリア高さを形成できるようになる。これにより、オーミックおよび整流(ショットキ)コンタクトが、適当な仕事関数を有する金属の選択により、容易に形成できるようになる。
単結晶GeN層4の上にコンタクトを形成するために使用される導電性材料は、例えば、Au、Al、Cr、Ag、Cu、Pt、Ti、Co、Niのような金属である。コンタクトは異なる材料のスタックにより形成されても良い。底部で、例えば、金属層を上部に有するAu、Al、Cr、Ag、Cu、Pt、Ti、Co、Niのような金属が、GeまたはGeN/Geと接触するように使用される。上部の金属はキャップ層とも呼ばれ、コンタクト金属を酸化から保護し、例えばAuまたはPtからなる。また、それらの金属を含む合金が使用されても良い。実施に、例えば金属、合金、半導体材料のような全ての導電性金属を使用できる。
Figure 2009545140

表1は、異なる金属の仕事関数の概略を示す。
表1:金属の仕事関数
本発明の具体例により、基板1のGe表面3の上に、GeN層4を形成した場合、4.6eVより低い仕事関数を有する金属に対して、オーミックコンタクトまたは低抵抗のコンタクトが実現される。それらの金属の例としては、AlやCtがある。GeとGeN/Geの双方の上で、5.0eVより高い仕事関数を有する金属はショットキ特性を示す。そのような金属の例は、AuやPtである。これらをまとめると、基板1とコンタクトとの間にGeN層4が存在すると、AlおよびCrコンタクトの場合に、ベアのGe上のAlおよびCrコンタクトに比べて、バリア高さを大幅に低くすることができる。AlやCrより高い仕事関数を有する金属である、AuやPtから形成されたコンタクトでは、バリア高さはより高くなり、明確なショットキ特性が観察された。これについては、更に本願の実験中でより詳しく述べる。
Ge表面において表面状態の影響を低減する能力は、例えばMOSFETで使用するのに適している、Geのp−チャネルトランジスタでの大きな進歩にもかかわらず、今までに得られたn−チャネルMOSFETは、機能が貧弱で、しばしば低いチャネル移動度(IEEE electron device letters, vol. 25, no. 30, march 2004でのべられたように、例えば100cm/Vs)と、100μmのゲート長で約9の幅/長さ比に対して約11μA(0.4V)の低いON状態電流を示す。n型Geの上に良好なオーミックコンタクトを形成する適当な方法が無いことが、ON状態電流を制限する。オーミックコンタクトは、ソースおよびドレインコンタクトとして、半導体デバイスを外界と接続するために、MOSFET構造にとって非常に重要である。
更に、Ge表面で、表面状態の影響を低減する能力は、金属−絶縁体−半導体(MIS)構造で使用するのに適しており、MOSFETが特別の例であるMISFET(金属絶縁体半導体電界効果トランジスタ)構造で、例えばゲートとして使用される。他の回路素子と共に、MISFETは信号パワーおよび電圧利得が可能であり、スイッチングデバイスとしてデジタル回路応用でも使用できる。金属に電圧を与えることにより、ゲートの下の半導体において、電荷が付加または排除される。
これにより、ドレインとソースコンタクトの間のチャネルを通る電流が許容されまたは阻止される。金属と半導体の間の絶縁体は、ゲートからドレインやソースに電流が流れるのを制限する。絶縁体−半導体界面の表面状態は、この電子デバイスのスイッチング速度を制限する。それらの表面状態の低減は、より高いスイッチング速度を可能にし、これにより速いデバイスとなる。界面に存在する表面状態の低減は、絶縁体の堆積前に、Ge表面3を保護することにより得られる。例1(後述)では、窒化されたGe表面を有するMIS構造、即ちMOSFETは、窒化されていないGe表面より、トラップや表面状態の影響が少なくなることを示す。絶縁体として、SiO、SiN、HfO、GdO等を使用できる。
本発明の具体例では、他の材料が、単結晶GeN層4の上に堆積されても良い。例えば六方対称のGe(111)の上に形成された場合、基板1のGe表面3上のGeN層4の存在は、例えば高品質のIII族−窒化物のような高品質の材料の成長を可能にする。以下では、GaNを例として用いるが、他の適当な材料が、単結晶GeN層4の上に堆積されても良い。GeNは、単結晶Ge層4の上に成長した、GeN構造の格子定数と整合する格子定数を有する他の結晶材料の結晶品質を改良する
例えば、六方対称のGe(111)表面3上に単結晶GeN層4が存在すると、GaN5の結晶成長が可能となる。図1Cは、単結晶GeN層4の上に、GaN層5を形成した場合を示す。これは、GeN/Ge基板を窒素ガス流とGaガス流に同時に晒しつつ、基板1を加熱して行われる。
好適には、窒素ガス流とGaガス流は、同等の原子フラックスを有する。換言すれば、窒素ガス流とGaガス流の原子比率は1/1である。堆積されたGaN層5中のGaとNの原子比率も1/1であり、GaN層5中のGaとNの原子比率が1/1とは異なる場合に比較して堆積されたGaN層5中に存在する欠陥は少ないため、良好な結晶品質を得ることができる。しかしながら、本発明の具体例では、窒素またはGaが過剰なフラックスや、原子比率が1/1ではない窒素とGaのガス流を同様に用いても構わない。
GaN層5の成長中に、基板1は、100℃と940℃の間、400℃と940℃の間、好適には550℃と850℃の間、例えば700℃の堆積温度に加熱しても良い。堆積中に、堆積チャンバ中の圧力は、10−6Torrと10−4Torrの間、好適には1×10−5Torrと5×10−5Torrの間である。しかしながら、本発明の具体例では、より高いまたはより低い圧力を用いても良い。GaNの堆積速度は、10nm/hと2000nm/hの間、好適には180nm/hと690nm/hの間であり、圧力、温度、およびガス流量のようなパラメータに依存する。しかしながら、本発明の具体例では、より高いまたはより低い堆積速度を用いても良い。
GaN層5の膜厚は、堆積速度および堆積時間に依存し、0.5nmと1cmの間、好適には0.5nmと100μmの間、より好適には0.5nmと10μmの間、または
更に好適には0.5nmと1000nmの間、0.5nmと500nmの間、0.5nmと100nmの間、0.5nmと20nmの間、0.5nmと10nmの間、0.5nmと2nmの間、または1原子層と5原子層の間に相当する膜厚でも良い。必要な堆積時間は、堆積速度により規定され、特定の応用ではGaN層5に要求される膜厚で規定される。GeN層4のスムースな表面は、その後に形成されるGaN層5が、確実に良好な結晶品質を有するようにする。
本発明の具体例では、GaN層5はドープされても良い。これは、GaN層5の堆積または成長中に行われる。効果的なn型またはp型のドーピングは、電子デバイスの作製に重要である。GaN層5のドーピングは、成長中に、または例えばイオン注入により後に、GaN中に他の元素を導入して行われる。GaNにドーピングする元素の例は、n型GaNの形成にはSi、またはp型GaNの形成にはMgである。補償しなければならない高いn型バックグラウンドドーピング密度(不作為)のため、p−GaNの成長または堆積は困難であることは注意すべきである。
p−GaNの作製が困難であるため、p/n−GaN接合の実現は難しい。構造的な違いから、p型材料の上にnGaNを含むp/nヘテロ接合を作製することも難しい。本発明の具体例にかかる方法は、高品質N−GaNをGe基板上に堆積するのを可能とするため、p/nヘテロ接合、例えばn−GaN/p−Geを高品質で作製できる。
本発明の具体例にかかる方法を用いて、基板のGe表面3上にGeN層4を最初に形成することにより、良好な結晶品質のGaN層5を基板1の上に堆積できる。これは、X線回折(XRD)オメガおよびXRDオメガ/2シータスキャン実験から結論づけられる(後述)。例えば、例えば膜厚が40nmのGaN層5では、オメガスキャンのXRD半値全幅(FWHM)は、100秒と1000秒の間であり、好適には200秒と700秒の間であり、更に好適には300秒と600秒の間である。低いXRDのFWHM値は、良好に繰り返された結晶構造を示す。
これにより、それらのXRDのFWHM値が低いほど、GaN層5の結晶品質は向上し、形成されたGaN/Ge構造は、例えば半導体デバイスに使用されるのに、より適するようになる。これは、より高い電子移動度により、電気特性がより向上するためである。従来の方法でSiまたはサファイア上に数ミクロンの膜厚で堆積させた厚いGaN層5では、200から300のXRDのFWHM値が得られる。
本発明の具体例では、GaN層5がパターニングされて、GeN層4の一部が露出しても良い。先に述べたように、これに続いて、コンタクト6、7が、露出させたGeN層4の部分の上に形成される。形成されたコンタクト6、7は、上述のようにコンタクト6、7の形成に用いられた材料に応じて、オーミックコンタクトまたはショットキコンタクトとなる。これは、図1Cに示される。
これ以降、幾つかの実験について述べる。これらの実験は、単に本発明の説明と理解を容易にするためであり、本発明を如何なる方法においても限定することを意図しないことを理解すべきである。
実験1
第1の実験では、C−V測定へのGeN層4の存在の影響が測定され、本発明の具体例にかかる方法で形成された単結晶GeN層4は、Ge表面3に存在する表面状態を「保護することが示される。
2つの結晶n−Ge(111)(約0.1オーム・cm)の試料が準備された。1つの試料は、700℃と800℃の間の温度で、約1e−5torrの圧力で窒化された。他の試料は、700℃で、約1e−9Torrでアニールして、脱ガスされて、そしてGe表面3に存在する自然GeOが除去された。取り出した直後に、約20nmのSiOが絶縁体として双方の試料の上に堆積され、MIS構造を形成した。これは、特にMOS構造では、MOSFETのゲートとして用いることができる。
続いて、Auコンタクトが、双方の試料の表面上、即ちSiO上に形成された。表面に対向する試料の裏面は、AuGe/Ni/Auにより覆われた。このAuGe/Ni/Auコンタクトは試料の裏面の大きな部分を覆うため、表面積は大きく、それゆえにコンタクト抵抗は低い。実際、AuGe/Ni/Au裏面コンタクトは、オーミックコンタクトとなる。
C−V測定が、双方の試料に対して行われた(図2参照)。電圧は、測定装置のチャックに与えられる。それゆえに、グラフ中の正電圧は、金属上の負電圧に対応する。図2中の曲線10(実線)は、GeN層4を有する試料に対するC−V測定を示し、曲線11(点線)は、GeN層4の無い試料に対するC−V測定を示す。図から、双方に試料で、C−V測定は大きなヒステリシスを有することがわかる。このヒステリシスは、構造に存在する多くのトラップまたは表面状態を示す。
GeN層4を有する試料は、GeN中間層の無い試料に比較して改良された特徴を有し、即ち、より小さなヒステリシスと、負電圧における一定のキャパシタンスが得られる。これは、Ge基板1上に単結晶GeN層4を設けると、コンタクト形成前に窒化を行わないで用いるGe基板の場合と比較して、例えば金属酸化物半導体(MOS)構造のヒステリシスが改良されることを示す。
GaN層4を有する試料のヒステリシスは、GeN層4の無い試料に比べて改良、即ち低減され、これは、GeN層4は、基板1のGe表面3に存在する表面状態の少なくとも一部を保護することを示す。GeN層4を有する試料の残りのヒステリシスは、トラップまたは酸化物中や酸化物の界面の表面状態として説明され、この酸化物は窒化が行われた装置とは別の装置で堆積されたものである。
実験2
第2の実験では、Au/GeN/Geダイオードが形成される(図3参照)。Ge(111)基板1は700℃と800℃の間の温度で窒化され、基板1上に単結晶GeN層4が形成される。続いて、GeN層4の上にレジストが堆積された。フォトリソグラフィの手段で、レジストは、異なる直径を有する円形状にパターニングされた。Au層がこの構造上に堆積された。残りのレジストが除去され、円形のAuコンタクト12が残された。続いて、Auコンタクトの周囲のGeN層4を除去して、メサがエッチングされた。これにより、直径の異なるAuコンタクト6、7が形成された。I−V測定が行われた場合、これにより、異なったドット/コンタクトサイズに対する、異なった電流値となるが、電流密度は等しくなる。
図3に示した構造の上で、直径86μmのAuドットとGe基板1の上の裏面コンタクト20との間でI−V測定が行われた。I−V曲線を、図4に示す。曲線14(実線)は測定結果を示し、一方、曲線15(点線)はフィット(近似)を示す。フィッティングは、レジスタンスRs(基板抵抗、コンタクト抵抗)と直列に接続されたショットキダイオード(金属/GeN/Geコンタクト)を用いて行われた。パラメータIst(飽和電流)、n(理想因子)、およびRsは、最良のフィットが得られるように変化させた。以下の式が用いられた。
Figure 2009545140
式1では、電流Iは、基板抵抗Rsを有する基板に直列に接続されたショットキコンタクトへの印加電圧Vの関数となる。nが1に等しい場合、ショットキコンタクトは理想的であり、基板とショットキコンタクト形成金属との間の界面で再結合は発生しない。
Au/GeN/Geダイオードのフィットから、理想因子nが1.038と求まり、これは多くの再結合が界面で発生せず、それゆえに良好なショットキ特性を示す。これは、Auコンタクト12とn−Ge基板1との間にGeN層4を導入すると、順バイアス状態の電流を制限することにより理想的なショットキ特性は抑制されないことを示す。それゆえに、GeN層4は、金属の仕事関数の関数で、バリア高さをより制御できるようになり、同時に良好なショットキ特性となる。
図5は、図3に示されたAu/GeN/GeダイオードのC−V測定を示す。曲線16(実線)は、500kHzでのC−V測定であり、曲線17(点線)は1000kHzでのC−V特性である。
I−V測定(図4)およびC−V測定(図5)は、Au/GeN/Geダイオードがショットキ特性を示すことを表している。この第2の実験では、また、Pt/GeダイオードおよびPt/GeN/Geダイオードが作製された。それゆえに、抵抗値が0.02から0.2オーム・cmで、キャリア濃度が8e15から8e16キャリア/cmのn型Ge(111)基板1が用いられた。UHV(高真空)装置に入れる直前に、試料は化学的に洗浄されて、金属汚染、粒子、自然Ge酸化物が、基板1の表面から除去された。
次に、真空(約1e−9torr)中で試料はアニールされ、脱ガスされて、残ったGe酸化物が除去された。自然酸化物の除去は、RHEED(反射高電子エネルギー回折)により確認され、再組織化された表面を示し、清浄なGe表面を表す。2つの試料の1つは700℃と800℃の間の温度に加熱され、一方、約1e−5torrの圧力で窒素プラズマに晒される。RHEED測定から、単結晶GeN層4の形成が観察された。
第2の試料は、窒素プラズマに晒すことなく、単に700℃の温度のUHV中で脱ガスされただけである。最後に、2つの試料がUHV装置から取り出され、直ぐに金属堆積装置に入れられ、シャドウマスク(例えば500μmのような直径の孔を有する箔)を用いて、試料の上に金属ドットが堆積された。このマスクを通して、100nm膜厚のAu層をその上に有する20nm膜厚のPt層を堆積することにより、コンタクトが形成され、これにより、直径500μmのコンタクトを形成する。エッチングは行わない。
Pt/GeダイオードとPt/GeN/Geダイオードの双方に対して、C−V測定が、500μm直径のコンタクトに対して行われた(図6参照)。曲線18(実線)は、Pt/GeN/GeダイオードについてのC−V測定であり、曲線19(点線)はPt/GeダイオードについてのC−V測定である。窒化されていないGe試料のキャパシタンスは明らかに低い。負に帯電した表面状態またはトラップがn−Geの空乏領域を増加させる。窒化試料と比較した場合、窒化の無い試料で存在する、追加の直列のキャパシタンスとして認識され、全キャパシタンスの減少となる。これから、PtコンタクトとGe基板1との間のGeN層4の存在は、負に帯電した表面トラップの数を低減することがわかる。
それゆえに、GeN層4の存在は、金属の仕事関数の関数として、バリア高さをより制御できる。バリア高さは低減でき、オーミックコンタクトを実現することができる。GeN層4は同時に良好なショットキ特性を与えることができる。
実験3
第3の実験では、30分間、GeN層4がn型Ge(111)基板1の上に形成される。8e15から8e16キャリア/cmのキャリア密度を有するn型Ge(111)基板1が、金属有機物化学気相成長(MOCVD)装置に入れられた。次に、基板1が
800℃に加熱され、一方、30分間、8slm(Standard Litre per minute)のアンモニア流に晒された。分光偏光解析が、Ge基板1上に薄いGeN層4が形成されたことを示した。500μmの直径を有し、その上に100nm膜厚のAu層を有する100nm膜厚のAl層を含むコンタクトが、GeN層4の上に形成された。I−V測定が、GeN/Ge上の500μm直径のコンタクトと、Ge基板1の裏面との間で行われた(図7参照)。また、I−V測定が、2つの500μm直径のコンタクトの間で行われた(図8参照)。
Al/GeN/Geコンタクトに対して、−0.5Vの抵抗は268オームである。−10Vと10Vとの間の特性は、明らかに直線である(図7参照)。−1Vでの電流密度は−1.8A/cmであり、これは、−2.5mA/cmの電流密度を示すベアGeの上のAlコンタクトより高い。電流密度は、プラズマで窒化されたGe上でのAlコンタクトの場合(16.6A/cm)より低い。これは、後者のGeN層が、より薄いためである。
−0.5Vでの2つのコンタクトの間の抵抗(図8)は、ベアGe表面上のコンタクトの抵抗、250000オームよりずっと低い(高温窒化を有するUHVシステム中で準備した試料(−0.5Vで19オーム)に対するより、抵抗は高い)。なぜならば、このMOCVD層はより厚いからである(分光偏光解析による)。
この実験から、基板をアンモニアに高温で晒すことにより、Ge(111)基板1の上にGeN層4が形成できることがわかる。更に、GeN層の上に形成されたAlコンタクト6、7は、ベアGe基板1の上に形成された同じコンタクトと比較して、低いコンタクト抵抗を有するが示された。
実験4
この第4の実験では、n型Ge基板1の窒化の影響が、金属コンタクト6、7の特性に関して分析された。それゆえに、窒化した、および窒化しない試料のI−V特性が、異なった金属、即ち、Al、Au、Cr、Ptについて比較され、基板1とコンタクト6、7の間の単結晶GeN層4の存在の、I−V測定への影響が調べられた。I−V測定は、2つのコンタクト6、7の間と同様に、1つの金属コンタクト6と、Ge基板1の裏面コンタクト20との間で行われた。
これは、窒化工程を有し、そのためGeN層4を含む試料に対して、図9(a)と図9(b)にそれぞれ模式的に示される。他の試料では、GeN層4は存在せず、金属コンタクト7、7はGe基板1に直接接合している。本発明の具体例にかかる方法で得られた単結晶GeN層4の影響が、(低温での窒化で得られた(従来技術))アモルファスGeN
の影響とともに、調査された。
第4の実験では、抵抗が0.02から0.2オームで、キャリア濃度が8e15から8e16キャリア/cmの、n型Ge(111)基板1が用いられた。UHV(高真空)装置に入れる直前に、試料は化学的に洗浄されて、金属汚染、粒子、自然Ge酸化物が、基板1の表面から除去された。次に、真空(約1e−9torr)中で試料はアニールされ、脱ガスされて、残ったGe酸化物が除去された。自然酸化物の除去は、RHEED(反射高電子エネルギー回折)により確認され、再組織化された表面を示し、清浄なGe表面を表す。
選択された金属のそれぞれについて、2つの試料が準備された。2つの試料の1つは700℃と800℃の間の温度に加熱され、一方、約1e−5torrの圧力で窒素プラズマに晒された。RHEED測定から、単結晶層の形成が観察された。更に、X線光子放出分光法(XPS)測定が、Ge基板1上のGeN層4の形成を表した。第2の試料は、単にUHV装置中で700℃の温度で、窒素プラズマに晒すことなく、脱ガスのみが行われた。
最後に、2つの試料がUHV装置から取り出されて、(GeOの形成を防止するために)直ぐに、シャドウマスク上に金属層を堆積することにより2つの試料上に金属ドットが形成される金属堆積装置に入れられた。金属ドットを形成するために堆積された金属層の膜厚は、20nmに固定された。金属の酸化を防止するために、100nm膜厚のAuキャップ層が金属の上に堆積された。形成された金属ドットまたはコンタクトは、500μmの直径を有する。この実験は、上述の金属、即ちAl、Au、Cr、Ptのそれぞれに対して繰り返された。裏面のメタライゼーション、即ちGe基板1の裏面へのコンタクトの形成は、AuGe/Ni/Au(120nm/15nm/100nm)で行われた。
500μmの直径を有する1つの金属コンタクト6と、Ge基板1の裏面コンタクト20との間(図9(a)に示されたような実験セット)で、500μmの直径を有する2つの金属コンタクト6、7の間(図9(b)に示されたような実験セット)と同様に、I−V測定が行われた。オーミックコンタクトの場合、窒化あり、および窒化無しの試料の双方で、I−V測定中で、線形特性(線形挙動)が期待される。基板1の表面の、金属/基板コンタクトの整流特性の場合、図9の模式的な表示は、裏面コンタクト(図9(a))を用いた場合に整流特性が測定され、表面の2つのコンタクト(図9(b))の場合には低い電流密度が測定されることが期待される。
Geの電子親和力は4.0eVである。使用される金属の仕事関数に基づいて、この第5の実験で形成された全てのコンタクトは、n−Ge上で整流コンタクトを与えることが期待される。なぜならば、使用される金属の異なる仕事関数は、電子親和力より大きいからである。
表1より、Al、Au、Cr、Ptの仕事関数がそれぞれ、4.28eV、5.1eV、4.55eV、および6.35eVであることがわかる。もし、Ge基板1の表面に表面状態が存在しなければ、バリア高さは、単に、金属の仕事関数と半導体の電子親和力に依存するであろう。例えば、Alでは、Alの金属仕事関数(4.28eV)とGeの電子親和力(4.0eV)の差は0.28eVである。これより、表面状態の無い場合には、n−Ge/Alコンタクトでは、0.28eVのバリア高さが期待される。実効的なバリア高さは、I/V測定から推理され、以下の表3のようになる。
金属コンタクト6とGe基板1の裏面コンタクト20との間のI−V測定が、上述の異なった金属に対して行われた。オーミックコンタクトの場合、それらのI−V測定で、線形特性が期待される。Ge基板1の裏面での、金属/Geコンタクトは、裏面を完全に覆い、これにより大きな表面積が得られる。それゆえに、オーミック特性がこのコンタクトに対して観察される。金属コンタクト6とGe基板1の裏面コンタクト20との間のI−V測定が、表10に示される。図10(a)はAl/GeN/Ge(曲線21)とAl/Ge(曲線22)、図10(b)はCr/GeN/Ge(曲線21)とCr/Ge(曲線22)、図10(c)はAu/GeN/Ge(曲線21)とAu/Ge(曲線22)、図10(d)はPt/GeN/Ge(曲線21)とPt/Ge(曲線22)のI−V測定を示す。
図から、AlコンタクトおよびCrコンタクトは、ベアのGe表面に直接形成した場合は整流特性を示すが、窒化されたGe基板1の上に形成した場合、換言すれば本発明の具体例にかかる方法で形成したGeN層4の上に形成した場合はオーミック特性を示すことがわかる。これは、I−V測定の結果がまとめられた表2にも示される。表2は、ベアのGe上、およびGeN/Ge上の双方の上にコンタクトを形成するために用いた異なった金属に対して、500μm直径のコンタクト6とGe基板1の裏面コンタクト210との間に、−1Vが与えられた場合(500μmコンタクトの上の針が−1Vであり、チャックは接地)の抵抗が、対応する電流密度とともに示される。
Figure 2009545140

表2:異なったコンタクト材料を用いたI−V測定結果
Ge基板上に金属が接続された場合、全ての場合で、高い抵抗値、即ち16000オームより大きな抵抗値と、低い電流密度、即ち5e−2A/cmより低い電流密度が見られ、整流特性が得られることを示している。GeN/Ge基板上のAlコンタクトおよびCrコンタクトの場合、より低い抵抗値、即ち、150オームより低い抵抗値と、より高い電流密度、即ち3A/cmより高い電流密度が見られ、低抵抗のオーミック金属コンタクトであることを示している。GeN/Ge基板上のAuコンタクトおよびPtコンタクトの場合、高い抵抗値、即ち、10000オームより高い抵抗値と、低い電流密度、即ち5e−2A/cmより低い電流密度が観察された。
AuおよびPtに比較した場合のAlおよびCrの異なった特性は、それらの金属の異なった仕事関数(表1参照)により説明できる。AlおよびCrは、AuおよびPtより低い仕事関数を有する。図10と表2のデータは、ベアのGe基板上に形成されたAlコンタクトやCrコンタクトに対して、GeN保護膜(パッシベーション)は、AlコンタクトやCrコンタクトのバリア高さを十分に低くすることを示している。AuおよびPtに対して、これらはAlやCrより高い仕事関数を有する金属であり、それゆえに、明確なショットキ特性が観察される。この実験で形成されたコンタクトのバリア高さの概要が表3に示される。
Figure 2009545140

表3:異なったコンタクトについてのバリア高さの概要
I−V測定は、2つの金属コンタクト6、7の間で行われた(図9(b)に示されたような実験セットアップ)。これらのI−V測定の結果が図11に示される。図11(a)はAl/GeN/Ge(曲線23)とAl/Ge(曲線24)、図11(b)はCr/GeN/Ge(曲線23)とCr/Ge(曲線24)、図11(c)はAu/GeN/Ge(曲線23)とAu/Ge(曲線24)、図11(d)はPt/GeN/Ge(曲線23)とPt/Ge(曲線23)のI−V測定を示す。
0.5Vで測定された抵抗が、以下の表4に示される。Al/GeN/GeコンタクトやCr/GeN/Geコンタクトの場合(上述)のような、オーミックコンタクトの場合、I−V測定において、線形特性が期待される。図11(a)、即ちAl/GeN/Geコンタクトの場合、−0.5Vと+0.5Vの間で線形特性が観察される。図11(b)、即ちCr/GeN/Geコンタクトの場合、−0.4Vと+0.4Vの間で線形特性が観察される。
Figure 2009545140

Figure 2009545140

表4:0.5Vにおける2つの500μm直径の金属コンタクト間の抵抗
Au/GeN/GeコンタクトやPt/GeN/Geコンタクトである、金属/基板コンタクトの整流特性またはショットキ特性の場合(上述)、逆方向の電流(負電圧)は低くなる。GeN/Ge基板1の上に形成された2つのコンタクト6、7の間でI−V曲線を測定した場合、1つは順方向で、他方は逆方向(正電圧と負電圧の場合)となる。なぜならば、表面に2つのコンタクトがある場合、1つのショットキコンタクトはいつも逆方向であるため、低電流密度と高抵抗が観察される。
図9(b)に示すように、電流は、左側の金属/GeN/Ge接合を通って流れ、右側の金属/GeN/Ge接合を通って戻る。この結果、ショットキコンタクトの場合であっても、対称的なI−V曲線が測定される。しかしながら、ショットキコンタクトの場合、電流密度は、オーミックコンタクトや小さなバリア高さでのコンタクトに比較して、非常に低くなる。
図11および表4から、AlコンタクトやCrコンタクトとGe基板1との間の抵抗は、Ge基板1上にGeN層4が存在しオーミック特性を示す場合に比べて非常に低くなることが見られる。Ge基板にGeN層4を形成した場合、特にAlとCrの場合、金属コンタクト6、7とGe基板1の間の抵抗が大幅に低減される。AuやPtのようなより高い仕事関数を有する金属では、金属コンタクト6、7とGe基板21の間の抵抗が、より低い仕事関数を有する金属の場合(AlやCr)に比較して、高くなる。
これらの実験から、n−Ge(111)基板1の上に、本発明の具体例で形成された単結晶GeN層4が存在すると、例えばAlやCrのような、十分に低い(Auより低い)仕事関数を有する金属に対しても、ベアのn−Ge基板の上に形成された金属コンタクトのコンタクト抵抗に比較して、金属コンタクト6、7のコンタクト抵抗を低減できることがわかる。
実験5
GeN/Ge基板上にAlコンタクトに対して実験4で上述したデータを、低抵抗の目的でn−Geと接触するためにしばしば使用される他のコンタクトのデータと比較した。Ge上のコンタクト抵抗を下げるために、AuGe/Ni/AuやNiのような使用される金属の特別な選択が行われ、更なる抵抗の低減のために、コンタクトの形成後にアニールが組みあわされた。
Ge上にAuGe/Ni/Auコンタクトを形成するために、以下のプロセス工程が行われた。8e15から8e16キャリア/cmのキャリア濃度を有するn型Ge(111)基板1が、自然Ge酸化物を除去するために水に浸責された。次に、AuGe/Ni/Auがシャドウマスクを通して堆積され、形成(N/H)ガス中で380℃でアニールされた。この金属スタックのアニールは、異なった金属を混ぜ、Ge基板にも拡散ささる。これはコンタクト抵抗を低くする。
GeをNiに接触させるために、以下の処置が行われた。8e15から8e16キャリア/cmのキャリア濃度を有する他のn型Ge(111)基板1が、水中に浸責されてGe酸化物が除去された。次に、Niがシャドウマスクを通して堆積され、窒素ガス中で350℃でアニールされた。NiはGeの電子親和力(4.0eV)より高い仕事関数(5.15eV)を有するため、形成されたコンタクトは、Ge表面に表面トラップの無い場合、n−Ge上でショットキ特性を示すことが期待される。アニールによりNiGeが形成され、コンタクト抵抗は低減される。
金属コンタクトの間で、即ち、Ge基板1上のAuGe/Ni/Auコンタクト、Niコンタクトのそれぞれについて、Ge基板1の裏面コンタクトとの間で、双方の試料について、−1VでI−V測定が行われた。AuGe/Ni/AuコンタクトおよびNiコンタクトは、上述のプロセス(実験4参照)により、ベアのGe基板1上およびGeN/Ge基板上の、100nmAuを上部に有する20nm膜厚のAlコンタクトの抵抗と比較された。結果が表5にまとめられる。
Figure 2009545140

Figure 2009545140

表5:金属コンタクトとGe基板の裏面コンタクトとの間の、−1Vにおける電流密度
Alコンタクトの場合、Alの堆積後に、アニールが行われず、または他の処理が行われた。I−V特性から、Al/GeNコンタクトの抵抗が、Geのコンタクトにしばしば使用される他のコンタクトより、ずっと低いことが分かる。図12は、上部コンタクト6とGe基板1の裏面コンタクト20の間のI−V測定の結果を示す。曲線28は、Al/GeN/GeコンタクトについてのI−V測定、曲線29は、アニール後のNi/GeについてのI−V測定、曲線30はアニール後のAuGe/Ni/Au/GeコンタクトについてのI−V測定を示す。
これらの実験から、n−Ge(111)基板1の上に、本発明の具体例にかかる方法で形成された単結晶GeN層4が存在すると、3.4A/cmの高い電流密度と、これにより低いコンタクト抵抗が提供されることがわかる。Al/n−GeN/Geコンタクトで得られた電流密度は、ベアのGe基板上のAlコンタクト、または低いコンタクト抵抗のために従来技術で使用されたAuGe/Ni/AuコンタクトやNiコンタクトより、ずっと高くなる(表5参照)。
これは、コンタクトの形成前に、本発明の具体例にかかる方法で、Ge基板1の上にGeN層4を最初に形成することで、オーミックコンタクトまたは低抵抗コンタクトは形成できることを示す。これは、AuGe/Ni/Auコンタクトの形成よりも、容易で安価となる。
実験6
実験6では、n型Ge(111)基板1が700℃と800℃の間の高温で窒化され、基板1の上に薄い単結晶GeN層4を形成する。GeN層4の存在は、RHEED測定および分光偏光解析により確認された。試料は、2%HF溶液に、1分間浸責された。分光偏光解析は、この浸責後に、GeN層4の除去を示した。試料は、次に、UHV装置に入れられた。試料は、約350℃で10分間アニールされ、試料の脱ガスが行われた。RHEED測定はGeN層4の除去とGe表面の良好な再構造化を示した。
UHV装置から取り出した直後に、100nm膜厚のAl層がシャドウマスクを用いて堆積された。酸化からAlを保護するために、100nm膜厚のAl層は、100nmのAuで覆われた、電流−電圧測定は、Alコンタクト6とGe基板1の裏面コンタクト20の間で、明らかに整流特性(低電流密度)を示し、また、2つの500μm直径のコンタクト6、7の間で高い抵抗を示した。図13は、500μmコンタクト6と、裏面コンタクト20に間のI−V測定結果である。曲線31は、Al/GeN/GeコンタクトについてのI−V測定、曲線32は、Al/GeコンタクトについてのI−V測定、曲線33は、GeNがHFにより除去されたAl/GeコンタクトについてのI−V測定を示す。
図14は、2つの500μm直径のコンタクト6、7の間のI−V測定の結果を示す。曲線34は、Al/GeN/GeコンタクトについてのI−V測定、曲線35は、GeNがHFにより除去されたAl/GeコンタクトについてのI−V測定、曲線36は、Al/GeコンタクトについてのI−V測定を示す。図15は、図14に示された、Al/Geコンタクト(曲線32)、およびGeNがHFにより除去されたAl/Geコンタクト(曲線33)についての、2つの500μm直径のコンタクト6、7の間のI−V測定の拡大である。これは、薄いGeN層4が、コンタクト抵抗を下げる原因であり、窒素がGeにドーピングされるためではないことを示す。
これはまた、高温での窒化はGe基板に影響せず、一方で、金属(例えばAuGe/Ni/Au)のアニールが必要とされる他のコンタクト方法では、金属がGe中に拡散し、金属コンタクトの下部のGe基板に影響を与える。GeN層は、それゆえに所定の位置で容易に除去され、即ち、パターニングされても、下層のGe基板に変化や損傷は与えない。
実験7
この実験では、良好な品質の層が、本発明の具体例にかかる方法で形成された単結晶GeN層4の上に堆積または成長された。それゆえに、GaN層5がGeN/Ge(111)基板の上に成長され、このGaN層5の結晶品質が研究された。第1にGe(111)基板1が洗浄され、基板1の表面に存在する例えば酸化物および/または有機材料が除去された。
洗浄は、化学洗浄で行われた。洗浄の後、Ge(111)基板1はMBE装置に入れられ、脱ガスされるとともに、約550℃まで加熱された。GaN層5の成長に先立って、基板1のGe表面3が550℃と750℃の間の窒化温度で、窒素ガス流に晒され、続いてGaN層5の結晶成長が可能な、GeN層4が形成された。GeN層4の形成後、最適な成長条件を求めるための異なった実験のために、550℃と800℃の間の異なった堆積温度で、窒素ガス流の隣でGaソース流が提供されてGaN層が堆積された。
この例では、プラズマアシストMBEが使用され、これにより窒素ガス流の窒素ソースは、この例では、窒素プラズマにより形成された。窒素ガス流およびGaフラックスは、好ましくは同じ原子フラックスを有する。堆積中、堆積チャンバの圧力は10−5Torrのオーダーである。堆積速度は、180から690nm/hのオーダーである。1.5nmと450nmの間の膜厚を有する異なったGaN層5が堆積された。
成長中、異なったGaN層5の表面モフォロジと結晶品質が、RHEED観察された。成長したGaB層5は、続いてXRDのオメガ−2シータスキャンとオメガスキャンで研究された。
第1の実験では、約10nmの薄いGaN層5が、堆積温度550℃で堆積または成長させた。この薄いGaN層5の上に、約310nmの薄いGaN層を、より高い750℃の温度で堆積させた。
実験の第2のセットでは、約35nmの薄いGaN層が、750℃の温度で堆積された。この薄いGaN層5の上に、約290nmのより厚いGaN層が、この薄いGaN層の堆積温度より低い異なった温度、即ち、約550℃m約620℃、および約690℃で堆積された。約800℃の温度(即ち、薄いGaN層の温度より高い)での成長が行われたが、しかし得られた層の結晶品質は、750℃で成長させた試料より良くはなかった。
これらの実験から、最良の結晶品質を有するGaN層5は、より高温即ち750℃で、薄い層および厚い層の双方を堆積させた場合に得られたと結論づけられた。堆積温度がより高いほど、結果の層の結晶品質はより良くなることがわかった。しかしながら、750℃より高い堆積温度では、堆積された結晶の結晶品質は、本質的に改良されない。更に、GaN層が非常に高温で堆積された場合、RHEEDは表面の粗さを示した。
GaN成長が始まった時、RHEED回折パターンは、Ge線からGaN線に、数10秒でスムースに遷移した。遷移中に、表面の粗は観察されない。RHEED線はスムースなままでスポットとはならず、平坦な表面であることを示した。これは、GaN格子が、Ge結晶の上で良好にフィットしていることを示す。これは、薄いGeN層4が存在するためであり、その膜厚は単に1原子層から2原子層である。
RHEED回折パターンで見られるメインの線の間隔は、Geの窒化では変化しない。これは、形成されたGeN層4が、下層の基板1のGeと同じ面内格子パラメータを有することを示す。この結果は、GaNとGeの間の理論的な格子不整合が−20.3%であることに基づく予想と矛盾する。この大きな格子不整合からGaN成長の初期において、RHEED実験中に、粗さが観察されること予想される。
RGEED線の間隔は、GaN成長の初期において急峻に変化する。GaNとGe格子の線の間隔の分析から、基板1の上に成長させた約40nmの薄いGaN層5で、3.20(±0.02)Åの面内格子パラメータが引き出される。これは、GaN層は応力がかからず、GaN成長は最初から緩和状態であることを示す。結晶に応力がかかった場合にこの応力を緩和するために欠陥が発生するため、これは良い兆候である。
表6に、Ge(111)上の38nm膜厚のGaN層について、結晶品質についての結果が示される。
Figure 2009545140

Figure 2009545140

表6:Ge(111)上の38nm膜厚のGaN層についての実験結果
Ge(111)上の38nm膜厚のGaN層5の例では、オメガスキャンのXRDのFWHM値が、単に371秒角となり(図16参照)、これは、この層5の薄い膜厚を考慮すると非常に良好である。XRDのFHMが低くなるほど、GaN層5の結晶品質が良好になり、例えば半導体デバイスで使用するために、形成されたGaN/Ge構造はより好ましくなる。これは、より高い電子移動度により、電気的特性がより良くなるためである。
参照番号25で表される薄い層のフリンジ(fringe)が、オメガ/2シータスキャンで見られる(図17参照)。そのようなフリンジ25の存在は、またキエッシグフリンジ(Kiessig fringe)とも呼ばれ、GaN層5(ピーク26で表示)とGe基板1(ピーク27で表示)との間の良好な界面品質を示す。GeN層4は、上述のように、好適には数原子層より厚くなく、GeとGaNの間では自然な遷移が形成されるが、XRD実験で観察するには薄すぎる。
この例で形成されたGaN層5は、GaNと基板との間に少なくとも1つの中間層を有するように、Si基板上に成長または堆積されたGaNの結晶品質と同等、またはより良好な結晶品質を有し、これは良好な品質のGaNと基板との間に少なくとも1つの中間層(低温で形成された低品質のGaN層)を有するサファイア上のGaNで得られた結晶品質と同等である。薄いGaN層、即ち1μmより大きい膜厚を有するGaN層5(前述)では、サファイア上のGaNで、XRDオメガスキャンの平均値300秒角が得られ、Si上のGaNで、XRDオメガスキャンの平均値600秒角が得られた。
薄層では、GaNをその上に成長させるために、他の基板は比較にならない。この例の40nm膜厚のGaN層5のような薄層は、Si、サファイア、またはSiCの上には、Ge上のGaNについての本発明の具体例にかかる方法で得られたような良好な品質では成長することができない。より厚い層では、サファイアが良好な品質を与える。
XRDオメガ/2シータスキャン分析(図17)から、面外の格子パラメータ5.1897(±0.0008)Åが、GaNピーク26の位置(角度)を見ることにより見出された。これは、5.18524Åの標準格子パラメータを有するこの実験値と比較して、この例で得られたGaN層5は、成長後に小さな圧縮応力下にあることを意味する。これは、−87mの半径(radius)が測定されたGaN/Ge構造で行われた曲率測定と一致する。この結果は、GaNとGeの間の−20.3%の理論的な格子不整合に基づく予想と矛盾する。この格子不整合の値からは、非常に広い引っ張り応力が予想される。
第1の例により形成された窒化Ge基板で行われたX線光電子分光法(XPS)測定は、Ge(図18A参照)およびGeN(図18B参照)のピークを示す。図18A中の、Geピークの直後の第2の小さなピークは、Ge−窒素の接合による。図18Bは、この第2の、小さなピークが窒化物結合によることを証明する。なぜならば、この結合エネルギーは、(WN、BN、およびNaSCNに対して)参照の窒化物の結合エネルギーと一致するからであり、図18Bに示すように、これらは397eVと398eVとの間にある。図18Aは、Ge基板(Ge−Ge結合)に起因する大きなピークを示す。図18A中の小さなピークは、Geと他の元素との結合による。
図18Bは、窒素と他の元素との結合に起因するピークを示す。このことは、図18Aの小さなピークはGeとNの結合によることを示す。例えばGeのような、元素の結合のピークは、他の元素と結合した場合に、わずかだけシフトする。Nと結合したGeのピークは、Geと結合したGeのピークに対して、わずかにシフトしている。
GeN層の膜厚を示すピークの大きさが表れる。小さなピークからは、GeNの膜厚が見積もれる。図14Aのスペクトラムの最も小さなピークがGeに対応する場合、0.7nmの膜厚が見出される。図7Aおよび図7Bに示す測定は、Ge基板1とGaN層5との間にGeN層4の形成を示す。
表7は、XPS測定で見出された原子濃度が、窒素ガス流に晒す前後において、Ge基板1の表面に対して表される。晒した後、GeとNの双方が存在し、GeN層4の存在が示される。
Figure 2009545140

表7:窒素ガス流に晒す前(RefGe)と、晒した後(GeN/Ge)の、Ge基板上で21.88°で測定した原子濃度
GaNの堆積や成長に先んじるGeN層4の形成は、六方対称のGe表面の上に、予想したよりも良好にGaNがフィットすることを示し、これは先に述べた応力により確認された。GaNとGeの間の熱的不整合は小さく(+5.5%)、成長後に試料が冷却された場合、小さな圧縮応力となる。
Ge基板1の上の450nm膜厚のGaN層5に対するSIMSの結果は、Ge基板1へのGa原子の限定的な拡散と、GaN層5へのGe原子の限定的な拡散を示す。
この実験から、GeN/Ge基板の上に堆積されたGaN層5のための最高の層品質は、約50nmまたはそれ以下の薄層で得られることが結論づけられる。より薄い層に対して、品質は僅かに低下するが、なお良好である。これは、GaN層5が薄くなった場合、Ge基板1と異なるGaNの熱吸収のために表面温度が変化し、また熱条件が異なるという事実による。これにより、成長中、表面温度が変化し、それゆえに同様に最適な要求される成長パラメータも変化する。
実験8
この実験では、InN層が実験9で得られた構造と同じ構造の上に成長させ、言い換えれば、GaN/GeN/Ge構造の上にInN層が成長させられた。この例では、GaN層5は5nmの膜厚を有し、GaN層5の上のInN層は50nmの膜厚を有する。839秒角のオメガ/2シータFWHMと、903秒角のオメガスキャンFWHMが測定された。
ロッキングカーブ値は、Ge基板上のInNに対して以前に報告されたものより大幅に小さく、これは、GaN層の上に堆積したInN層が良好な結晶品質を有することを意味する。オメガ/2シータスキャンでは、GeNピークは観察されなかった。これは、GeN層は、1原子層または2原子層の膜厚であることが好ましく、ほんの1原子層または2原子層の膜厚の場合、2つの材料即ちGeとGaNの間の結合または遷移として考えられるからである。
実験9
更なる例では、GeN/Ge(111)上へのAlNの成長が研究された。それゆえに、基板1の窒化後に、約97nm膜厚のAlN層が、Ge(111)基板1の上も成長された。約248秒角のオメガ/2シータスキャンのFWHMが観察された。オメガスキャンのFWHMは、約1828秒角であった。Ge上に成長したGaNに比較した場合、結晶品質は低い。にもかかわらず、本発明の具体例にかかる方法を用いてGeN層4が形成された場合、GeN/Ge基板の上に結晶AlNが成長できることが立証された。
実験10
本発明の具体例にかかる方法を用いて、即ち、最初にGe基板1上にGeN層4を形成することにより、Ge基板1の上にInNを成長することが可能なことが、更に示された。この実験では、InN層の成長が、ベアのGe基板の上と同様に、GeN/Ge基板の上でも行われた。双方の場合において、即ち、窒化が行われた場合と、窒化が行われなかった場合の双方で、InNの成長が250℃と350℃の間の温度で行われた。
InNの成長に先立つ窒化は、結晶InNを形成し、一方、窒化工程の無いプロセスで、それゆえに基板とInN層の間にGeN層4が形成されない場合は、アモルファス(非結晶)InNとなる。これは、オメガ/2シータスキャンでInNピークが無いことから確認される。
実験11
更なる実験では、約8%のAl、および約92%のGaを含むAlGaN層が、約750℃の温度で、GeN/Ge基板上に形成された。この場合のAlGaNの品質は、同等の膜厚のGaN層の品質よりわずかに劣るが、なおも非常に良好である。オメガ/2シータスキャンでは、AlGaNピークは、純粋のGaNに比較して少し右に動いた。なぜならば、合金中に追加のAlが存在するためである。この実験から、本発明の具体例にかかる方法を用いて形成されたGeN/Ge基板上に、高品質のAlGaNが成長できることがわかる。
実験12
最後の実験では、本発明の具体例にかかる方法を用いて基板1の上にGeN層4を形成した後に、(110)方向に約4.7°のミスオリエンテーションを有するGe(111)基板1の上に、約300nm膜厚のGaN層5が成長される。基板温度と窒素ガス流は、良好な結晶品質が得られるように最適化された。[0002]軸回りのファイスキャン(phi scan)(図17参照)が行われた。オメガ/2シータスキャンでは、軸上のGe(111)基板に対する2つの代わりに、1つのGaNピークのみが観察された。異なったピークは、相の面内で回転した、異なったGaN相の存在を表す。1つのピークのみが存在するという事実は、1つのGaN相のみが存在することを示す。これは、軸上の基板の2つに代えて1つのGaN相を得るために、オフカットGe(111)基板1が使用できることを示す。
本発明にかかるデバイスについて、好適な具体例、特定の構造や形態が、材料とともに、ここで検討されたが、形態や細部の様々な変化や変形は、添付の請求の範囲により規定された本発明の範囲から離れることなく行うことができる。

Claims (31)

  1. 基板(1)の上に単結晶GeN層(4)を形成する方法であって、基板(1)は少なくともGe表面(3)を含み、
    この方法は、基板(1)を550℃と940℃の間の温度に加熱するとともに、基板(1)を窒素ガス流に晒す工程を含む方法。
  2. 基板(1)は、少なくとも六方晶構造のGe表面(3)を含む請求項1に記載の方法。
  3. Ge表面(3)は、0°と15°の間のオフカットの(111)オリエンテーションを有する請求項1または2に記載の方法。
  4. 基板(1)を窒素ガス流に晒す工程は、NまたはNHを含む窒素ガス流に基板(1)を晒すことにより行われる請求項1〜3のいずれかに記載の方法。
  5. 更に、プラズマを供給するとともに、基板(1)を窒素ガス流に晒す工程を含む請求項1〜4のいずれかに記載の方法。
  6. Ge表面(3)は、基板(1)の加熱により再構造化される請求項1〜5のいずれかに記載の方法。
  7. 更に、GeN層(4)をパターニングする工程を含む請求項1〜6のいずれかに記載の方法。
  8. 更に、単結晶GeN層(4)を形成した後に、基板を650℃より低い温度まで冷却する間、窒素ガス流を維持する工程を含む請求項1〜7のいずれかに記載の方法。
  9. 基板(1)上に金属コンタクト(6、7)を形成する方法であって、
    請求項1〜8のいずれかにかかる方法を用いて、少なくともGe表面(3)を含む基板(1)の上に単結晶GeN層(4)を形成する工程と、
    単結晶GeN層(4)の上に金属コンタクト(6、7)を形成する工程と、を含む方法。
  10. 単結晶GeN層(4)の上に金属コンタクト(6、7)を形成する工程は、金属コンタクト(6、7)がオーミックコンタクトとなるように行われる請求項9に記載の方法。
  11. 単結晶GeN層(4)の上に金属コンタクト(6、7)を形成する工程は、金属コンタクト(6、7)がショットキコンタクトとなるように行われる請求項9に記載の方法。
  12. 基板(1)上に少なくとも1つのIII族−窒化物層を形成する方法であって、
    請求項1〜8のいずれかにかかる方法を用いて、少なくともGe表面(3)を含む基板(1)の上に単結晶GeN層(4)を形成する工程と、
    単結晶GeN層(4)の上に少なくとも1つのIII族−窒化物層を形成する工程と、を含む方法。
  13. 単結晶GeN層(4)の上に少なくとも1つのIII族−窒化物層を形成する工程は、550℃と850℃の間の堆積温度で、少なくとも1つのIII族−窒化物層を堆積させて行われる請求項12に記載の方法。
  14. 更に、少なくとも1つのIII族−窒化物層の、少なくとも1つをパターニングする工程を含む請求項12または13に記載の方法。
  15. 半導体プロセスでの、請求項1〜14に記載のいずれかに記載の方法の使用。
  16. ジャンクションダイオードを作製する製造プロセスでの、請求項1〜14に記載のいずれかに記載の方法の使用。
  17. 少なくともGe表面(3)を含む基板(1)と、
    基板(3)のGe表面(3)の上で、これと直接接触する単結晶GeN層(4)と、を含む構造。
  18. Ge表面(3)は、六方対称を有する請求項17に記載の構造。
  19. Ge表面(3)は、(111)オリエンテーションを有する請求項17または18に記載の構造。
  20. Ge表面(3)は、0°と15°の間のオフカットの(111)オリエンテーションを有する請求項19に記載の構造。
  21. 単結晶GeN層(4)は、0.3nmと10nmの間の膜厚を有する請求項17〜20のいずれかに記載の構造。
  22. 単結晶GeN層(4)がパターニングされた請求項17〜21のいずれかに記載の構造。
  23. 更に、単結晶GeN層(4)に直接接続された金属コンタクト(6、7)を含む請求項17〜22のいずれかに記載の構造。
  24. コンタクトがオーミックコンタクトである請求項23に記載の構造。
  25. コンタクトがショットキコンタクトである請求項23に記載の構造。
  26. 更に、GeN層(4)の上に、少なくとも1つの絶縁層を堆積させる請求項17〜25のいずれかに記載の構造。
  27. 少なくとも1つの絶縁層は、SiN、SiO、HfO、および有機材料からなるグループから選択される請求項26に記載の構造。
  28. 更に、単結晶GeN層(4)の上に、少なくとも1つのIII族−窒化物を含む請求項17〜27のいずれかに記載の構造。
  29. 少なくとも1つのIII族−窒化物の少なくとも1つがパターニングされた請求項28に記載の構造。
  30. 請求項17〜29のいずれかに記載の少なくとも1つの構造を含む半導体デバイス。
  31. 半導体デバイスは、ジャンクションダイオードである請求項30に記載の半導体デバイス。
JP2009521071A 2006-07-27 2007-07-20 基板上への単結晶GeNの成長 Active JP5204105B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US83425706P 2006-07-27 2006-07-27
US60/834,257 2006-07-27
EP07005755.9 2007-03-21
EP07005755A EP1883103A3 (en) 2006-07-27 2007-03-21 Deposition of group III-nitrides on Ge
PCT/BE2007/000087 WO2008011688A2 (en) 2006-07-27 2007-07-20 GROWTH OF MONOCRYSTALLINE GeN ON A SUBSTRATE

Publications (2)

Publication Number Publication Date
JP2009545140A true JP2009545140A (ja) 2009-12-17
JP5204105B2 JP5204105B2 (ja) 2013-06-05

Family

ID=38042784

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2009521133A Expired - Fee Related JP4917152B2 (ja) 2006-07-27 2007-07-09 III族−窒化物のGe上への形成
JP2009521071A Active JP5204105B2 (ja) 2006-07-27 2007-07-20 基板上への単結晶GeNの成長
JP2012012665A Pending JP2012116751A (ja) 2006-07-27 2012-01-25 III族−窒化物のGe上への形成

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009521133A Expired - Fee Related JP4917152B2 (ja) 2006-07-27 2007-07-09 III族−窒化物のGe上への形成

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012012665A Pending JP2012116751A (ja) 2006-07-27 2012-01-25 III族−窒化物のGe上への形成

Country Status (4)

Country Link
US (2) US7964482B2 (ja)
EP (3) EP1883103A3 (ja)
JP (3) JP4917152B2 (ja)
WO (3) WO2008011979A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016121403A (ja) * 2013-04-11 2016-07-07 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated 多成分膜の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2335389A1 (en) 2000-03-01 2001-09-01 Message Pharmaceuticals, Inc. Novel bacterial rnase p proteins and their use in identifying antibacterial compounds
KR100661602B1 (ko) * 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 led 소자의 제조방법
DE102008027140A1 (de) 2008-05-30 2009-12-03 Picanol N.V. Vorrichtung und Verfahren zum Schneiden eines einzutragenden Schussfadens
DE102008027131A1 (de) 2008-05-30 2009-12-03 Picanol N.V. Vorrichtung zum Trennen eines Schussfadens
EP2270840B1 (en) * 2009-06-29 2020-06-03 IMEC vzw Method for manufacturing an III-V material substrate and the substrate thereof
US8274116B2 (en) * 2009-11-16 2012-09-25 International Business Machines Corporation Control of threshold voltages in high-k metal gate stack and structures for CMOS devices
US8178443B2 (en) * 2009-12-04 2012-05-15 Novellus Systems, Inc. Hardmask materials
DE112011102142T8 (de) * 2010-06-25 2013-06-13 Ulvac, Inc. Filmbildungsvorrichtung und Verfahren zum Instandhalten einer Filmbildungsvorrichtung
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
EP2461352B1 (en) * 2010-12-06 2013-07-10 Imec Method of manufacturing low resistivity contacts on n-type germanium
US9780239B2 (en) * 2011-10-24 2017-10-03 Rosestreet Labs, Llc Nitride UV light sensors on silicon substrates
US8878251B2 (en) * 2012-10-17 2014-11-04 Seoul National University R&Db Foundation Silicon-compatible compound junctionless field effect transistor
JP2014220274A (ja) * 2013-05-01 2014-11-20 株式会社東芝 半導体装置及びその製造方法
US9368582B2 (en) 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates
US9460917B2 (en) * 2014-02-12 2016-10-04 Translucent, Inc. Method of growing III-N semiconductor layer on Si substrate
KR20160025781A (ko) 2014-08-28 2016-03-09 전북대학교산학협력단 반도체 소자 및 제조방법
CN107210192B (zh) * 2015-01-09 2021-09-10 斯维甘公司 半导体装置结构及其生产方法
US10403746B2 (en) 2015-03-31 2019-09-03 Swegan Ab Heterostructure and method of its production
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
US11270887B2 (en) * 2017-09-27 2022-03-08 Intel Corporation Passivation layer for germanium substrate
CN113838929A (zh) * 2020-06-23 2021-12-24 广东致能科技有限公司 一种半导体器件及其制造方法
CN111893566A (zh) * 2020-07-21 2020-11-06 璨隆科技发展有限公司 一种氮化镓晶体的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11346002A (ja) * 1998-04-01 1999-12-14 Matsushita Electric Ind Co Ltd p型窒化ガリウム系化合物半導体の製造方法
JP2000353809A (ja) * 1999-03-02 2000-12-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2005017963A2 (en) * 2003-08-04 2005-02-24 Asm America, Inc. Surface preparation prior to deposition on germanium

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4254429A (en) * 1978-07-08 1981-03-03 Shunpei Yamazaki Hetero junction semiconductor device
US4514748A (en) * 1983-11-21 1985-04-30 At&T Bell Laboratories Germanium p-i-n photodetector on silicon substrate
US4671845A (en) * 1985-03-22 1987-06-09 The United States Of America As Represented By The Secretary Of The Navy Method for producing high quality germanium-germanium nitride interfaces for germanium semiconductors and device produced thereby
JPS62231202A (ja) * 1986-03-31 1987-10-09 Nec Corp 分光器用結晶、量子細線構造及びそれらの製造方法
JPH0594874A (ja) * 1991-06-26 1993-04-16 Ricoh Co Ltd 能動素子
US5357122A (en) * 1991-09-05 1994-10-18 Sony Corporation Three-dimensional optical-electronic integrated circuit device with raised sections
JP3830051B2 (ja) * 1995-09-18 2006-10-04 株式会社 日立製作所 窒化物半導体基板の製造方法、窒化物半導体基板、光半導体装置の製造方法および光半導体装置
JPH10242586A (ja) * 1997-02-24 1998-09-11 Fuji Electric Co Ltd Iii 族窒化物半導体装置およびその製造方法
JPH10303510A (ja) * 1997-04-23 1998-11-13 Fuji Electric Co Ltd Iii 族窒化物半導体素子およびその製造方法
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
JP2002145700A (ja) * 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP2002241198A (ja) * 2001-02-13 2002-08-28 Hitachi Cable Ltd GaN単結晶基板及びその製造方法
FR2836159B1 (fr) * 2002-02-15 2004-05-07 Centre Nat Rech Scient Procede de formation de couche de carbure de silicium ou de nitrure d'element iii sur un substrat adapte
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
GB2398672A (en) * 2003-02-19 2004-08-25 Qinetiq Ltd Group IIIA nitride buffer layers
EP1548807B1 (en) * 2003-12-22 2018-08-22 IMEC vzw Method for depositing a group III-nitride material on a silicon substrate and device thereof
JP5259914B2 (ja) * 2003-12-22 2013-08-07 アイメック シリコン基板上にiii族窒化物材料を成長させた装置及びその作製方法
EP1583139A1 (en) * 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 GaN単結晶基板の製造方法
JP4691911B2 (ja) * 2004-06-11 2011-06-01 日立電線株式会社 Iii−v族窒化物系半導体自立基板の製造方法
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US20080001181A1 (en) * 2006-06-28 2008-01-03 Titash Rakshit Complementarily doped metal-semiconductor interfaces to reduce dark current in MSM photodetectors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11346002A (ja) * 1998-04-01 1999-12-14 Matsushita Electric Ind Co Ltd p型窒化ガリウム系化合物半導体の製造方法
JP2000353809A (ja) * 1999-03-02 2000-12-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2005017963A2 (en) * 2003-08-04 2005-02-24 Asm America, Inc. Surface preparation prior to deposition on germanium

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN5009010527; Qingheng.Hua et. al: 'Thin germanium nitride films grown by thermal reaction process' Journal of Applied Physics Vol.53, No.12, 198212, pages.8969-8973, American Institute of Physics *
JPN5009010529; S.J.Wang et. al.: 'Thermal stability and band alignments for Ge3N4 dielectrics on Ge' Applied Physics Letters Vol.89, No.2, 20060710, pages.022105-1 - 022105-3, American Institute of Physics *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016121403A (ja) * 2013-04-11 2016-07-07 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated 多成分膜の製造方法

Also Published As

Publication number Publication date
EP2047501A1 (en) 2009-04-15
WO2008011688A2 (en) 2008-01-31
JP4917152B2 (ja) 2012-04-18
EP2050126A2 (en) 2009-04-22
JP2009545145A (ja) 2009-12-17
WO2008011687A2 (en) 2008-01-31
EP1883103A3 (en) 2008-03-05
WO2008011979A1 (en) 2008-01-31
US8017509B2 (en) 2011-09-13
US20090189192A1 (en) 2009-07-30
WO2008011687A3 (en) 2008-03-13
JP2012116751A (ja) 2012-06-21
WO2008011688A3 (en) 2008-03-13
EP1883103A2 (en) 2008-01-30
JP5204105B2 (ja) 2013-06-05
US7964482B2 (en) 2011-06-21
EP2050126B1 (en) 2019-03-20
US20110089520A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
JP5204105B2 (ja) 基板上への単結晶GeNの成長
TWI500149B (zh) 具有鈍化加閘極介電多層結構的GaN高電壓異質接面場效電晶體
US8476151B2 (en) Method for manufacturing nitride semiconductor crystal layer
US10319829B2 (en) Method and system for in-situ etch and regrowth in gallium nitride based devices
US20120305992A1 (en) Hybrid monolithic integration
US20110140173A1 (en) Low OHMIC contacts containing germanium for gallium nitride or other nitride-based power devices
US8884268B2 (en) Diffusion barrier layer for group III nitride on silicon substrate
US6989556B2 (en) Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
JP7160318B2 (ja) 半導体装置および半導体装置の製造方法
JP2010161349A (ja) 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法
JP7068676B2 (ja) Iiia-n族デバイスのための非エッチ気体冷却エピタキシャルスタック
US11881404B2 (en) Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
JP6560117B2 (ja) 半導体装置の製造方法
WO2005048318A2 (en) Nitride metal oxide semiconductor integrated transistor devices
JP4494567B2 (ja) n型窒化ガリウム系化合物半導体層への電極形成方法
JP2020021828A (ja) 半導体装置および半導体装置の製造方法
JP2013004545A (ja) 半導体基板の製造方法および半導体基板
JP2006004976A (ja) 半導体の結晶成長方法及び半導体デバイス
JP2003197645A (ja) ヘテロ接合電界効果トランジスタ及びその製造方法
Marcon et al. Gan-on-silicon cmos-compatible process
TW201740567A (zh) 半導體結構及其製造方法
KR20240055746A (ko) 질화물 반도체기판의 제조방법
JPH04199507A (ja) 3―V族化合物半導体へのn型不純物固相拡散方法
HASHIZUME et al. Surface Passivation Process for GaN-Based Electronic Devices Utilizing ECR-CVD SiN x Film
US20130093029A1 (en) Process for preparing a beryllium oxide layer on a semiconductor substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120110

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5204105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250