JP2009539245A - マイクロチャネル・アバランシェ・フォトダイオード（変形物） - Google Patents

Abstract

【課題】可視及び紫外スペクトル領域における信号振幅の安定性を改善し、その感度を向上させたマイクロチャネル・アバランシェ・フォトダイオードを提供すること。
【解決手段】本発明のマイクロチャネル・アバランシェ・ダイオードは、半導体感光性デバイスに属し、具体的には、信号の内部増幅利得を有する半導体アバランシェ・ダイオードに属する。提案されるマイクロチャネル・アバランシェ・ダイオードは、個々の光子、並びに、医療用ガンマ・トモグラフィ、放射線モニタリング及び核物理学実験用のデバイス内のガンマ量子及び荷電粒子に至るまでを含む、極微弱光パルスの記録に使用することができる。
提案されるデバイス特有の特徴は、基板と、それら自体の間及び基板との間の両方で共通界面を有する種々の電子物理特性を有する半導体層と、を含むアバランシェ・フォトダイオードにおいて、電位のマイクロホールの生成のための高導電率を有する小島である分離したソリッドステート領域の少なくとも１つの２次元マトリックスが形成されることである。体積内の生成電流を削減し、そしてデバイスの表面に沿った電位分布の均一性を改善するために、ソリッドステート領域が、それらが共通界面を有する半導体層に対して高導電率を有する２つの付加的な半導体層の間に配置される。結果として、光電子が分離したソリッドステート領域に向って集積し、そこで対応するマイクロホール内における次の蓄積を伴う電荷キャリアのアバランシェ増幅が行われることを確実にするような電位分布形状がデバイスの体積内に形成される。マイクロホール内に蓄積された電荷は、アバランシェ領域内の電界を低下させ、アバランシェ・プロセスの自消性をもたらす。次に、マイクロホール内の十分な漏れのために、電荷キャリアはコンタクトに流れる。
このように、光電子の増幅は、アバランシェ・プロセスの後の自消性を有する独立した増倍チャネル内で起こる。そのために、アバランシェ・フォトダイオードの光応答の振幅の安定性が改善され、感度が向上する。
【選択図】図１

Description

本発明は、半導体感光性デバイスに関し、より具体的には、信号の内部増幅利得を有する半導体アバランシェ・フォトダイオードに関する。提案されるマイクロチャネル・アバランシェ・フォトダイオードは、個々の光子、並びにまた、医療用ガンマ・トモグラフィ、放射線モニタリング及び核物理学実験用の装置内のガンマ量子及び荷電粒子に至るまでを含む、極微弱光パルスの記録に使用することができる。

Ｇａｓａｎｏｖ Ａ．Ｇ．他による、１９８９年１０月１１日に出願され（特許出願第４７４７９５／２５号）、１９９７年６月２７日に付与された特許（特許文献１）により、半導体基板と、この基板とは反対の導電率型を有し、且つ、特定の導電率を有する抵抗層であるバッファによって半透明の電界電極から分離される半導体領域のマトリックスと、を含むデバイスが知られている。光電子のアバランシェ増幅は、基板と半導体領域の間の境界上で起こる。次に、アバランシェ電流は、これらの領域の上に配置された抵抗層を通して半透明の電極に流れる。このデバイスの欠点は、バッファ層及び高濃度ドープ半導体領域の両方の不十分な透明性による可視及び紫外スペクトル領域における低い量子出力である。さらに、半導体領域の間に形成される光電子を増幅できる可能性はなく、デバイス感度の低下をもたらす。

Ａｎｔｉｃｈ Ｐ．Ｐ．他による、１９９６年１２月１０日出願され（特許出願第７７１２０７号）、１９９８年１２月１日に付与された特許（特許文献２、国際特許分類：Ｈ０１Ｌ ３１／１０７；Ｈ０１Ｌ ３１／０６）により、ｎ型導電率を有する半導体基板と、抵抗層及び誘電体層によって基板から分離されたｐ型導電率を有するエピタキシャル層と、を含むデバイスが知られている。ｎ型導電率を有する分離した半導体領域が誘電体層内部に形成され、一つの側面が抵抗層に、及び他方の側面がエピタキシャル層に出る。ｎ型導電率を有する高濃度ドープ領域は、誘電体層領域によって一方が他方から分離されたｐ−ｎ接合内に、アバランシェ・プロセスが局所化することを確実にする。光電子が形成される感光層は、実際には、誘電体及び抵抗層の異種材料の表面上に成長したエピタキシャル層である。このことにより、このデバイスの主な欠点は、そのようなエピタキシャル層を作成する技術の複雑さ、並びに、デバイスの感度及び信号対雑音比の低下をもたらす高レベルの暗電流である。

Ｓａｄｙｇｏｖ Ｚ．Ｙ．による、１９９６年１０月１０日に出願され（特許出願第９６１１９６７０号）、１９９８年１月２０日に付与された特許（特許文献３）により、半導体基板と、この基板とｐ−ｎ接合を形成する半導体層とを含み、本発明の原型としたデバイスが知られている。基板の表面は、基板と比較して大きな導電率を有する分離した半導体領域のマトリックスを含む。原型において、半導体領域は、信号の増幅を確実にする分離したアバランシェ領域（マイクロチャネル）を作成するために用いられる。このデバイスの欠点は、光電子の増幅が起こる界面領域内における制御できない局所的なマイクロ・スパークの存在、及びまた動作プロセス中におけるその形成である。ここでの問題は、半導体領域が、基板・半導体層界面に形成されるｐ−ｎ接合界面に隣接して配置されることである。このことにより、半導体領域は、それらの間に、又は半導体層の電気的中性部分を通して、又は導電率の型に応じて基板を通して、電荷及び電流接続を有する。言い換えると、このデバイスは、アバランシェ・プロセスが起こる分離した領域内への電流の局所的な限定を実現しない。低下させたスパーク電位を有する１つ又は幾つかの領域は、デバイスの領域全体に高レベルのアバランシェ・プロセスを達成するためのデバイス電圧の増加を可能にしない。このように、このデバイスでは、アバランシェ・フォトダイオードの感度レベルの指標であるアバランシェ・プロセスの増幅係数が制約される。

ロシア連邦特許第１７０２８３１号 米国特許第５８４４２９１号 ロシア連邦特許第２１０２８２１号

上記の従来技術の欠陥を解決して、可視及び紫外スペクトル領域における信号振幅の安定性を改善し、その感度を向上させたマイクロチャネル・アバランシェ・フォトダイオードが必要である。

提案される発明は、可視及び紫外スペクトル領域におけるアバランシェ・フォトダイオードの信号振幅の安定性を改善すること、及び、その感度を向上させることを目的とする。これらの技術的結果を達成するために、１つの型の導電性を有する半導体材料で全ての側面が囲まれた、高導電率を有する分離したソリッドステート領域からなる少なくとも１つのマトリックスが、半導体基板と種々の電気物理パラメータを有する半導体層とを含むアバランシェ・フォトダイオードの内部に形成される。ソリッドステート領域は２つの付加的な半導体層の間に配置され、それらが共通界面を有する半導体層と比較して、高い導電率を有する。さらに、高導電率を有する少なくとも１つの付加的な半導体層は、ソリッドステート領域との共通界面を有さない。半導体領域は、半導体層の共通界面に沿って配置される。

デバイスの実施の変形に応じて、高導電率を有するソリッドステート領域は、半導体層のうちの１つと同じであるが異なる型の導電率を有し、半導体層の材料に関して狭域の半導体の材料、及びさらに金属材料から形成される。これは、デバイス内に、基板平面に垂直な方向において、交互のｐ−ｎ接合、又はヘテロ接合、又は金属・半導体接合のいずれかの形成をもたらす。

結果として、付加的な半導体層の間に配置され、高導電率を有する分離した電位ホールの少なくとも１つの二次元マトリックスがデバイス内に形成される。高導電率を有するソリッドステート領域の２つ又はそれ以上のマトリックスの形成は、デバイスの感度及び信号振幅の安定性の著しい向上をもたらす。

本発明による、付加的な半導体層の間に配置された高導電率を有するソリッドステート領域の１つ（Ａ）及び２つ（Ｃ）のマトリックスを有するマイクロチャネル・アバランシェ・フォトダイオードの断面図である。

本発明は、図面（図１）により説明されるが、図面には、付加的な半導体層の間に配置された高導電率を有するソリッドステート領域の１つ（Ａ）及び２つ（Ｃ）のマトリックスを有するマイクロチャネル・アバランシェ・フォトダイオードの断面が示される。デバイスは、半導体基板１、例えばｎ型導電率及び１Ｏｈｍ・ｃｍの抵抗率を有するシリコンをベースにして製造される。最初に、ｎ型導電率及び０．１Ｏｈｍ・ｃｍの抵抗率を有する第１の付加的な半導体層２が、リンを用いた局所拡散ドーピングによって半導体基板の動作領域内に形成される。次に、ｐ型導電率及び１乃至１００ｈｍ・ｃｍの範囲内の抵抗率を有し、第１の付加的な半導体層とｐ−ｎ接合を形成するシリコン半導体層３を、分子エピタキシ法によって基板の表面上に成長させる。高導電率を有するソリッドステート領域４が、リン原子による半導体層のイオンドーピングによって形成される。ドーピングのドーズ量は、５乃至１００μＣｉ／ｃｍ²の範囲内で選択される。温度９００℃における欠陥のアニーリングの後、ｐ型導電率及び１乃至１００Ｏｈｍ・ｃｍの範囲内の抵抗率を有する半導体材料で全ての側面が囲まれた、ｎ型導電率及び約０．０１Ｏｈｍ・ｃｍの抵抗率を有する領域又は小島が、半導体層内に形成される。次に、約０．０１Ｏｈｍ・ｃｍの抵抗率を有する第２の付加的な半導体層５が、ホウ素を用いたイオンドーピングによって半導体層３の表面上に形成される。これは、デバイス体積内において、基板平面に垂直な方向６における交互のｐ−ｎ接合の形成をもたらし、それにより交互のｐ−ｎ接合が高導電率を有する２つの付加的な半導体層の間に配置される。

デバイスの実施の変形に応じて、高導電率を有するソリッドステート領域はまた、シリコン材料で囲まれたゲルマニウム又はチタン・クラスタから形成される。ゲルマニウム又はチタン・クラスタのキャブをシリコン半導体層の体積内に形成することができるために、ゲルマニウム又はチタンによるドーピングのドーズ量は１０００μＣｉ／ｃｍ²を超えるように選択される。次に、交互のｐ−ｎ接合又は金属・半導体接合が、デバイス内に基板平面に垂直な方向において形成される。

ソリッドステート領域及びそれらの間の隙間の断面積は、フォトレジスト内又は特定のマスク内に半導体層局所ドーピング用窓が開かれる特定の光テンプレートによって定められる。ドーピング・プロセスにおけるイオンのエネルギーは、注入原子の埋込みの必要な深さに応じて選択される。次に、動作領域の周りの保護リング又は深い溝、並びにコンタクト電極などの既知のデバイス・コンポーネントが作成される。

原型とは異なり、提案されるデバイスにおける光電流のアバランシェ増幅は、半導体層とのソリッドステート領域の境界内においてのみ起こり、その半導体層はそれら自体で方向６に一致する電荷キャリアの増幅の独立チャネルを表す。これは、方向６における交互の電位障壁を有する領域が方向７に配置されるｐ−ｎ接合領域によって囲まれるという事実のために生じる。動作モードにおいて、電荷の主キャリアからの半導体基板の空乏に対応する極性を有する電圧が、半導体層の上部電極に加えられる。これが起こるとき、増倍チャネル内の中間の接合は順方向に変位し、２つの外側の接合は逆方向に変位する。増倍チャネルの間に配置されるｐ−ｎ接合領域はまた、逆方向に変位する。さらに、高導電率を有する第１の付加的な半導体層は基板内の電界の広がりを制限し、そしてこのようにして、暗電流の減少、及びデバイスの動作領域内のみでのアバランシェ・プロセスの広がりを確実にする。高導電率を有する第２の付加的な半導体層は、外側面からの電界を制限し、デバイスの感光性表面に沿った電位の均一性を確実にする。結果として、デバイス内部の電位の分布形状は、上部の感光性半導体層内で形成される光電子の、電位のマイクロホールへの集積を促進するように形成される。光電子の増幅は上部から底部までの増倍の第１のチャネル内で起り、順方向に変位された次の接合は約０．５乃至１Ｖの深さを有する電位ホールの役割を果たし、そこに増倍された電子が集まる。数ナノ秒の時間における上記電位ホール内の電子の蓄積は、アバランシェ領域内（即ち、第１の接合の境界領域内）での電界の急激な低下をもたらし、この結果として、所与の増倍チャネル内のアバランシェ・プロセスは停止する。その後、アバランシェ・プロセスの停止後の数十ナノ秒の時間において蓄積された電子は、第３の接合の十分な漏れのために基板に入る。このようにして、光電子のアバランシェ増幅は、独立した増倍チャネル内で起こり、チャネルはそれら自体の間の電荷接続を有さない。そのため、アバランシェ・フォトダイオードの動作の安定性が改善され、感度が向上する。

１：半導体基板
２：第１の付加的半導体層
３：シリコン半導体層
４：ソリッドステート領域
５：第２の付加的半導体層
６、７：方向

Claims (4)

1. 基板と、それら自体の間及び前記基板との間の両方で共通界面を有する種々の電気物理特性を有する半導体層と、
   を含み、
   デバイス内に、１つの同じ型の導電率を有する半導体材料によって囲まれた高導電率を有する分離したソリッドステート領域からなる少なくとも１つのマトリックスが存在し、
   前記ソリッドステート領域は２つの付加的な半導体層の間に配置され、それらが共通界面を有する前記半導体層と比較してより高い導電率を有する、
   ことを特徴とする、アバランシェ・フォトダイオード。
2. 前記ソリッドステート領域は、それらを囲む前記半導体層と同じ材料から作成され、しかしそれらに対して反対の導電率型を有することを特徴とする、請求項１に記載のアバランシェ・フォトダイオード。
3. 前記ソリッドステート領域は、それらが共通界面を有する前記半導体層に対して狭い禁制領域を有する半導体から作成されることを特徴とする、請求項１に記載のアバランシェ・フォトダイオード。
4. 前記ソリッドステート領域は、金属材料から作成されることを特徴とする、請求項１に記載のアバランシェ・フォトダイオード。

Images