JP2001077400A - 半導体フォトデバイス - Google Patents

Abstract

(57)【要約】 【課題】感度を向上させることのできる半導体フォトデ
バイスを提供する。 【解決手段】基体２は、ｐ型単結晶シリコンウエハから
なる基板１１と、その基板１１の表面に形成されたｎ型
単結晶シリコンからなるエピタキシャル層１２とから構
成されている。アイソレーション層４は、Ｐ型単結晶シ
リコンからなり、エピタキシャル層１２の所定箇所にお
いて、同層１２の表面から基板１１に連通して形成され
ている。そして、エピタキシャル層１２におけるアイソ
レーション層４によって包囲された部分が受光部３とな
っている。埋込層５は、受光部３の表面に露出した状態
で埋設されている。また、埋込層５には、一つの孔部５
ａと複数の溝部５ｂとが設けられている。各溝部５ｂは
長孔状をなすスリットによって構成されている。このた
め、各溝部５ｂには、受光部３の一部からなる窓部１４
が略棒状に形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フォトダイオード
やフォトトランジスタ等の半導体フォトデバイスに係
り、特に集積回路の一素子として形成される半導体フォ
トデバイスに関するものである。

【０００２】

【従来の技術】従来から、光信号を電気信号に変換する
素子として、フォトダイオードやフォトトランジスタ等
の半導体フォトデバイスが知られている。

【０００３】例えばフォトダイオードは、図１６（ａ）
に示すような内部構造を有している。同図に示すフォト
ダイオード５１は、基板５２、受光部５３、シリコン酸
化膜等のパッシベーション膜５４、及び電極５５，５６
から構成されている。

【０００４】基板５２はｎ型半導体からなり、受光部５
３は、この基板５２の表面に不純物拡散されて形成され
たｐ型半導体によって構成されている。また、基板５２
の表面にはパッシベーション膜５４及び電極５５が形成
され、同基板５２の裏面には電極５６が形成されてい
る。

【０００５】こうしたフォトダイオード５１において
は、受光部５３に光が入射すると、その光エネルギーを
吸収して基板５２との接合部（ＰＮジャンクション部）
に光起電力が発生する。したがって、光が入射したとき
には、電極５５と電極５６との間に電流が流れることと
なる。

【０００６】

【発明が解決しようとする課題】ところで、基板５２の
表面はパッシベーション膜５４によって保護されている
ものの、図１６（ａ）に拡大して示すように、前記ＰＮ
ジャンクション部において基板５２の表面に露出した部
分５７の結晶連続性は損なわれやすい。このため、同接
合部分５７には、他の接合部分に比べて暗電流（光が入
射していなくても発生しているリーク電流）が流れやす
くなる。そして、こうした暗電流が多いと、明電流（光
が入射することによって発生する電流）との比（Ｓ／Ｎ
比）が悪化することとなり、効率や性能が低下してしま
う。したがって、こうした暗電流の発生を抑制すること
が望まれている。

【０００７】しかしながら、前記フォトダイオード５１
においては、図１６（ｂ）に示すように、基板５２と受
光部５３との接合部が、受光部５３の周長さ分、すなわ
ち同図に示すＬ１の４倍の長さだけ基板５２の表面に露
出している。したがって、このフォトダイオード５１に
おいては、受光部５３の周長さ分だけ暗電流が発生する
こととなる。また、光電流はＰＮジャンクション部の面
積に応じてその発生量が決まる。しかし、フォトダイオ
ード５１のＰＮジャンクション部は受光部５３の下面側
領域のみとなっているため、充分に光電流を発生させる
ことができない。

【０００８】こうした要因から従来のフォトダイオード
５１では、充分なＳ／Ｎ比を得ることができず、充分な
感度を得ることができなかった。特に、高温状況下にあ
っては、暗電流が発生しやすくなるため、フォトデバイ
スとしての機能を果たさなくなるおそれがあった。

【０００９】本発明はこうした実情に鑑みてなされたも
のであり、その目的は、感度を向上させることのできる
半導体フォトデバイスを提供することにある。

【００１０】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１に記載の発明では、第１導電型半導体か
らなる基板の表層部に第２導電型半導体からなる受光部
を備え、その受光部に光が入射することによって光起電
力を発生する半導体フォトデバイスにおいて、前記基板
上には、エピタキシャル成長によって形成された第２導
電型半導体からなるエピタキシャル層を有し、前記受光
部は、前記エピタキシャル層の表面から前記基板に連通
して設けられた第１導電型半導体からなるアイソレーシ
ョン層によって包囲された該エピタキシャル層の一部分
からなり、該受光部には、前記アイソレーション層に連
通する第１導電型半導体からなる埋込層が埋設され、そ
の埋込層には、第２導電型半導体からなる複数の窓部が
設けられていることを要旨とする。

【００１１】請求項２に記載の発明では、請求項１に記
載の半導体フォトデバイスにおいて、前記窓部は、当該
半導体フォトデバイスに逆方向電圧を印加したときに、
全体が空乏領域となることを要旨とする。

【００１２】請求項３に記載の発明では、請求項１また
は請求項２に記載の半導体フォトデバイスにおいて、前
記埋込層は、前記基板の厚さ方向に複数積み重ねられて
いることを要旨とする。

【００１３】以下、本発明の「作用」について説明す
る。請求項１に記載の発明によると、受光部は、エピタ
キシャル層においてアイソレーション層に包囲された一
部分によって構成されている。そして、この受光部に埋
設された埋込層には、第１導電型半導体からなる複数の
窓部が設けられている。このため、アノード・カソード
間の接合面積が大きく確保され、光電流の発生量が増大
する。よって、Ｓ／Ｎ比が向上することとなり、感度が
向上する。

【００１４】請求項２に記載の発明によると、窓部は、
当該半導体フォトデバイスに逆方向電圧を印加したとき
に、全体が空乏領域となるように設けられている。この
ため、埋込層に可能な限りたくさんの窓部を設けること
ができる。よって、アノード・カソード間の接合面積が
より大きく確保され、感度がより向上する。

【００１５】請求項３に記載の発明によると、埋込層
は、基板の厚さ方向に複数積み重ねられている。すなわ
ち、埋込層は積層構造をなしている。このため、アノー
ド・カソード間の接合面積がさらに大きく確保され、光
電流の発生量がさらに増大する。よって、Ｓ／Ｎ比がさ
らに向上することとなり、感度がさらに向上する。

【００１６】

【発明の実施の形態】（第１実施形態）以下、本発明の
半導体フォトデバイスをフォトＩＣに具体化した第１実
施形態を図１〜図３に基づき詳細に説明する。

【００１７】図１（ａ），（ｂ）に示すように、半導体
フォトデバイスとしてのフォトＩＣ１は、基体２、受光
部３、アイソレーション層４、埋込層５、パッシベーシ
ョン膜６、及び２つの電極７，８を備えている。なお、
図１（ａ）は、本実施形態のフォトＩＣ１の断面図であ
り、詳しくは図１（ｂ）のＡ−Ａ線断面図である。ま
た、図１（ｂ）は、パッシベーション膜６を省略して示
すフォトＩＣ１の平面図である。

【００１８】基体２は、第１導電型半導体としてのｐ型
単結晶シリコンウエハからなる基板１１と、その基板１
１の表面にエピタキシャル成長により形成された第２導
電型半導体としてのｎ型単結晶シリコンからなるエピタ
キシャル層１２とから構成されている。

【００１９】アイソレーション層４は、Ｐ型単結晶シリ
コンからなり、エピタキシャル層１２の所定箇所におい
て、同層１２の表面から基板１１に連通して形成されて
いる。このアイソレーション層４は、図１（ｂ）に示す
ように、平面視で略正方形状をなすリング状をなしてい
る。このため、エピタキシャル層１２は、アイソレーシ
ョン層４を挟んで分断されている。そして、このエピタ
キシャル層１２におけるアイソレーション層４によって
包囲された部分が受光部３となっている。

【００２０】埋込層５は、受光部３の表面に露出した状
態で埋設されている。この埋込層５はｐ型単結晶シリコ
ンからなり、アイソレーション層４に連通して形成され
ている。したがって、図１（ｂ）に示すように、受光部
３は、アイソレーション層４と埋込層５とによって包囲
された状態となる。

【００２１】また、埋込層５には、一つの孔部５ａと複
数の溝部５ｂとが設けられている。詳しくは、図１
（ｂ）に示すように、孔部５ａは、電極７と対応する箇
所に設けられ、略正方形状をなしている。これにより、
孔部５ａには受光部３の一部からなる電極接続部１３が
形成されている。また、各溝部５ｂは長孔状をなすスリ
ットによって構成されている。各溝部５ｂは等間隔に平
行に設けられ、埋込層５全体に設けられている。このた
め、各溝部５ｂには、受光部３の一部からなる窓部１４
が略棒状に形成されている。よって、基体２の表面に
は、埋込層５、電極接続部１３、及び各窓部１４が露出
している。なお、図１（ｂ）に示す各溝部５ｂ（各窓部
１４）の幅Ｗ１は、図２に示すように、フォトＩＣ１に
逆電圧を印加したときに、窓部１４全体が空乏領域Ｔに
含まれる幅に設定されている。

【００２２】パッシベーション膜６は、シリコン酸化膜
やシリコン窒化膜等の絶縁膜からなり、基体２の表面全
体に形成されている。すなわち、エピタキシャル層１
２、アイソレーション層４、埋込層５、電極接続部１
３、及び各窓部１４の各表面は、パッシベーション膜６
によって絶縁保護されている。パッシベーション膜６に
おいて、前記埋込層５と対応する箇所には、アルミニウ
ム等の金属からなる電極７が形成されている。この電極
７は、埋込層５と絶縁した状態で電極接続部１３に接合
されている。また、パッシベーション膜６において、ア
イソレーション層４と対応する箇所にも、アルミニウム
等の金属からなる電極８が形成されている。この電極８
は、エピタキシャル層１２と絶縁した状態でアイソレー
ション層４に接合されている。

【００２３】したがって、このように構成されたフォト
ＩＣ１は、基板１１、アイソレーション層４、及び埋込
層５がアノードとして機能し、電極接続部１３及び各窓
部１４を含む受光部３がカソードとして機能する。この
フォトＩＣ１の使用時には、図２に示すように、各電極
７，８に電源１５が接続される。詳しくは、電極７にプ
ラス側が接続され、電極８にマイナス側が接続される。
つまり、フォトＩＣ１に対して逆電圧が印加される。す
ると、同図に斜線で示すように、アノードとカソードと
の接合面周辺に空乏領域Ｔが生じる。この空乏領域Ｔ
は、埋込層５及び窓部１４の全体を含んで分布する。そ
して、この状態で該接合面に光が入射すると、その光エ
ネルギーを吸収して逆起電力を発生し、アノード・カソ
ード間に逆電流（光電流）が流れる。このため、フォト
ＩＣ１は、フォトダイオードとして機能する。

【００２４】次に、本実施形態のフォトＩＣ１の製造手
順を図３に従って説明する。まず、図３（ａ）に示すよ
うに、基板１１の表面にｎ型単結晶シリコンをエピタキ
シャル成長させて、エピタキシャル層１２を形成する。
これにより、基体２が形成される。なお、本実施形態に
おいて、エピタキシャル層１２の厚さは、５〜２０μm
の範囲内に設定されている。

【００２５】続いて、図３（ｂ）に示すように、エピタ
キシャル層１２の表面にシリコン酸化膜１６を形成す
る。その後、同酸化膜１６に対してフォトエッチングを
行うことによって、酸化膜１６に前記アイソレーション
層４と対応した開口部１６ａを形成する。そして、開口
部１６ａからエピタキシャル層１２に対して、イオン注
入等によってホウ素を打ち込み、さらにそのホウ素を熱
拡散させる。この結果、エピタキシャル層１２には、そ
の表面から基板１１に連通するｐ型単結晶シリコンから
なるアイソレーション層４が形成される。また、これに
より、エピタキシャル層１２には受光部３が形成され
る。

【００２６】次に、エッチングによって酸化膜１６を除
去した後、図３（ｃ）に示すように、エピタキシャル層
１２及びアイソレーション層４の表面に再びシリコン酸
化膜１７を形成する。その後、同酸化膜１７に対してフ
ォトエッチングを行うことによって、酸化膜１７に前記
埋込層５と対応した開口部１７ａを形成する。すなわ
ち、電極接続部１３及び各窓部１４と対応する箇所を除
く受光部３全体に開口部１７ａを形成する。そして、開
口部１７ａからエピタキシャル層１２に対して、イオン
注入等によってホウ素を打ち込み、さらにそのホウ素を
熱拡散させる。この結果、エピタキシャル層１２の表面
には埋込層５が形成され、受光部３は、基板１１、アイ
ソレーション層４、及び埋込層５によって包囲された状
態となる。

【００２７】そして、エッチングによって酸化膜１７を
除去した後、図１（ａ）に示したように、エピタキシャ
ル層１２の表面全体にシリコン酸化膜等のパッシベーシ
ョン膜６を形成する。その後、このパッシベーション膜
６に対してフォトエッチングを行い、前記電極接続部１
３に連通する開口部６ａと、前記アイソレーション層４
に連通する開口部６ｂとをパッシベーション膜６に形成
する。次いで、同電極接続部１３の露出面に対してアル
ミニウムのスパッタリングまたは真空蒸着を行った後フ
ォトリソグラフィを行うことにより、開口部６ａに電極
７を形成し、開口部６ｂに電極８を形成する。これによ
り、電極接続部１３には埋込層５と絶縁された電極７が
接合され、アイソレーション層４には受光部３及びエピ
タキシャル層１２と絶縁された電極８が接合される。

【００２８】したがって、本実施形態によれば、以下の
ような効果を得ることができる。 （１）このフォトＩＣ１では、埋込層５に複数の溝部５
ｂを設けることによって、受光部３の一部が複数の窓部
１４として形成されている。このため、アノード・カソ
ード間の接合面積を、各窓部１４と埋込層５との接合面
積分だけ大きく確保することができる。よって、光電流
（感度電流）の発生量を増大させることができ、フォト
ＩＣ１の感度を向上させることができる。

【００２９】（２）受光部３は、アイソレーション層４
によって分断されたエピタキシャル層１２の一部分によ
り構成されている。このため、フォトＩＣ１の一部分が
フォトダイオードとして機能するようになっている。よ
って、アイソレーション層４の外部にも他の素子（例え
ばフォトトランジスタやトランジスタ等）を形成するこ
とができる。

【００３０】（３）各窓部１４は、フォトＩＣ１に逆電
圧を印加したときに、窓部１４全体が空乏領域Ｔに含ま
れる幅Ｗ１に設定されている。すなわち、各窓部１４
は、必要最小限の幅に設定されている。このため、埋込
層５に可能な限りたくさんの窓部１４を形成することが
できる。よって、アノード・カソード間の接合面積をよ
り大きく確保することができ、フォトＩＣ１の感度をよ
り向上させることができる。

【００３１】（４）埋込層５は、受光部３の表面に形成
されている。このため、入射角度によっては透過しにく
い短波長の光であっても、窓部１４と埋込層５との接合
面によって確実に受光させることができる。したがっ
て、フォトＩＣ１の感度低下を確実に防止することがで
きる。 （第２実施形態）次に、本発明を具体化した第２実施形
態を図４〜図６に基づいて説明する。なお、以下の各実
施形態においては第１実施形態と相違する点を主に述
べ、共通する点については同一部材番号を付すのみとし
てその説明を省略する。

【００３２】図４（ａ），（ｂ）に示すように、本実施
形態のフォトＩＣ１は、基体２、受光部３、埋込層５、
パッシベーション膜６、各電極７，８、及び拡散層２１
を備えている。すなわち、本実施形態のフォトＩＣ１に
おいて前記第１実施形態と異なる点は、拡散層２１が加
わった点である。なお、図４（ａ）は、本実施形態のフ
ォトＩＣ１の断面図であり、詳しくは図４（ｂ）のＡ−
Ａ線断面図である。また、図４（ｂ）は、パッシベーシ
ョン膜６を省略して示すフォトＩＣ１の平面図である。

【００３３】図４（ａ）に示すように、拡散層２１は、
各窓部１４の表面全体において、埋込層５に連通して形
成されている。したがって、図４（ｂ）に示すように、
受光部３は、電極接続部１３のみが表面に露出した状態
となっている。また、同拡散層２１は、アイソレーショ
ン層４及び埋込層５よりも低不純物濃度のｐ型単結晶シ
リコンによって構成され、埋込層５よりも浅く形成され
ている。なお、図４〜図６においては、アイソレーショ
ン層４及び埋込層５を形成するｐ型単結晶シリコンを
「ｐ＋」で示し、拡散層２１を形成するｐ型単結晶シリ
コンを「ｐ−」で示している。

【００３４】また、本実施形態においては、窓部１４の
形状が第１実施形態と少々異なっている。すなわち、図
４（ｂ）に示すように、本実施形態の窓部１４は、図１
（ｂ）に示した第１実施形態における各溝部５ｂ及び各
窓部１４の両端が、隣合う溝部５ｂ及び窓部１４に連通
した形状をなしている。

【００３５】このように構成されたフォトＩＣ１におい
ては、基板１１、アイソレーション層４、埋込層５、及
び拡散層２１がアノードとして機能し、電極接続部１３
及び各窓部１４を含む受光部３がカソードとして機能す
る。このため、図５に示すように、電源１５によって電
極７，８間に逆電圧を印加すると、同図に斜線で示すよ
うに、アノードとカソードとの接合面周辺に空乏領域Ｔ
が生じる。この空乏領域Ｔは、埋込層５、拡散層２１、
及び窓部１４の全体を含んで分布する。そして、この状
態で該接合面に光が入射すると、その光エネルギーを吸
収して逆起電力を発生し、アノード・カソード間に逆電
流（光電流）が流れる。

【００３６】次に、本実施形態のフォトダイオード１の
製造手順について説明する。まず、前記第１実施形態に
て述べたように、図３（ａ），（ｂ）に示した各工程を
順次行う。そして、図３（ｂ）に示したシリコン酸化膜
１６を除去した後、図６（ａ）に示すように、エピタキ
シャル層１２の表面にシリコン酸化膜２２を形成する。
その後、酸化膜２２に対してフォトエッチングを行うこ
とによって、同酸化膜２２に前記拡散層２１と対応した
開口部２２ａを形成する。

【００３７】続いて、エピタキシャル層１２に対してイ
オン注入等によって開口部２２ａから低濃度のホウ素を
浅く打ち込み、さらにそのホウ素を熱拡散させる。この
結果、エピタキシャル層１２の表面の所定領域に拡散層
２１が形成される。

【００３８】そして、エッチングによって酸化膜２２を
除去した後、図６（ｂ）に示すように、エピタキシャル
層１２、アイソレーション層４、及び拡散層２１の表面
にシリコン酸化膜２３を形成する。そして、酸化膜２３
に対してフォトエッチングを行うことによって、同酸化
膜２３に前記埋込層５と対応した開口部２３ａを形成す
る。

【００３９】次いで、エピタキシャル層１２及び拡散層
２１に対して、拡散層２１よりも高濃度のホウ素を該拡
散層２１よりも深く打ち込み、さらにそのホウ素を熱拡
散させる。この結果、エピタキシャル層１２の表面の所
定領域に埋込層５が形成される。

【００４０】そして、シリコン酸化膜２３を除去した
後、図４（ａ）に示したように、エピタキシャル層１２
の表面全体に前記パッシベーション膜６を形成するとと
もに、前記各電極７，８を形成する。

【００４１】したがって、このように構成されたフォト
ダイオード１においても、前記第１実施形態と同様に、
埋込層５に複数の溝部５ｂが設けられている。このた
め、同埋込層５には、受光部３の一部が複数の窓部１４
として形成されている。よって、アノード・カソード間
の接合面積が、各窓部１４と埋込層５との接合面積分だ
け大きく確保される。その結果、光電流（感度電流）の
発生量が増大することとなり、フォトＩＣ１の感度が向
上する。

【００４２】したがって、本実施形態によれば、前記第
１実施形態における（１）〜（３）に記載の効果に加え
て、以下のような効果を得ることができる。 （４）このフォトダイオード１では、各窓部１４の表面
に埋込層５と連通する拡散層２１を形成している。この
ため、受光部３は、電極接続部１３のみがフォトＩＣ１
の表面に露出する。すなわち、埋込層５と窓部１４との
接合部はフォトＩＣ１の表面に露出しない。よって、フ
ォトＩＣ１の表面に露出するアノード・カソード間の接
合部を、第１実施形態のフォトＩＣ１よりも減少させる
ことができる。したがって、暗電流の発生量を減少させ
ることができ、暗電流と光電流（感度電流）との比であ
るＳ／Ｎ比をより向上させることができる。その結果、
フォトＩＣ１の感度をより向上させることができる。 （第３実施形態）次に、本発明の半導体フォトデバイス
をフォトダイオードに具体化した第３実施形態を図７〜
図９に基づいて説明する。

【００４３】図７（ａ），（ｂ）に示すように、本実施
形態のフォトダイオード１は、基体２６、受光部２７、
アイソレーション積層体２８、パッシベーション膜６、
埋込層５、及び各電極７，８から構成されている。な
お、図７（ａ）は、フォトダイオード１の断面図であ
り、詳しくは図７（ｂ）のＡ−Ａ線断面図である。ま
た、図７（ｂ）は、パッシベーション膜６を省略して示
すフォトダイオード１の平面図である。

【００４４】基体２６は、前記基板１１、前記エピタキ
シャル層（第１エピタキシャル層）１２、及び第２エピ
タキシャル層３１から構成されている。第２エピタキシ
ャル層３１は、第１エピタキシャル層１２上に、ｎ型単
結晶シリコンをさらにエピタキシャル成長させることに
よって形成されている。

【００４５】アイソレーション積層体２８は、前記アイ
ソレーション層（第１アイソレーション層）４と第２ア
イソレーション層３２とから構成されている。第２アイ
ソレーション層３２は第１アイソレーション層４と同等
の形状をなしている。そして、この第２アイソレーショ
ン層３２は、第２エピタキシャル層３１において前記ア
イソレーション層４と対応する箇所に形成されている。
同第２アイソレーション層３２は、第２エピタキシャル
層３１の表面からアイソレーション層（第１アイソレー
ション層）４に連通して形成されている。このため、第
２エピタキシャル層３１においても、第１エピタキシャ
ル層１２と同様に、第２アイソレーション層３２を挟ん
で分断されている。

【００４６】受光部２７は、前記受光部（下側受光層）
３と上側受光層３３とからなる積層構造をなしている。
上側受光層３３は、第２エピタキシャル層３１において
第２アイソレーション層３２によって包囲された部分で
ある。

【００４７】そして、埋込層５は、各受光層３，３３間
に埋設されている。このため、埋込層５は、下面側が下
側受光層３に接触し、上面側が上側受光層３３に接触し
た状態となっている。また、孔部５ａには各受光層３，
３３の一部からなる電極接続部１３が形成され、各溝部
５ｂには各受光層３，３３の一部からなる窓部１４が形
成されている。すなわち、両受光層３，３３同士は、電
極接続部１３及び窓部１４を介して連通している。

【００４８】なお、前記パッシベーション膜６は、第２
エピタキシャル層３１の表面に形成されている。また、
前記電極７は上側受光層３３に接合され、前記電極８は
同受光層３３と絶縁した状態で第２アイソレーション層
３２に接合されている。

【００４９】したがって、本実施形態のフォトＩＣ１
は、基板１１、第１及び第２アイソレーション層４，３
２からなるアイソレーション積層体２８、及び埋込層５
がアノードとして機能する。また、下側受光層３及び上
側受光層３３からなる受光部２７がカソードとして機能
する。このため、図８に示すように、電源１５によって
電極７，８間に逆電圧を印加すると、同図に斜線で示す
ように、アノードとカソードとの接合面周辺に空乏領域
Ｔが生じる。この空乏領域Ｔは、埋込層５及び窓部１４
を含んで分布する。また、埋込層５の上面側が第２エピ
タキシャル層３１に接合されているため、この空乏領域
Ｔは第２エピタキシャル層３１との接合面周縁にも分布
する。すなわち、本実施形態のフォトＩＣ１にて生じる
空乏領域Ｔは、前記各実施形態にて生じる空乏領域Ｔよ
りも大きくなる。

【００５０】次に、本実施形態のフォトダイオード１の
製造手順について説明する。まず、前記第１実施形態に
て述べたように、図３（ａ）〜（ｃ）に示した各工程を
順次行う。そして、図３（ｃ）に示したシリコン酸化膜
１７を除去した後、図９（ａ）に示すように、第１エピ
タキシャル層１２の表面にさらにｎ型単結晶シリコンを
エピタキシャル成長させて、第２エピタキシャル層３１
を形成する。なお、本実施形態において、第２エピタキ
シャル層３１の厚さも、第１エピタキシャル層１２と同
様に、５〜２０μm の範囲内に設定されている。

【００５１】続いて、図９（ｂ）に示すように、第２エ
ピタキシャル層３１の表面にシリコン酸化膜３４を形成
する。その後、同酸化膜３４に対してフォトエッチング
を行うことによって、酸化膜３４に前記第２アイソレー
ション層３２と対応した開口部３４ａを形成する。そし
て、開口部３４ａから第２エピタキシャル層３１に対し
て、イオン注入等によってホウ素を打ち込み、さらにそ
のホウ素を熱拡散させる。この結果、第２エピタキシャ
ル層３１には、その表面から基板第１アイソレーション
層４に連通するｐ型単結晶シリコンからなる第２アイソ
レーション層３２が形成される。また、これにより、第
２エピタキシャル層３１には、上側受光層３３が形成さ
れる。

【００５２】そして、シリコン酸化膜３４を除去した
後、図７（ａ）に示したように、第２エピタキシャル層
３１の表面全体に、前記パッシベーション膜６及び前記
各電極７，８を形成する。

【００５３】したがって、このように構成されたフォト
ダイオード１においても、前記第１実施形態と同様に、
埋込層５に複数の溝部５ｂが形成されている。このた
め、同埋込層５には、受光部２７としての両受光層３，
３３の一部からなる複数の窓部１４が形成されている。
よって、アノード・カソード間の接合面積が、各窓部１
４と埋込層５との接合面積分だけ大きく確保される。そ
の結果、光電流（感度電流）の発生量が増大することと
なり、フォトＩＣ１の感度が向上する。

【００５４】したがって、本実施形態によれば、前記第
１実施形態における（１）及び（２）に記載の効果に加
えて、以下のような効果を得ることができる。 （５）埋込層５は第１エピタキシャル層１２と第２エピ
タキシャル層３１との間に埋設されている。このため、
埋込層５は、下面側が第１エピタキシャル層１２に接触
し、上面側が第２エピタキシャル層３１に接触した状態
となる。すなわち、埋込層５を、下面側に加えて上面側
も受光部２７と接触させることができる。よって、アノ
ード・カソード間の接合面積を、前記各実施形態のフォ
トＩＣ１よりもさらに大きく確保することができる。し
たがって、光電流（感度電流）の発生量をさらに増大さ
せることができ、フォトＩＣ１の感度をさらに向上させ
ることができる。

【００５５】（６）第２エピタキシャル層３１の厚さ
は、５〜２０μm の範囲内に設定されている。このた
め、受光部２７と埋込層５との接合部に対する光の入射
を充分に確保することができる。よって、第２エピタキ
シャル層３１の厚さに起因する受光感度の低下を確実に
防止することができる。 （第４実施形態）次に、本発明の半導体フォトデバイス
をフォトダイオードに具体化した第４実施形態を図１０
〜図１２に基づいて説明する。

【００５６】図１０（ａ），（ｂ）に示すように、本実
施形態のフォトダイオード１は、基体２６、受光部２
７、アイソレーション積層体２８、パッシベーション膜
６、埋込層（下側埋込層）５、各電極７，８、及び上側
埋込層３６から構成されている。すなわち、本実施形態
のフォトＩＣ１において前記第３実施形態と異なる点
は、上側埋込層３６が加わった点である。なお、図１０
（ａ）は、フォトダイオード１の断面図であり、詳しく
は図１０（ｂ）のＡ−Ａ線断面図である。また、図１０
（ｂ）は、パッシベーション膜６を省略して示すフォト
ダイオード１の平面図である。

【００５７】上側埋込層３６は、第２エピタキシャル層
３１の表面に埋設されたｐ型単結晶シリコンからなる拡
散層であり、下側埋込層５の上方に形成されている。よ
って、各埋込層５，３６は、基板１１の厚さ方向に積み
重ねられた積層構造をなしている。上側埋込層３６は、
下側埋込層５と同様に、孔部３６ａと、複数の溝部３６
ｂとを備えている。このため、孔部３６ａには前記電極
接続部１３が形成され、各溝部３６ｂには前記各窓部１
４が形成されている。よって、上側受光層３３の表面に
は、上側埋込層３６の上面側、電極接続部１３、及び各
窓部１４が露出している。そして、該露出面にはパッシ
ベーション膜６が形成されており、これにより該露出面
が絶縁保護されている。

【００５８】また、前記電極７は、上側受光層３３の電
極接続部１３と対応する箇所に形成されている。よっ
て、電極７は上側埋込層３６と絶縁された状態で該電極
接続部１３に接合されている。

【００５９】したがって、本実施形態のフォトＩＣ１
は、第３実施形態におけるアノードに加えて、上側埋込
層３６もアノードとして機能する。そして、上側受光層
３３は、上側埋込層３６と接触する電極接続部１３及び
各窓部１４をも含んだ状態でカソードとして機能する。
このため、図１１に示すように、電源１５によって電極
７，８間に逆電圧を印加すると、同図に斜線で示すよう
に、空乏領域Ｔが生じる。この空乏領域Ｔは、前記第３
実施形態における空乏領域Ｔに加え、上側埋込層３６
と、同埋込層３６に接触する電極接続部１３及び窓部１
４とを含んで分布する。すなわち、本実施形態のフォト
ＩＣ１にて生じる空乏領域Ｔは、第３実施形態にて生じ
る空乏領域Ｔよりもさらに大きくなる。

【００６０】次に、本実施形態のフォトダイオード１の
製造手順について説明する。まず、前記第３実施形態に
て述べたように、図３（ａ）〜（ｃ）及び図９（ａ），
（ｂ）に示した工程を順次行う。そして、図９（ｂ）に
示したシリコン酸化膜３４を除去した後、図１２に示す
ように、第２エピタキシャル層３１及び第２アイソレー
ション層３２の表面にシリコン酸化膜３７を形成する。
そして、酸化膜３７に対してフォトエッチングを行うこ
とによって、同酸化膜３７に前記上側埋込層３６と対応
した開口部３７ａを形成する。

【００６１】次いで、第２エピタキシャル層３１に対し
てホウ素を打ち込み、さらにそのホウ素を熱拡散させ
る。この結果、第２エピタキシャル層３１の表面の所定
領域に上側埋込層３６が形成される。

【００６２】そして、シリコン酸化膜３７を除去した
後、図１０（ａ）に示したように、上側受光層３３の表
面全体に前記パッシベーション膜６を形成するととも
に、前記各電極７，８を形成する。

【００６３】したがって、このように構成されたフォト
ダイオード１においても、前記第１実施形態と同様に、
各埋込層５，３６に複数の溝部５ｂ，３６ｂが設けられ
ている。このため、同埋込層５，３６には、受光部２７
としての両受光層３，３３の一部からなる複数の窓部１
４が形成されている。よって、アノード・カソード間の
接合面積が、各窓部１４と各埋込層５，３６との接合面
積分だけ大きく確保される。その結果、光電流（感度電
流）の発生量が増大することとなり、フォトＩＣ１の感
度が向上する。

【００６４】したがって、本実施形態によれば、前記第
１実施形態における（１），（２）に記載の効果、及び
前記第３実施形態における（５），（６）に記載の効果
に加えて、以下のような効果を得ることができる。

【００６５】（７）上側受光層３３の表面には、上側埋
込層３６が形成されている。そして、この上側埋込層３
６においても複数の溝部３６ｂが設けられている。この
ため、上側埋込層３６にも上側受光層３３の一部からな
る窓部１４が形成されている。よって、アノードとカソ
ードとの接合面積は、上側受光層３３と上側埋込層３６
との接合面積分だけ増大することとなる。すなわち、ア
ノード・カソード間の接合面積を、第３実施形態のフォ
トＩＣ１よりも一層大きく確保することができる。した
がって、光電流（感度電流）の発生量をより一層増大さ
せることができ、フォトＩＣ１の感度をより一層向上さ
せることができる。

【００６６】なお、本発明の実施形態は以下のように変
更してもよい。 ・ 前記第４実施形態では、下側埋込層５と上側埋込層
３６とによる２層構造の積層体を受光部２７内に形成す
ることにより、アノード・カソード間の接合面積を大き
く確保するようにしている。しかし、該積層体は、こう
した２層構造に限らず、３層構造以上の積層体によって
構成してもよい。

【００６７】例えば、図１３に示すように、前記第２エ
ピタキシャル層３１上にさらに第３エピタキシャル層４
１を形成する。そして、基板１１及び第１〜第３エピタ
キシャル層１２，３１，４１からなる基体４２を形成す
る。

【００６８】また、第３エピタキシャル層４１に、同エ
ピタキシャル層４１の表面から第２アイソレーション層
３２に連通する第３アイソレーション層４３を形成す
る。これにより、第１〜第３アイソレーション層４，３
２，４３からなるアイソレーション積層体４４が形成さ
れる。また、第３エピタキシャル層４１において第３ア
イソレーション層４３に包囲された箇所には、上側受光
層３３に連通する受光層４５が形成される。よって、下
側受光層３、上側受光層３３、及び受光層４５からなる
受光部４６が形成される。

【００６９】さらに、受光層４５の表面に各埋込層３，
３３と同等の埋込層４７を形成して、各埋込層５，３
６，４７からなる３層構造の埋込層を形成する。このよ
うにすれば、上側埋込層３６の上面側及び埋込層４７の
下面側を受光層４５に接触させることができる。よっ
て、このフォトダイオード１によれば、アノード・カソ
ード間の接合面積を、前記第４実施形態のフォトダイオ
ード１よりもさらに大きく確保することができる。した
がって、フォトＩＣ１の感度をさらに一層向上させるこ
とができる。

【００７０】・ 図１（ｂ）に示したように、前記第１
実施形態では、溝部５ｂが長孔状をなすスリットによっ
て構成され、複数の溝部５ｂが埋込層５全体に対して等
間隔に平行に設けられている。このため、窓部１４は、
略棒状に形成されている。しかし、図１４に示すよう
に、溝部５ｂの長さを短く設定するとともに埋込層５全
体に行列状に設け、各窓部１４を島状に形成してもよ
い。

【００７１】また、図示を省略するが、前記第３実施形
態及び第４実施形態における溝部５ｂ，３６ｂにおいて
も同様に、該溝部５ｂ，３６ｂの長さを短く設定すると
ともに、各埋込層５，３６体に行列状に設けてもよい。

【００７２】・ 第２実施形態において、溝部５ｂ（窓
部１４）を、図１５に示すように、平面視で略網目状を
なすように形成してもよい。 ・ 前記各実施形態では、半導体フォトデバイスとして
フォトダイオード１に具体化している。しかし、本発明
はフォトダイオードに限定されるものではなく、例えば
フォトトランジスタ等に具体化してもよい。また、フォ
トトランジスタに限らず、ＰＩＮフォトダイオードやア
バランシェフォトダイオードなどの光通信用受光素子、
フォトトランジスタ、フォトサイリスタ等に具体化して
もよい。

【００７３】・ 前記各実施形態では、第１導電型半導
体をｐ型単結晶シリコン、第２導電型半導体をｎ型単結
晶シリコンとしているが、これらを逆としてもよい。す
なわち、第１導電型半導体をｎ型単結晶シリコン、第２
導電型半導体をｐ型単結晶シリコンとして具体化しても
よい。

【００７４】・ 各電極７，８を形成する材料は、アル
ミニウムに限定されるものではない。すなわち、金等を
用いてもよい。 ・ 前記各実施形態では、ｎ型単結晶シリコンによって
エピタキシャル層１２，３１を形成している。しかし、
これに代えて、例えばｎ型多結晶シリコンや、アモルフ
ァスシリコンによってエピタキシャル層１２，３１を形
成してもよい。

【００７５】・ 前記第４実施形態において、上側埋込
層３６に形成された各窓部１４の表面に、前記第２実施
形態における拡散層２１を形成してもよい。このように
すれば、アノードとカソードとの接合部が表面に露出し
なくなり、第４実施形態のフォトＩＣ１よりも暗電流の
発生量を減少させることができる。よって、フォトＩＣ
１の感度をさらに一層向上させることができる。

【００７６】次に、特許請求の範囲に記載された技術的
思想のほかに、前述した実施形態によって把握される技
術的思想をその効果とともに以下に列挙する。 （１） 請求項１または請求項２に記載の半導体フォト
デバイスにおいて、前記埋込層は、前記受光部の表面に
露出した状態で埋設されていること。この技術的思想
（１）に記載の発明によれば、入射角度によっては透過
しにくい短波長の光であっても、確実に受光することが
できる。したがって、半導体フォトデバイスの感度低下
を確実に防止することができる。

【００７７】（２） 請求項１または請求項２に記載の
半導体フォトデバイスにおいて、前記埋込層は、前記受
光部の表面に露出しないように、該受光部の内部に埋設
されていること。

【００７８】（３） 請求項１〜３、技術的思想
（１），（２）のいずれか１項に記載の半導体フォトデ
バイスにおいて、前記各窓部は、平面視で略棒状をなし
ていること。

【００７９】（４） 請求項１〜３、技術的思想（１）
〜（３）のいずれか１項に記載の半導体フォトデバイス
において、前記各窓部は、平面視で行列状に配置された
島状をなしていること。

【００８０】（５） 請求項１〜３、技術的思想（１）
〜（４）に記載の半導体フォトデバイスにおいて、前記
第１導電型半導体はｐ型半導体からなり、前記第２導電
型半導体はｎ型半導体からなること。

【００８１】（６） 請求項１〜３、技術的思想（１）
〜（５）のいずれか１項に記載の半導体フォトデバイス
において、当該半導体フォトデバイスは、フォトダイオ
ードであること。

【００８２】（７） 請求項１〜３、技術的思想（１）
〜（６）のいずれか１項に記載の半導体フォトデバイス
において、前記第１及び第２導電型半導体は、シリコン
であること。

【００８３】

【発明の効果】以上詳述したように、請求項１〜３に記
載の発明によれば、アノード・カソード間の接合面積を
大きく確保することができ、感度を向上させることがで
きる。

【００８４】請求項２に記載の発明によれば、埋込層に
可能な限りたくさんの窓部を設けることができる。よっ
て、アノード・カソード間の接合面積をより増大させる
ことができ、感度をより向上させることができる。

【００８５】請求項３に記載の発明によれば、埋込層は
積層構造をなしているため、アノード・カソード間の接
合面積をさらに大きく確保することができ、感度をさら
に向上させることができる。

【図面の簡単な説明】

【図１】（ａ）は本発明の半導体フォトデバイスをフォ
トＩＣに具体化した第１実施形態を示す概略断面図、
（ｂ）は同実施形態のフォトＩＣの概略平面図。

【図２】同実施形態のフォトＩＣの使用状態を示す概略
断面図。

【図３】同実施形態のフォトＩＣの製造手順を示す概略
断面図。

【図４】（ａ）は本発明の半導体フォトデバイスをフォ
トＩＣに具体化した第２実施形態を示す概略断面図、
（ｂ）は同実施形態のフォトＩＣの概略平面図。

【図５】同実施形態のフォトＩＣの使用状態を示す概略
断面図。

【図６】（ａ），（ｂ）は、同実施形態のフォトＩＣの
製造手順を示す概略断面図。

【図７】（ａ）は本発明の半導体フォトデバイスをフォ
トＩＣに具体化した第３実施形態を示す概略断面図、
（ｂ）は同実施形態のフォトＩＣの概略平面図。

【図８】同実施形態のフォトＩＣの使用状態を示す概略
断面図。

【図９】同実施形態のフォトＩＣの製造手順を示す概略
断面図。

【図１０】（ａ）は本発明の半導体フォトデバイスをフ
ォトＩＣに具体化した第４実施形態を示す概略断面図、
（ｂ）は同実施形態のフォトＩＣの概略平面図。

【図１１】同実施形態のフォトＩＣの使用状態を示す概
略断面図。

【図１２】同実施形態のフォトＩＣの製造手順を示す概
略断面図。

【図１３】他の実施形態のフォトＩＣを示す概略断面
図。

【図１４】他の実施形態のフォトＩＣを示す概略平面
図。

【図１５】他の実施形態のフォトＩＣを示す概略平面
図。

【図１６】（ａ）は従来の半導体フォトデバイスとして
のフォトダイオードを示す概略断面図、（ｂ）はその概
略平面図。

【符号の説明】

１…半導体フォトデバイスとしてのフォトＩＣ、２，２
６，４２…基体、３…受光部（下側受光層）、４…アイ
ソレーション層（第１アイソレーション層）、５…埋込
層（下側埋込層）、６…パッシベーション膜、７，８…
電極、１１…基板、１２…エピタキシャル層（第１エピ
タキシャル層）、１３…電極接続部、１４…窓部、２１
…拡散層、２７，４６…受光部、２８，４４…アイソレ
ーション積層体、３１…第２エピタキシャル層、３２…
第２アイソレーション層、３３…上側受光層、３６…上
側埋込層、４５…受光層、４７…埋込層。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F049 MA02 MB02 MB12 NA01 NA04 NA05 PA09 PA10 QA03 QA07 QA11 QA15 RA06 SE05 SS03 SZ13

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１導電型半導体からなる基板の表層部
   に第２導電型半導体からなる受光部を備え、その受光部
   に光が入射することによって光起電力を発生する半導体
   フォトデバイスにおいて、 前記基板上には、エピタキシャル成長によって形成され
   た第２導電型半導体からなるエピタキシャル層を有し、
   前記受光部は、前記エピタキシャル層の表面から前記基
   板に連通して設けられた第１導電型半導体からなるアイ
   ソレーション層によって包囲された該エピタキシャル層
   の一部分からなり、該受光部には、前記アイソレーショ
   ン層に連通する第１導電型半導体からなる埋込層が埋設
   され、その埋込層には、第２導電型半導体からなる複数
   の窓部が設けられていることを特徴とする半導体フォト
   デバイス。
2. 【請求項２】 前記窓部は、当該半導体フォトデバイス
   に逆方向電圧を印加したときに、全体が空乏領域となる
   ことを特徴とする請求項１に記載の半導体フォトデバイ
   ス。
3. 【請求項３】 前記埋込層は、前記基板の厚さ方向に複
   数積み重ねられていることを特徴とする請求項１または
   請求項２に記載の半導体フォトデバイス。