CN115775840A - 光电传感器件和显示面板 - Google Patents

Abstract

本申请提供了一种光电传感器件和显示面板，涉及显示技术领域。光电传感器件包括层叠设置在衬底上的栅极、有源层和光生载流子层；所述光生载流子层被配置为在光照下产生光生载流子；所述有源层包括源区、漏区以及设置在所述源区和漏区之间的沟道区，所述沟道区与所述光生载流子层贴合；所述栅极与所述沟道区绝缘设置，且所述栅极上的电压小于所述沟道区的阈值电压。在产生较强电信号的同时结构简单。

Description

光电传感器件和显示面板

技术领域

本申请涉及光电传感器技术领域，尤其涉及一种光电传感器件和显示面板。

背景技术

光电传感器是将光信号转换为电信号的一种器件。光电传感器通常为PIN结构，其产生的电信号的强弱取决于光照的强度，在低强度的光照下产生的电信号较为微弱，因此需要设置放大器电源(Amplifier Power Supply，简称APS)电路对产生的电信号进行放大及补偿，导致光电传感器的结构复杂。

发明内容

本申请的实施例提供一种光电传感器件和显示面板，在产生较强电信号的同时结构简单。

为达到上述目的，本申请的实施例采用如下技术方案：

一方面，提供了一种光电传感器件，包括层叠设置在衬底上的栅极、有源层和光生载流子层；

所述光生载流子层被配置为在光照下产生光生载流子；

所述有源层包括源区、漏区以及设置在所述源区和漏区之间的沟道区，所述沟道区与所述光生载流子层贴合；

所述栅极与所述沟道区绝缘设置，且所述栅极上的电压小于所述沟道区的阈值电压。

在一些实施方式中，所述光生载流子层包括掺杂半导体层和本征半导体层，所述本征半导体层与所述沟道区贴合。

在一些实施方式中，沿垂直所述衬底方向，所述本征半导体层的尺寸大于所述有源层和所述掺杂半导体层的尺寸。

在一些实施方式中，所述本征半导体层与所述沟道区在所述衬底的正投影重合。

在一些实施方式中，所述栅极设置在所述有源层背离所述光生载流子层的一侧。

在一些实施方式中，所述衬底位于所述栅极背离所述有源层的一侧。

在一些实施方式中，所述栅极为透明电极，所述栅极位于所述光生载流子层背离所述有源层的一侧。

在一些实施方式中，所述源区和所述漏区为P型半导体区，所述掺杂半导体层为N型半导体层。

另一方面，提供了一种显示面板，包括所述的光电传感器件。

在一些实施方式中，所述显示面板包括阵列排布的多个像素单元，所述像素单元包括薄膜晶体管，所述薄膜晶体管的有源层与所述光电传感器件的有源层同层设置。

本申请实施例提供的光电传感器件，有源层上设有光生载流子层，光生载流子层在光照下可以产生光生载流子，产生的光生载流子可沿光生载流子层和沟道区的贴合面进入沟道区，进入沟道区内的光生载流子与栅极驱动下集聚的载流子一起形成电流。与相关技术中PIN型光电传感器件仅由光生载流子形成的电流相比，由光生载流子和沟道区本身集聚的载流子一起形成的电流值较大，从而起到信号放大的作用。因此，本申请实施例提供的光电传感器件对光电信号具有自放大作用，不需要额外设置APS电路，在产生较强电信号的同时，结构更加简单。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中PIN型光电传感器的结构示意图；

图2为本申请实施例提供的一种光电传感器件的结构示意图；

图3至图7为本申请实施例提供的一种光电传感器件的工艺流程图；

图8至13为本申请实施例提供的一种显示面板的工艺流程图；

图14为本申请实施例提供的另一种显示面板的结构示意图。

附图标记：

1-P型层；2-I型层；3-N型层；4-第二极；5-第一极；6-光刻胶；

10-衬底；

21-栅极；22-第一搭接结构；23-遮光层；

30-栅极绝缘层；

40-多晶硅层；41-沟道区；42-源区；43-漏区；44-第二沟道区；

50-介电层；51-第二栅极绝缘层；52-介电子层；

61-本征半导体层；62-掺杂半导体层；

70-平坦层；

81-源极；82-漏极；84-第二源极；85-第二漏极；

91-第二搭接结构；92-第二栅极；93-第三搭接结构。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的实施例中，采用“第一”、“第二”、“第三”、“第四”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本申请实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

在本申请的实施例中，“多个”的含义是两个或两个以上，“至少一个”的含义是一个或一个以上，除非另有明确具体的限定。

在本申请的实施例中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

光电传感器是各种光电检测系统中实现光电转换的关键元件，可将光信号(可见及紫外镭射光)转变为电信号。相关技术中的光电传感器通常包括PIN型光电传感器件，图1为相关技术中PIN型光电传感器件的结构示意图，如图1所示，PIN型光电传感器件包括依次层叠设置的P型层1、I型层2、N型层3，以及与P型层1电连接的第一极5和与N型层3电连接的第二极4。

工作时，PIN型光电传感器件产生的电信号的强弱取决于光照的强度，在低强度的光照下产生的电信号较为微弱。因此，为了提高光电传感器的响应，需要设置APS电路，APS电路与PIN型光电传感器件电连接，以对PIN型光电传感器件产生的电信号进行放大及补偿。

然而，设置APS电路后使得光电传感器的结构更加复杂。并且，APS电路通常包括薄膜晶体管(Thin Film Transistor，简称TFT)，当薄膜晶体管为LTPS-TFT时，在制备光电传感器过程中，受制于工艺制程及特定保证等原因，APS电路基板与PIN型光电传感器件堆叠设置，导致光电传感器膜层结构多，制备工艺复杂。

鉴于此，本申请提供了一种光电传感器件，对信号具有自放大作用，不需要额外设置APS电路，结构简单。

图2为本申请实施例提供的一种光电传感器件的结构示意图，如图2所示，光电传感器件包括衬底10以及层叠设置在衬底10上的栅极21、有源层和光生载流子层。

衬底10用于支撑光电传感器件的各膜层结构。衬底10可以是玻璃衬底，也可以是硅衬底，还可以是有机衬底，本申请对衬底10的材质不作限定。

光生载流子层被配置为在光照下产生光生载流子。光生载流子层可以由半导体材料制成，用光照射半导体材料时，若光子的能量等于或大于半导体材料的禁带宽度，则价带中的电子吸收光子后进入导带，产生电子-空穴对，电子和空穴称为光生载流子。

有源层包括源区42、漏区43以及设置在源区42和漏区43之间的沟道区41。源区42用于与源极81电连接，漏区43用于与漏极82电连接，栅极21与沟道区41绝缘设置。栅极21与源极81之间的电压大于阈值电压时，沟道区41可以产生沟道。当源极81和漏极82之间接入电压后，在沟道区41内形成电场，电场驱动沟道内的载流子运动，从而形成电流。

其中，使得沟道区41刚好能形成沟道的栅极21和源极81之间的电压称为阈值电压。当栅极21和源极81之间的电压小于阈值电压时，沟道区41内不能形成沟道，此时沟道区41工作在压阈值区内。

有源层可以由半导体材料制成。示例性地，源区42和漏区43是经过重掺杂的低温多晶硅，沟道区41是经过轻掺杂或不掺杂的低温多晶硅。例如，源区42和漏区43是P型半导体，沟道区41是本征半导体。当然，源区42、漏区43和沟道区41的材料也可以不同。

沟道区41与光生载流子层贴合。其中，贴合是指沟道区41与光生载流子层至少部分贴合，既可以是部分贴合，也可以是完全贴合。其中，完全贴合包括光生载流子层在衬底10的正投影完全覆盖沟道区41在衬底10的正投影，也包括沟道区41在衬底10的正投影完全覆盖光生载流子层在衬底10的正投影。

沟道区41与光生载流子层贴合，使得光生载流子层在接受光照后产生的光生载流子可以沿沟道区41与光生载流子层的交界面进入沟道区41，进入沟道区41内的光生载流子与栅极21驱动下集聚的载流子一起形成电流。与仅由光生载流子形成的电流相比，由光生载流子和沟道区41本身集聚的载流子一起形成的电流值较大，从而起到信号放大的作用。即，在栅极21驱动下工作在压阈值区的沟道区41对光电效应产生电信号起到放大作用。

本申请实施例提供的光电传感器件，有源层上设有光生载流子层，光生载流子层在光照下可以产生光生载流子，产生的光生载流子可沿光生载流子层和沟道区41的贴合面进入沟道区41，进入沟道区41内的光生载流子与栅极21驱动下集聚的载流子一起形成电流。与相关技术中PIN型光电传感器件仅由光生载流子形成的电流相比，由光生载流子和沟道区41本身集聚的载流子一起形成的电流值较大，从而起到信号放大的作用。因此，本申请实施例提供的光电传感器件对光电信号具有自放大作用，不需要额外设置APS电路，在产生较强电信号的同时，结构更加简单。

另外，由于不需要额外设置APS电路，也就解决了由于APS电路与光电传感器件层叠设置导致的膜层结构多，制备工艺复杂的问题。

继续参考图2，光生载流子层可以包括掺杂半导体层62和本征半导体层61，掺杂半导体层62和本征半导体层61可以层叠设置。本征半导体层61是指未掺杂或轻掺杂的半导体层，掺杂半导体层62是指重掺杂的半导体层。例如，本征半导体层61是多晶硅层，掺杂半导体层62是N型半导体层。

其中，本征半导体层61和沟道区41的材料可以相同，也可以不同。示例性地，本征半导体层61和沟道区41均是未掺杂的多晶硅层。

本征半导体层61与沟道区41贴合。其中，贴合是指沟道区41与本征半导体层61至少部分贴合，既可以是部分贴合，也可以是完全贴合。其中，完全贴合包括本征半导体层61在衬底10的正投影完全覆盖沟道区41在衬底10的正投影，也包括沟道区41在衬底10的正投影完全覆盖本征半导体层61在衬底10的正投影。

在一定范围内，本征半导体层61的厚度越厚，对光的吸收作用越好，产生的光生载流子越多，因此可以适当增加本征半导体层61的厚度。本征半导体层61的厚度可以大于有源层和掺杂半导体层62的尺寸，从而可以提高光电传感器件的响应。其中，厚度是指沿垂直衬底10方向的尺寸。

本征半导体层61的具体厚度可以根据沟道区41的厚度和掺杂半导体层62的厚度，以及工作参数灵活设定。示例性地，本征半导体的厚度可以等于PIN型光电传感器件中I型层的厚度，掺杂半导体层62的厚度可以等于PIN型光电传感器件中N型层的厚度，沟道区41的厚度可以等于PIN型光电传感器件中P型层的厚度。这样，可以使相关技术中的PIN型光电传感器件与本申请实施例中的光电传感器件集成在同一背板中，且不显著增加膜层结构。

本征半导体层61可以与沟道区41在衬底10的正投影重合。使得本征半导体和沟道区41的接触面积更大，从而使本征半导体中更多的光生载流子进入沟道区41内，使得电流更大。另外，本征半导体层61与沟道区41在衬底10的正投影重合，使得本征半导体层61在衬底10的正投影与源区42、漏区43在衬底10的正投影不重叠，防止出现干扰。

光生载流子层需要接收光照产生光生载流子，因此需要减少光生载流子层和光源之间的遮挡，以提高光电传感器件的响应。栅极21可以设置在有源层背离光生载流子层的一侧，使得朝向光生载流子层照射的光不受栅极21遮挡。并且，栅极21距离沟道区41更近，可以降低栅极21和源极81之间的电压。

示例性地，栅极21和有源层之间设有栅极绝缘层30，栅极21、栅极绝缘层30、有源层、光生载流子层依次层叠设置。

当然，栅极21也可以位于光生载流子层背离有源层的一侧。此时，为了降低栅极21对光照的遮挡，栅极21可以为透明电极，例如栅极21为氧化铟锡电极。或者栅极21上部分区域镂空，以使光可以穿过栅极21照射到光生载流子层。

衬底10可以位于栅极21背离有源层的一侧，以防止衬底10遮挡光生载流子层，提高光电传感器件的响应。当然，衬底10也可以位于光生载流子层背离有源层的一侧。此时，衬底10可以为透明衬底10，例如玻璃衬底10。

示例性地，光电传感器件包括衬底10以及依次层叠设置在衬底10上的栅极21、栅极绝缘层30、有源层、光生载流子层和平坦层70。其中，栅极绝缘层30背离衬底10的一侧依次设有介电层50和电极层，电极层位于介电层50和平坦层70之间，电极层包括源极81和漏极82，源极81和源区42电连接，漏极82和漏区43电连接。

示例性地，源区42和漏区43为P型半导体区，掺杂半导体层62为N型半导体层。

可以理解的是，实际应用过程中，可以根据实际需要改变有源层以及光生载流子层的掺杂类型，在此不再赘述。

本申请实施例提供的光电传感器件可以替换相关技术中的PIN型光电传感器件，也可以与相关技术中的PIN型光电传感器配合使用。当配合使用时，二者可以集成在同一背板中。为了简化背板的结构，降低制备难度和制备成本，可以对二者结构进行改进以使本申请实施例提供的光电传感器件和相关技术中的PIN型光电传感器件的工艺制程相匹配。

图3至图7为一种背板的工艺流程图。如图3至图7所示，制备工艺过程包括：

步骤110，提供衬底10，在衬底10上积淀第一导电层，对第一导电层进行图形化，形成光电传感器件的栅极21。

其中，衬底10可以为玻璃衬底，玻璃衬底成本较低、硬度较高且耐高温。第一导电层可以为金属层。

步骤120，积淀栅极绝缘层30(Gate Insulator，简称GI)，栅极绝缘层30同时覆盖衬底10和栅极21。接着在栅极绝缘层30上积淀一层无定形硅(a-Si)，然后对a-Si进行准分子激光晶化(ELA)和图形化，形成图形化的低温多晶硅40结构。

其中，本申请实施例中以有源层为低温多晶硅材料为例进行说明，实际应用过程中还可以是其他半导体材料，例如氧化物半导体、单晶半导体等。其工艺流程可以在此基础上做适应性改进。

步骤130，积淀一层介电层50(Inter Layer Dielectric，简称IDL)。在介电层50上形成图形化的光刻胶6，然后对低温多晶硅40进行P型掺杂，形成光电传感器件的有源层，有源层包括P型掺杂的源区42和漏区43以及不掺杂的沟道区41，同时也形成PIN结的P型层1。

其中，光刻胶6覆盖不需要进行掺杂的区域。另外，掺杂的类型可以根据实际需要灵活选择。当进行N型掺杂时，形成PIN结的N型层3。

步骤140，在介电层50上对应P型层1和沟道区41的位置刻蚀深孔，使得沟道区41和P型层1至少部分显露出。然后，在深孔内依次积淀I-a-Si和N-a-Si，形成光电传感器件的本征半导体层61和掺杂半导体层62，以及PIN结的I型层2和N型层3。

其中，在深孔内积淀的材料可以根据实际需要进行选择，在此不作限定。

步骤150，在源区42、漏区43以及P型层1的位置开设过孔，形成源极81、漏极82和第一极5、第二极4，源极81与源区42电连接，漏极82与漏区43电连接，第一极5与P型层1电连接，第二极4与N型层3电连接。覆盖平坦层70，形成背板结构。

由图3至图7可知，本申请实施例中的光电传感器件和相关技术中的PIN型光电传感器件可以在同一工艺流程中制备，使得在不改变原有背板膜层结构的情况下，本申请实施例提供的光电传感器件可以替换相关技术中的PIN型光电传感器件，也可以在同一工艺流程中同时制备本申请实施例中的光电传感器件和PIN型光电传感器件。

另外，本申请实施例提供的光电传感器件可以集成在上述的背板中，也可以集成在显示面板中，还可以集成在其他面板中，在此不再一一列举。

当光电传感器件集成在显示面板中时，光电传感器件可以兼容显示面板的制备工艺。

图8至图13为本申请实施提供的一种显示面板的工艺流程图。如图8至图13所示，工艺过程包括：

步骤210，提供衬底10，在衬底10上积淀第二导电层，对第二导电层图形化后形成光电传感器件的栅极21、第一搭接结构22和显示面板中TFT的遮光层23。

其中，衬底10可以为玻璃衬底，玻璃衬底成本较低、硬度较高且耐高温。第二导电层可以为金属层。

步骤220，积淀栅极绝缘层30，栅极绝缘层30同时覆盖衬底10和图形化的第二导电层。接着在栅极绝缘层30上积淀一层无定形硅(a-Si)，然后对a-Si进行准分子激光晶化(ELA)和图形化，形成图形化的低温多晶硅40结构。

步骤230，积淀第二栅极绝缘层51，第二栅极绝缘层51同时覆盖栅极21绝缘层30和图形化的低温多晶硅40结构。在第二栅极绝缘层51上积淀第三导电层，图形化第三导电层形成第二栅极92、第二搭接结构91和第三搭接结构93，第三搭接结构93与第一搭接结构22通过过孔连接。

步骤240，积淀介电层52，介电层52同时覆盖图形化的第三导电层和第二栅极绝缘层51。在介电层52上形成图形化的光刻胶6，对低温多晶硅40结构进行P型掺杂，形成光电传感器件的有源层，PIN结的P型层1，以及TFT的第二沟道区44。

步骤250，在介电层52上对应P型层1和沟道区41的位置刻蚀深孔，使得沟道区41和P型层1至少部分显露出。然后，在深孔内依次积淀I-a-Si和N-a-Si，形成光电传感器件的本征半导体层61和掺杂半导体层62，以及PIN结的I型层2和N型层3。

步骤260，开设过孔，形成源极81、漏极82、第二源极84、第二漏极85和第一极5、第二极4。覆盖平坦层70，形成显示面板。

本申请实施例提供的显示面板，光电传感器件的有源层上设有光生载流子层，光生载流子层在光照下可以产生光生载流子，产生的光生载流子可沿光生载流子层和沟道区41的贴合面进入沟道区41，进入沟道区41内的光生载流子与栅极21驱动下集聚的载流子一起形成电流。与相关技术中PIN型光电传感器件仅由光生载流子形成的电流相比，由光生载流子和沟道区41本身集聚的载流子一起形成的电流值较大，从而起到信号放大的作用。因此，本申请实施例提供的光电传感器件对光电信号具有自放大作用，不需要额外设置APS电路，在产生较强电信号的同时，结构更加简单。

显示面板包括阵列排布的多个像素单元，像素单元包括薄膜晶体管，薄膜晶体管的有源层与光电传感器件的有源层同层设置。使得显示面板中的TFT可以与光电传感器件兼容工艺制备流程，在不改变显示面板原膜层结构的情况下，将光电传感器件集成在显示面板中。

图14为本申请实施例提供的另一种显示面板的结构示意图，图中虚线框中的结构为显示面板的TFT，如图14所示，光电传感器件也可以与显示面板的TFT沿垂直于衬底的方向层叠设置，这样可以减少光电传感器件和TFT之间的信号串扰，节省显示面板沿平行于衬底方向的布置空间。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种光电传感器件，其特征在于，包括层叠设置在衬底上的栅极、有源层和光生载流子层；

所述光生载流子层被配置为在光照下产生光生载流子；

所述有源层包括源区、漏区以及设置在所述源区和漏区之间的沟道区，所述沟道区与所述光生载流子层贴合；

所述栅极与所述沟道区绝缘设置，且所述栅极上的电压小于所述沟道区的阈值电压。

2.根据权利要求1所述的光电传感器件，其特征在于，所述光生载流子层包括掺杂半导体层和本征半导体层，所述本征半导体层与所述沟道区贴合。

3.根据权利要求2所述的光电传感器件，其特征在于，沿垂直所述衬底方向，所述本征半导体层的尺寸大于所述有源层和所述掺杂半导体层的尺寸。

4.根据权利要求2所述的光电传感器件，其特征在于，所述本征半导体层与所述沟道区在所述衬底的正投影重合。

5.根据权利要求1-4任一项所述的光电传感器件，其特征在于，所述栅极设置在所述有源层背离所述光生载流子层的一侧。

6.根据权利要求5所述的光电传感器件，其特征在于，所述衬底位于所述栅极背离所述有源层的一侧。

7.根据权利要求1-4任一项所述的光电传感器件，其特征在于，所述栅极为透明电极，所述栅极位于所述光生载流子层背离所述有源层的一侧。

8.根据权利要求2所述的光电传感器件，其特征在于，所述源区和所述漏区为P型半导体区，所述掺杂半导体层为N型半导体层。

9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的光电传感器件。

10.根据权利要求9所述的显示面板，其特征在于，所述显示面板包括阵列排布的多个像素单元，所述像素单元包括薄膜晶体管，所述薄膜晶体管的有源层与所述光电传感器件的有源层同层设置。

Images