JP2009525622A5 - - Google Patents

Download PDF

Info

Publication number
JP2009525622A5
JP2009525622A5 JP2008553453A JP2008553453A JP2009525622A5 JP 2009525622 A5 JP2009525622 A5 JP 2009525622A5 JP 2008553453 A JP2008553453 A JP 2008553453A JP 2008553453 A JP2008553453 A JP 2008553453A JP 2009525622 A5 JP2009525622 A5 JP 2009525622A5
Authority
JP
Japan
Prior art keywords
carriers
protective layer
substrate
range
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008553453A
Other languages
English (en)
Other versions
JP2009525622A (ja
JP5261194B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/US2007/061128 external-priority patent/WO2007090055A1/en
Publication of JP2009525622A publication Critical patent/JP2009525622A/ja
Publication of JP2009525622A5 publication Critical patent/JP2009525622A5/ja
Application granted granted Critical
Publication of JP5261194B2 publication Critical patent/JP5261194B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (36)

  1. 中心軸、全体として前記中心軸に対して垂直な前表面及び後表面、周囲縁、前記中心軸から周囲縁の方へ延びる半径を有する基材であって、約1×1017キャリヤ/cm未満のドーパント濃度を有している基材;
    シリコンデバイス層;
    前記デバイス層と基材との間に配されるシリコン保護層であって、約6.0×1017キャリヤ/cm〜約1.0×1020キャリヤ/cmの範囲のドーパント濃度にてドーピングされており、少なくとも約0.5μmの厚さを有しているシリコン保護層
    を有する半導体ウエハ。
  2. 保護層が、約1μm〜約5μmの範囲の厚さを有する請求項1に記載の半導体ウエハ。
  3. 保護層が、約8.5×1018キャリヤ/cm〜約2.0×1019キャリヤ/cmの範囲のドーパント濃度にてドープされている請求項1に記載の半導体ウエハ。
  4. 保護層が、約3.2×1018キャリヤ/cm〜約8.5×1019キャリヤ/cmの範囲のドーパント濃度にてドープされている請求項1に記載の半導体ウエハ。
  5. 基材が約5×1014キャリヤ/cm〜約1×1016キャリヤ/cmの範囲のドーパント濃度を有する請求項3に記載の半導体ウエハ。
  6. デバイス層がP型ドーパントによってドーピングされている請求項1に記載の半導体ウエハ。
  7. デバイス層がホウ素によってドーピングされている請求項1に記載の半導体ウエハ。
  8. 基材は、約5×1014キャリヤ/cm〜約1×1016キャリヤ/cmの範囲の濃度のP型ドーパントによってドーピングされており;
    保護層は約3.2×1018キャリヤ/cm〜約2.0×1019キャリヤ/cmの範囲の濃度のP型ドーパントによってドーピングされて、約1μm〜約10μmの範囲の厚さを有しており;ならびに
    デバイス層は約1×1014キャリヤ/cm〜約4×1016キャリヤ/cmの範囲の濃度のP型ドーパントによってドーピングされている請求項1に記載の半導体ウエハ。
  9. 保護層は約1.0×1019キャリヤ/cm〜約1.0×1020キャリヤ/cm の範囲の濃度のP型ドーパントによってドーピングされ、約5μm未満の厚さを有しており;
    デバイス層は約2μm〜15μmの範囲の厚みである請求項1に記載の半導体ウエハ。
  10. 保護層が約2μm未満の厚さを有しており、デバイス層は約2μm〜約5μmの範囲のさを有している請求項9に記載の半導体ウエハ。
  11. 中心軸、全体として前記中心軸に対して垂直な前表面及び後表面、周囲縁、前記中心軸から周囲縁の方へ延びる半径を有しており、約1×1017キャリヤ/cm未満のドーパント濃度を有する基材を有してなる半導体ウエハを製造する方法であって、
    基材の前表面に保護層を形成する工程であって、該保護層は約6.0×1017キャリヤ/cm〜約1.0×1020キャリヤ/cmの範囲のドーパント濃度にてドーピングされており、少なくとも約0.5μmの厚さを有している工程;ならびに
    保護層の露出する表面に、基材の前表面と平行にデバイス層を成形する工程であって、該デバイス層は約1×1017キャリヤ/cm未満のドーパント濃度によってドーピングされている工程
    を含んでなる方法であって、基材の熱伝導率が保護層の熱伝導率より大きい、方法。
  12. 基材の表面を、シリコンおよびドーパントを含む雰囲気にさらして、シリコンエピタキシャル層を析出させることによって保護層を形成する請求項11に記載の方法。
  13. 基材の表面にドーパントイオンを注入することによって保護層を形成する請求項11に記載の方法。
  14. 基材の表面をドーパントを含む気体にさらして、気相ドーピングされた層を形成することによって保護層を形成する請求項11に記載の方法。
  15. 保護層が、約1μm〜約5μmの範囲の厚さを有する請求項11に記載の方法。
  16. 保護層が、約8.5×1018キャリヤ/cm〜約2.0×1019キャリヤ/cmの範囲のドーパント濃度にてドーピングされている請求項11に記載の方法。
  17. 保護層が、約3.2×1018キャリヤ/cm〜約8.5×1018キャリヤ/cmの範囲のドーパント濃度によってドーピングされている請求項11に記載の方法。
  18. 基材が、約5×1014キャリヤ/cm〜約1×1016キャリヤ/cmの範囲のドーパント濃度を有する請求項16に記載の方法。
  19. デバイス層がP型ドーパントによってドーピングされている請求項11に記載の方法。
  20. デバイス層がホウ素によってドーピングされている請求項11に記載の方法。
  21. 基材は約5×1014キャリヤ/cm〜約1×1016キャリヤ/cmの範囲の濃度にてP型ドーパントによってドーピングされており、
    保護層は約3.2×1018キャリヤ/cm〜約2.0×1019キャリヤ/cmの範囲の濃度にてP型ドーパントによってドーピングされ、約1μm〜約10μmの範囲の暑さを有しており;ならびに
    デバイス層は約1×1014キャリヤ/cm〜約4×1016キャリヤ/cmの範囲の濃度にてP型ドーパントによってドーピングされている請求項11に記載の方法。
  22. 基材は約5×1014キャリヤ/cm〜約1×1016キャリヤ/cmの範囲の濃度にてP型ドーパントによってドーピングされており;
    保護層は約1.0×1019キャリヤ/cm〜約1.0×1020キャリヤ/cmの範囲の濃度にてP型ドーパントによってドーピングされ、約3μm未満の厚さを有しており;ならびに
    デバイス層は約2μm〜15μmの範囲の厚さを有しており、
    更に、基材の実質的に全体を除去するのに十分な時間で、基材の後表面をアルカリ性エッチング液にさらして、保護層を露出させる第1のエッチング工程を含んでなる請求項11に記載の方法。
  23. エッチング液が、水酸化カリウム、水酸化ナトリウム、水酸化テトラメチルアンモニウム、およびそれらの組合せからなる群から選ばれる化合物を含んでなる請求項22に記載の方法。
  24. 第1のエッチングによって露出された保護層を、第2のエッチング液にさらして、保護層を酸性のエッチング液にさらすことを更に含んでなる請求項22に記載の方法。
  25. 酸性のエッチング液が、フッ化水素酸、硝酸、および酢酸の溶液を含んでなる請求項24に記載の方法。
  26. 保護層が約2μm未満の厚さを有し、デバイス層が約2μm〜約5μmの厚さを有する請求項22に記載の方法。
  27. 基材の熱伝導率が保護層の熱伝導率より大きい請求項1に記載の半導体ウエハ。
  28. 基材の熱伝導率が保護層の熱伝導率より少なくとも5%大きい請求項1に記載の半導体ウエハ。
  29. 基材の熱伝導率が保護層の熱伝導率より少なくとも15%大きい請求項1に記載の半導体ウエハ。
  30. 基材が室温にて約120W/m・Kより大きい熱伝導率を有する請求項1に記載の半導体ウエハ。
  31. 保護層が室温にて約114W/m・K未満の熱伝導率を有する請求項1または30に記載の半導体ウエハ。
  32. 基材の熱伝導率が保護層の熱伝導率より大きい請求項11に記載の方法。
  33. 基材の熱伝導率が保護層の熱伝導率より少なくとも5%大きい請求項11に記載の方法。
  34. 基材の熱伝導率が保護層の熱伝導率より少なくとも15%大きい請求項11に記載の方法。
  35. 基材が室温にて約120W/m・Kより大きい熱伝導率を有する請求項11に記載の方法。
  36. 保護層が室温にて約114W/m・K未満の熱伝導率を有する請求項11または35に記載の方法。
JP2008553453A 2006-01-31 2007-01-26 高い熱伝導率を有する半導体ウエハ Active JP5261194B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US76364306P 2006-01-31 2006-01-31
US60/763,643 2006-01-31
PCT/US2007/061128 WO2007090055A1 (en) 2006-01-31 2007-01-26 Semiconductor wafer with high thermal conductivity

Publications (3)

Publication Number Publication Date
JP2009525622A JP2009525622A (ja) 2009-07-09
JP2009525622A5 true JP2009525622A5 (ja) 2010-11-11
JP5261194B2 JP5261194B2 (ja) 2013-08-14

Family

ID=38121741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008553453A Active JP5261194B2 (ja) 2006-01-31 2007-01-26 高い熱伝導率を有する半導体ウエハ

Country Status (8)

Country Link
US (3) US20070176238A1 (ja)
EP (3) EP1994562A1 (ja)
JP (1) JP5261194B2 (ja)
KR (2) KR20080098632A (ja)
CN (1) CN101410977A (ja)
MY (1) MY153160A (ja)
TW (1) TWI429793B (ja)
WO (1) WO2007090055A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
KR20100077363A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 씨모스 이미지 센서의 제조 방법
US7985658B2 (en) * 2009-06-08 2011-07-26 Aptina Imaging Corporation Method of forming substrate for use in imager devices
EP2555244A1 (en) * 2011-08-03 2013-02-06 austriamicrosystems AG A method of producing a photodiode device and a photodiode device comprising an etch stop layer
US8748315B2 (en) * 2012-02-15 2014-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Condition before TMAH improved device performance
US8956938B2 (en) * 2012-05-16 2015-02-17 International Business Machines Corporation Epitaxial semiconductor resistor with semiconductor structures on same substrate
US9111898B2 (en) * 2013-02-19 2015-08-18 Taiwan Semiconductor Manufacturing Company. Ltd. Multiple layer substrate
CN104064688B (zh) * 2014-07-11 2016-09-21 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板
CN112776003B (zh) * 2019-11-07 2022-05-06 台达电子工业股份有限公司 散热装置及其适用的机器人
CN112397570A (zh) * 2020-11-17 2021-02-23 华虹半导体(无锡)有限公司 半导体基底结构及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104090A (en) * 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
US4247862B1 (en) * 1977-08-26 1995-12-26 Intel Corp Ionzation resistant mos structure
US4506436A (en) * 1981-12-21 1985-03-26 International Business Machines Corporation Method for increasing the radiation resistance of charge storage semiconductor devices
US4628591A (en) * 1984-10-31 1986-12-16 Texas Instruments Incorporated Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon
JPH0793282B2 (ja) * 1985-04-15 1995-10-09 株式会社日立製作所 半導体装置の製造方法
FR2638892B1 (fr) * 1988-11-09 1992-12-24 Sgs Thomson Microelectronics Procede de modulation de la quantite d'or diffusee dans un substrat de silicium et diode rapide obtenue par ce procede
US5023200A (en) * 1988-11-22 1991-06-11 The United States Of America As Represented By The United States Department Of Energy Formation of multiple levels of porous silicon for buried insulators and conductors in silicon device technologies
US5024723A (en) * 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
JPH07187892A (ja) * 1991-06-28 1995-07-25 Internatl Business Mach Corp <Ibm> シリコン及びその形成方法
JPH06151303A (ja) * 1992-11-11 1994-05-31 Hitachi Ltd 半導体ウエーハの形成方法
US5880010A (en) * 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
JPH10242153A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
WO1998042010A1 (en) 1997-03-17 1998-09-24 Genus, Inc. Bonded soi wafers using high energy implant
EP1148544A1 (de) 2000-04-19 2001-10-24 Infineon Technologies AG Verfahren zum Dünnen eines Substrats
JP3785067B2 (ja) * 2001-08-22 2006-06-14 株式会社東芝 半導体素子の製造方法
JP4211696B2 (ja) * 2004-06-30 2009-01-21 ソニー株式会社 固体撮像装置の製造方法
DE102004039197B4 (de) * 2004-08-12 2010-06-17 Siltronic Ag Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium

Similar Documents

Publication Publication Date Title
JP2009525622A5 (ja)
US20170309759A1 (en) Epitaxial silicon solar cells with moisture barrier
US8937243B2 (en) Structures and methods for high-efficiency pyramidal three-dimensional solar cells
JP6553731B2 (ja) N型両面電池のウェットエッチング方法
CN110518088A (zh) 一种se太阳能电池的制备方法
JP2009076546A (ja) 太陽電池の製造方法
JP6091458B2 (ja) 光電変換装置およびその製造方法
CN109686816A (zh) 钝化接触n型太阳电池的制备方法
JP5261194B2 (ja) 高い熱伝導率を有する半導体ウエハ
JP6282635B2 (ja) 太陽電池の製造方法
TWI538244B (zh) Method for manufacturing solar cells
US9397239B2 (en) Insitu epitaxial deposition of front and back junctions in single crystal silicon solar cells
CN103943724A (zh) 一种柔性高效晶体硅太阳电池及其制造方法
KR101000556B1 (ko) 태양전지 및 그 제조방법
JP6340069B2 (ja) 太陽電池の製造方法
JP2014229826A (ja) 太陽電池素子の製造方法および太陽電池素子
KR101113486B1 (ko) 후면접합 태양전지의 제조방법
TWI686958B (zh) 太陽能電池及其製造方法
KR101083372B1 (ko) 보론 도핑방법 및 이를 이용한 태양전지 제조방법
WO2011048656A1 (ja) 基板の粗面化方法、光起電力装置の製造方法
JP2014130943A (ja) 太陽電池およびその製造方法
JP5573854B2 (ja) ドーパント吸着用部材、及び太陽電池の製造方法
JP5170701B2 (ja) 半導体装置の製造方法
JP5275415B2 (ja) 結晶太陽電池セルおよび結晶太陽電池セルの製造方法
Hertanto Back amorphous-crystalline silicon heterojunction photovoltaics: Fabrication methodology