KR101083372B1 - 보론 도핑방법 및 이를 이용한 태양전지 제조방법 - Google Patents

보론 도핑방법 및 이를 이용한 태양전지 제조방법 Download PDF

Info

Publication number
KR101083372B1
KR101083372B1 KR1020090097855A KR20090097855A KR101083372B1 KR 101083372 B1 KR101083372 B1 KR 101083372B1 KR 1020090097855 A KR1020090097855 A KR 1020090097855A KR 20090097855 A KR20090097855 A KR 20090097855A KR 101083372 B1 KR101083372 B1 KR 101083372B1
Authority
KR
South Korea
Prior art keywords
film
boron
doped
semiconductor
solar cell
Prior art date
Application number
KR1020090097855A
Other languages
English (en)
Other versions
KR20110040541A (ko
Inventor
김회창
안황기
Original Assignee
주식회사 효성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 효성 filed Critical 주식회사 효성
Priority to KR1020090097855A priority Critical patent/KR101083372B1/ko
Publication of KR20110040541A publication Critical patent/KR20110040541A/ko
Application granted granted Critical
Publication of KR101083372B1 publication Critical patent/KR101083372B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529Shape of the potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 보론 도핑방법 및 이를 이용한 태양전지 제조방법에 관한 것이다. 본 발명은 텍스처링(Texturing)된 p형 실리콘 웨이퍼(100)의 전면에 에미터층(104)을 형성한다. 그리고 상기 p형 실리콘 웨이퍼(100)의 후면에는 보론 도핑된 아모포스 실리콘 막(108)과 알루미늄 막(110)을 순차적으로 적층 형성한다. 그 상태에서 소성 공정을 수행한다. 그러면 상기 보론 도핑된 아모포스 실리콘 막(108)에 도핑된 보론 원자는 상기 p형 실리콘 웨이퍼(100) 내로 확산되고, 동시에 실리콘 원자는 상기 알루미늄 막(110)으로 이동하여, 알루미늄 실리사이드(114)가 되게 한다. 결국 상기 p형 실리콘 웨이퍼(100)의 후면에는 고농도 보론이 도핑된 반도체 영역(112)이 형성된다. 이후, 상기 에미터층(104) 위에 형성된 포스포러스 실리게이트 글래스(106)와 상기 알루미늄 실리사이드(114)는 에칭을 통해 제거한다. 그 다음에 상기 에미터층(104) 위에 반사 방지막(116)을 형성하고, 전면전극(118)과 후면전극(120)을 형성하여 태양전지를 제조한다. 그와 같은 본 발명에 따르면, 페이스트 미 사용으로 인해 태양전지의 제조원가를 절감할 수 있고, 결정 결함을 최소화하면서 고농도로 보론이 도핑되는 반도체 영역을 형성할 수 있어 태양전지 제조시 효율이 향상되는 이점이 있다.
보론 도핑, 보론 도핑 반도체 막, 알루미늄 막, 알루미늄 실리사이드, 아모포스 실리콘

Description

보론 도핑방법 및 이를 이용한 태양전지 제조방법{Method for doping in Boron and Method for fabricating Solar cell using the same}
본 발명은 태양전지에 관한 것으로, 특히 태양전지의 후면에 버퍼층 및 보호층을 적층한 상태에서 결정 결함을 최소화하면서 보론을 도핑하는 방법 및 그를 이용하여 태양전지를 제조하는 방법에 관한 것이다.
태양전지는 단결정 실리콘, 다결정 실리콘 및 비정질 실리콘과 같은 반도체 재료 또는 갈륨비소(GaAs)나 카파인디움다이셀레나이드(CulnSe) 등의 화합물 반도체 재료를 원료로 이용하여 p-n접합, p-i-n 접합의 다층구조로 제조된다.
이를 도 1 및 도 2를 참조하여 설명한다. 도 1에는 일반적인 태양전지의 제조공정 흐름도, 도 2에는 도 1에 의해 제조된 태양전지의 단면도가 도시되어 있다. 도 1 및 도 2는 p형 실리콘 웨이퍼를 이용한다.
우선, 태양전지를 제조하기 위해 p형 실리콘 웨이퍼를 소정 크기로 절단할 때, p형 실리콘 웨이퍼(1)의 표면 및 내부에 발생한 손상을 제거하는 에칭(Saw damage etching) 공정이 수행되고(s10), 이와 함께 p형 실리콘 웨이퍼(1)의 전면(즉, 태양 광이 인가되는 면)에서 표면 반사를 줄이기 위해 텍스처링(Texturing) 공 정을 수행한다(s12). 상기 텍스처링 공정이 수행되면, 상기 p형 실리콘 웨이퍼(1)의 전면 표면은 요철면(3)으로 형성된다. 상기 에칭 공정 및 텍스처링 공정에는 수산화칼륨(KOH)이나, 불산(HF)/질산(HNO3) 등의 수용 혼합액이 이용된다.
상기 텍스처링 공정이 수행된 다음에는, 상기 p형 실리콘 웨이퍼(1)의 전면에 도핑원소인 'POCl3(옥시염화인)'을 이용하여 인을 확산시켜 상기 전면에 n형 반도체 영역(3)을 형성한다(s14). 이때 상기 인 도핑은 후속 공정에서 이루어지는 보론 도핑과 함께 광전변환에 의해 생성된 전하의 이동도를 증대시켜 전하 수집률을 향상시키기 위한 것이다.
상기 n형 반도체 영역(3)이 형성되면, 상기 p형 실리콘 웨이퍼(1)의 전면 표면의 결함과 태양 광의 반사를 줄이기 위해 상기 n형 반도체 영역(3) 상에 반사 방지막(5)을 형성한다(s16).
상기 반사 방지막(5)이 형성되면, 전면전극(7), 후면전극(9), 버스 바(11)를 형성하는 공정이 진행된다(s18). 이때 일반적으로 상기 전면전극(7)을 제일 먼저 형성한다. 상기 전면전극(7)은 상기 반사 방지막(3)의 일부를 관통시켜 상기 n형 반도체 영역(3)과 접촉되게 한다. 그 다음에 후면전극(9)을 형성한다. 이때 상기 후면전극(9) 형성시, 후면에 보론 도핑이 같이 수행된다. 상기 보론 도핑은, 상기 p형 실리콘 웨이퍼(1)의 후면 표면에 기상 화학 증착 방법을 이용하여 보론의 액체 원료를 먼저 흡착한다. 그 다음 상기 실리콘 웨이퍼(1) 내로 보론을 확산시키기 위해 후속공정에서 이루어지는 소성 공정이 수행될 때 상기 보론이 기화되는 것을 막 기 위해 상기 흡착된 액체 원료 위에 보론 함유된 페이스트를 도포한다. 상기의 보론 확산 공정이 끝나면 그 다음 상기 버스 바(11)를 형성한다.
이후, 대략 900℃ 정도의 온도에서 소성 공정을 수행한다(s20). 그렇게 되면 상기 p형 실리콘 웨이퍼(1)에 상기 전면전극(7)과 후면전극(9)이 안정되게 접촉된다.
그와 같이 p형 실리콘 웨이퍼(11)를 이용하여 태양전지를 제조하기 위해서는 상기 p형 실리콘 웨이퍼(1)의 전면에는 인 도핑을 수행하고, 후면에는 붕소 도핑을 수행한 다음 소정 온도에서 소성 공정을 수행한다.
하지만, 이 경우 다음과 같은 문제점이 발생한다.
먼저, 상기 후면전극(9) 형성시 수행되는 보론 도핑에는 고가의 보론 함유된 페이스트가 사용되고 있다. 이는 태양전지의 제조 원가를 상승시키는 원인이 된다.
또 고온에서의 열처리를 통한 소성 공정을 수행하게 되면 결정 결함을 초래하게 된다. 이는 전자의 재결합을 발생시키게 되고, 결국 태양전지의 효율이 저하되는 문제가 있다.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 태양전지의 제조원가를 절감하기 위한 것이다.
본 발명의 다른 목적은 태양전지 제조시 반도체 기판의 후면에 결정 결함이 최소화되는 고농도의 반도체 영역을 형성하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따르면, 반도체 기판의 후면에 보론 도핑된 반도체 막을 형성하는 단계; 상기 반도체 막 위에 금속 막을 형성하는 단계; 상기 반도체 막과 금속 막이 형성되면 소성 공정을 수행하는 단계; 그리고 상기 소성 공정에 따라 상기 반도체 막에 형성된 보론 원자를 상기 반도체 기판 내부로 확산시켜서 상기 반도체 기판 후면에 고농도로 보론이 도핑된 반도체 영역을 형성하는 단계를 포함하여 구성된다.
본 발명의 다른 특징에 따르면, 텍스처링(Texturing)된 반도체 기판의 전면에 에미터층을 형성하는 단계; 상기 반도체 기판의 후면에 보론 도핑된 반도체 막 및 금속 막을 적층 형성하고, 소성 공정을 수행하여 상기 반도체 기판 후면에 고농도로 보론이 도핑된 반도체 영역을 형성하는 단계; 상기 에미터층 형성시 그 에미터층 위에 형성된 산화막과 상기 소성 공정시 상기 금속막의 성질이 변하여 생성된 실리사이드를 제거하는 단계; 상기 에미터층 위에 반사 방지막을 형성하는 단계; 그리고 상기 반사 방지막의 일부를 제거하여 에미터층과 접촉되게 전면전극을 형성 하고, 상기 반도체 영역에 후면전극을 형성하는 단계를 포함하여 구성된다.
상기 금속 막을 형성하는 금속원자의 양을 조절하여 상기 소성 공정이 수행되었을 때 상기 반도체 막의 전부가 상기 실리사이드로 변경 형성되는 것이 바람직하다. 이 경우, 상기 반도체 막에 도핑된 모든 보론 원자가 상기 반도체 기판 내부로 확산되어 고농도의 반도체 영역을 형성한다.
상기 금속 막은, 상기 소성 공정시 상기 반도체 막에 도핑된 보론 원자가 외부로 기화되는 것을 방지하고, 상기 반도체 막에 도핑된 보론 원자는 상기 반도체 기판쪽으로 이동하게 하고, 상기 반도체 막에 포함된 실리콘 원자는 상기 금속 막쪽으로 이동하게 한다.
본 발명에서는 실리콘 웨이퍼의 후면에 보론 도핑시, 그 후면에 보론 도핑된 아모포스 실리콘 막과 알루미늄 막을 순차적으로 적층한 상태에서 비교적 낮은 온도에서 소성 공정을 수행하여, 실리콘 웨이퍼의 후면에 고농도로 보론이 도핑되는 반도체 영역을 형성한다. 이에 따라 종래 보론 도핑공정 수행시 사용되었던 고가의 페이스트를 도포하지 않아도 되기 때문에 제조원가를 절감할 수 있고, 아울러 결정 결함을 최소화할 수 있어 고효율의 태양전지 제조시 효율 향상을 이룰 수 있다.
이하 본 발명의 바람직한 실시 예에 따른 보론 도핑방법 및 이를 이용한 태양전지 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다.
본 발명의 보론 도핑방법은 태양전지를 제조하는 방법에 포함되기 때문에, 실시 예에서는 태양전지를 제조하는 방법을 설명하면서 보론 도핑방법도 함께 설명하기로 한다. 이는 도 3을 참조하면 된다. 도 3에서는 설명의 편의를 위해 p형 실리콘 웨이퍼를 이용하는 것으로 한다.
도 3에는 본 발명의 실시 예에 따라 보론 도핑방법이 포함된 태양전지의 제조방법을 보인 공정 단면도가 도시되어 있다.
우선, 도 3a은 태양전지를 제조하기에 알맞게 적당한 크기로 절단되고, 절단시 발생한 각종 손상 등이 제거된 p형 실리콘 웨이퍼(이하, '실리콘 웨이퍼'라 약칭함)(100)를 도시하고 있다.
이후, 도 3b와 같이 실리콘 웨이퍼(100)의 전면 표면, 즉 태양 광이 인가되는 표면에 요철면(102)을 형성하는 텍스처링 공정을 수행한다. 상기 텍스처링 공정은 상기 실리콘 웨이퍼(100)의 표면에서 반사된 빛이 다시 실리콘 웨이퍼(100)로 입사할 수 있도록 하여 빛을 수집할 수 있는 확률을 높이도록 하기 위함이다. 즉, 상기 실리콘 웨이퍼(100)의 표면이 평평한 경우에는 입사된 빛의 상당수가 실리콘 웨이퍼(10)의 표면에서 공기 중으로 바로 반사되어 효율에 큰 손실을 일으키기 때문이다. 상기한 텍스처링 공정에 사용되는 물질로는 일반적으로 수산화칼륨(KOH), 불산(HF), 질산(HNO3), 이소프로필알콜(IPA) 등이 있다.
상기 실리콘 웨이퍼(100)의 표면에 요철면(102)이 형성되면, 상기 실리콘 웨이퍼(100)의 전면에 'POCl3(옥시염화인)'을 확산시킨다. 그러면 도 3c와 같이 상기 요철면(102) 위에 n형 반도체 영역(104)이 형성된다. 이때 상기한 실리콘 웨이퍼(100)의 전면에 대해 'POCl3(옥시염화인)'을 도핑하게 되면, 상기 실리콘 웨이퍼(100)의 실리콘과 상기 'POCl3'이 반응하여 상기 n형 반도체 영역(104) 위에는 실리콘 산화막인 포스포러스실리케이트글래스(PSG : Phosphor-Silicate Glass)층(106)이 형성된다. 상기 PSG층(106)은 태양전지 내에서 전류 흐름을 차폐시키기 때문에 이를 제거하는 것이 좋다. 다만, 본 실시 예에서는 상기 PSG층(106)은 후속공정에서 수행되는 보론 도핑을 수행할 때, 상기 실리콘 웨이퍼(100)의 전면에 보론 원자가 도핑되는 것을 방지하는 역할을 제공하기 때문에, 보론 도핑이 수행된 이후에 제거하도록 한다. 그러나 상기 보론 도핑시 상기 실리콘 웨이퍼(100)의 전면에 보론 원자가 도핑되지 않게 하는 공정을 수행한다면, 상기 PSG층(106)은 상기한 인 확산 공정 이후에 제거하여도 상관없다.
다음에는 도 3d에 도시된 바와 같이 상기 실리콘 웨이퍼(100)의 후면에 버퍼층의 역할을 수행하는 반도체 막(108)을 형성한다. 상기 반도체 막(108)은 보론 도핑된 아모포스 실리콘 막을 말한다. 이하에서는 실리콘 막이라 칭하기로 한다. 상기 실리콘 막(108)은 화학기상증착장비를 이용하여 대략 1㎛ 두께로 형성되게 한다.
상기 실리콘 막(108) 위에 보호층 형태로 금속재질의 알루미늄 막(110)을 형성한다. 이 상태는 도 3e에 도시하고 있다. 상기 알루미늄 막(110)은 아래에서 설명될 소성 공정 수행시, 상기 실리콘 막(108)에 도핑된 보론 원자가 외부로 기화되 는 것을 방지하는 기능을 제공한다. 또 소성 공정에 따라 상기 알루미늄 막(110)이 알루미늄 실리사이드로 변경되어 형성되게 하여 상기 실리콘 막(108)에 도핑된 보론 원자는 상기 실리콘 웨이퍼(100) 내로 이동되게 하고, 반면 상기 실리콘 막(108)에 포함된 실리콘 원자는 상기 알루미늄 막(110)으로 이동되게 한다. 즉 이는 상기 실리콘 웨이퍼(100)의 후면 표면에 보다 고농도로 보론 도핑된 반도체 영역(p++)을 형성시키기 위함이다. 상기한 알루미늄 막(110)은 스퍼터 방식, 전자 빔 증착 설비 등에 의해 형성된다.
그 상태에서, 대략 300℃~ 900℃ 온도에서 소성 공정을 수행한다.
상기 소성 공정이 수행되면, 도 3f에 도시하고 있는 바와 같이 일단 상기 알루미늄 막(110)은 알루미늄 실리사이드(114)로 형성된다. 물론, 상기 알루미늄 막(110)을 형성하는 두께, 즉 양에 따라 상기 실리콘 막(108)과 인접해 있는 알루미늄만 알루미늄 실리사이드로 되고 나머지 부분은 그대로 알루미늄 상태로 있게 된다. 알루미늄이든 알루미늄 실리사이드든 이 부분은 후속 공정에 의해 모두 제거된다. 또 실리콘 막(108)은 처음 상태에서 그 두께가 얇아지거나 모두 없어지게 된다. 즉 상기 실리콘 막(108)에 포함된 실리콘 원자는 상기 알루미늄 막(110)으로 이동하여, 그 알루미늄 막(110)이 알루미늄 실리사이드(114)로 되고, 상기 보론 원자는 상기 실리콘 웨이퍼(100) 내로 확산되기 때문이다. 그래서 상기 실리콘 웨이퍼(100)의 후면에는 고농도의 보론이 도핑된 반도체 영역(p++)(112)이 형성된다.
다시 말해, 도 3f를 참조하면서 상기 소성 공정의 전후를 비교하면, 실리콘 웨이퍼(100)의 후면은 상기 실리콘 막(108)은 반도체 영역(p++)(112)으로 되고, 상 기 알루미늄 막(110)은 알루미늄 실리사이드(114)로 되는 것이다.
한편, 상기 소성 공정이 수행되더라도, 상기 실리콘 막(108)이 모두 제거되어 반도체 영역(112)으로 되는 것은 아니다. 즉 상기 실리콘 막(108)이 남아있는 경우도 있다. 하지만, 상기 미 제거된 실리콘 막(108)을 일부로 제거할 필요는 없다. 상기 미 제거된 실리콘 막(108)을 그대로 남겨두는 것이 효율 측면에서 유리하다. 이는 상기 실리콘 막(108)에 포함된 보론 원자의 이동이 다른 원소보다 어렵고, 그래서 상기 보론 원자가 상기 실리콘 막(108)에 많이 존재하기 때문에, 고농도 도핑 영역을 형성함에 있어 유리할 수도 있기 때문이다. 물론, 가장 바람직한 것은 상기 실리콘 막(108)이 전부 상기 알루미늄 실리사이드(114)로 되는 것이다. 그렇게 되면, 상기 실리콘 막(108)에 포함된 보론 원자가 상기 실리콘 웨이퍼(100) 내로 이동하기 때문에 보다 더 고농도로 보론이 도핑된 반도체 영역(p++)을 형성할 수 있기 때문이다. 이는 상기 알루미늄 막(108)의 두께(양)와 에칭 정도를 조절함으로써 가능하다.
상기 실리콘 웨이퍼(100)의 후면에 고농도로 보론 도핑된 반도체 영역(p++)(112)이 형성되면, 도 3g에 도시된 바와 같이 상기 PSG층(106)과 상기 알루미늄 실리사이드(114)를 제거한다. 상기 제거는 일반적인 에칭 방식으로 할 수 있다. 그러면 도 3g와 같이 실리콘 웨이퍼(100), 상기 실리콘 웨이퍼(100)의 전면에 형성된 n형 반도체 영역(104), 상기 실리콘 웨이퍼(100)의 후면에 형성된 반도체 영역(p++)(112)만이 남게 된다.
이후, 도 3h와 같이 상기 n형 반도체 영역(104) 위에 반사 방지막으로서 실 리콘 나이트라이드층(116)을 형성한다.
마지막으로, 도 3i와 같이 상기 실리콘 웨이퍼(100)의 전면에 전면전극(118)을 형성한다. 상기 전면전극(118)은 상기 n형 반도체 영역(104)과 접촉되어야 한다. 그래서 상기 실리콘 나이트라이드층(116)의 일부를 제거하는 공정이 선행된다. 그리고 후면에는 후면전극(120)을 형성한다. 상기 후면전극(120)은 상기 고농도의 보론이 도핑된 반도체 영역(p++)(112)의 전면적에 형성한다. 상기 전면전극(118) 및 후면전극(120)은 스크린 프린팅 방식에 의해 형성된다. 도 3i가 본 실시 예에 따라 제조된 태양전지가 된다.
상기한 실시 예에서와 같이 본 실시 예는 실리콘 웨이퍼의 후면에 보론이 도핑된 아모포스 실리콘 막과 그 위에 알루미늄 막을 적층시킨 상태에서, 소성 공정을 수행하여, 상기 아모포스 실리콘 막에 도핑된 보론 원자가 상기 실리콘 웨이퍼내로 확산되게 하여, 고농도의 보론이 도핑된 반도체 영역(p++)을 형성시킴을 알 수 있다.
이상과 같이 본 발명의 도시된 실시 예를 참고하여 설명하고 있으나, 이는 예시적인 것들에 불과하며, 본 발명의 속하는 기술분야의 통상 지식을 가진 자라면 본 발명의 요지 및 범위에 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적인 사상에 의해 정해져야 할 것이다.
즉 본 실시 예는 p형 실리콘 웨이퍼를 예를 들어 설명하고 있지만, n형 실리 콘 웨이퍼에도 본 발명이 적용될 수 있다.
도 1은 일반적인 태양전지의 제조공정 흐름도
도 2는 도 1에 의해 제조된 태양전지의 단면도
도 3은 본 발명의 실시 예에 따라 보론 도핑방법이 포함된 태양전지의 제조방법을 보인 공정 단면도
*도면의 주요 부분에 대한 부호의 설명*
100 : p형 실리콘 웨이퍼 102 : 요철면
104 : n형 반도체 영역 106 : PSG층
108 : 보론 도핑된 아모포스 실리콘 막
110 : 알루미늄 막 112 : 고농도 보론 도핑된 반도체 영역
114 : 알루미늄 실리사이드 116 : 실리콘 나이트라이드층
118 : 전면전극 120 : 후면전극

Claims (6)

  1. 반도체 기판의 후면에 보론 도핑된 반도체 막을 형성하는 단계;
    상기 반도체 막 위에 금속 막을 형성하는 단계;
    상기 반도체 막과 금속 막이 형성되면 소성 공정을 수행하는 단계; 그리고
    상기 소성 공정에 따라 상기 반도체 막에 형성된 보론 원자를 상기 반도체 기판 내부로 확산시켜서 상기 반도체 기판 후면에 고농도로 보론이 도핑된 반도체 영역을 형성하는 단계를 포함하여 구성되는 보론 도핑방법.
  2. 텍스처링(Texturing)된 반도체 기판의 전면에 에미터층을 형성하는 단계;
    상기 반도체 기판의 후면에 보론 도핑된 반도체 막 및 금속 막을 적층 형성하고, 소성 공정을 수행하여 상기 반도체 기판 후면에 고농도로 보론이 도핑된 반도체 영역을 형성하는 단계;
    상기 에미터층 형성시 그 에미터층 위에 형성된 산화막과 상기 소성 공정시 상기 금속막의 성질이 변하여 생성된 실리사이드를 제거하는 단계;
    상기 에미터층 위에 반사 방지막을 형성하는 단계; 그리고
    상기 반사 방지막의 일부를 제거하여 에미터층과 접촉되게 전면전극을 형성하고, 상기 반도체 영역에 후면전극을 형성하는 단계를 포함하여 구성되는 태양전지 제조방법.
  3. 제 2항에 있어서,
    상기 금속 막은 상기 소성 공정이 수행되었을 때 상기 금속 막을 형성하는 금속원자의 전부가 상기 실리사이드로 변경 형성되도록 하는 것을 특징으로 하는 태양전지 제조방법.
  4. 제 2항에 있어서,
    상기 금속 막을 형성하는 금속원자의 양을 조절하여 상기 소성 공정이 수행되었을 때 상기 반도체 막의 전부가 상기 실리사이드로 변경 형성되도록 하는 것을 특징으로 하는 태양전지 제조방법.
  5. 제 4항에 있어서,
    상기 반도체 막에 도핑된 모든 보론 원자가 상기 반도체 기판 내부로 확산되어 고농도의 반도체 영역을 형성하는 것을 특징으로 하는 태양전지 제조방법.
  6. 제 2항 내지 제 4항 중 어느 한 항에 있어서,
    상기 금속 막은, 상기 소성 공정시 상기 반도체 막에 도핑된 보론 원자가 외부로 기화되는 것을 방지하고, 상기 반도체 막에 도핑된 보론 원자는 상기 반도체 기판쪽으로 이동하게 하고, 상기 반도체 막에 포함된 실리콘 원자는 상기 금속 막쪽으로 이동하게 하는 것을 특징으로 하는 태양전지 제조방법.
KR1020090097855A 2009-10-14 2009-10-14 보론 도핑방법 및 이를 이용한 태양전지 제조방법 KR101083372B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090097855A KR101083372B1 (ko) 2009-10-14 2009-10-14 보론 도핑방법 및 이를 이용한 태양전지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090097855A KR101083372B1 (ko) 2009-10-14 2009-10-14 보론 도핑방법 및 이를 이용한 태양전지 제조방법

Publications (2)

Publication Number Publication Date
KR20110040541A KR20110040541A (ko) 2011-04-20
KR101083372B1 true KR101083372B1 (ko) 2011-11-14

Family

ID=44046894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090097855A KR101083372B1 (ko) 2009-10-14 2009-10-14 보론 도핑방법 및 이를 이용한 태양전지 제조방법

Country Status (1)

Country Link
KR (1) KR101083372B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017047895A1 (ko) * 2015-09-17 2017-03-23 한국생산기술연구원 나노결정 박막이 형성된 태양전지 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664015B2 (en) 2011-10-13 2014-03-04 Samsung Sdi Co., Ltd. Method of manufacturing photoelectric device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129600A (ja) 2007-11-21 2009-06-11 Toyo Aluminium Kk ペースト組成物と太陽電池素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129600A (ja) 2007-11-21 2009-06-11 Toyo Aluminium Kk ペースト組成物と太陽電池素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
James M. Gee at al., "Boron-doped back-surface fields using an aluminium-alloy process", Proceeding of the 26th IEEE Photovoltaic Specialists Conference, 29 September, 1997

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017047895A1 (ko) * 2015-09-17 2017-03-23 한국생산기술연구원 나노결정 박막이 형성된 태양전지 및 그 제조방법

Also Published As

Publication number Publication date
KR20110040541A (ko) 2011-04-20

Similar Documents

Publication Publication Date Title
CN108666393B (zh) 太阳能电池的制备方法及太阳能电池
US9153728B2 (en) Ion implanted solar cells with in situ surface passivation
US8071418B2 (en) Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
EP2605290B1 (en) Solar cell and method for manufacturing the same
US20210111294A1 (en) Solar cell and manufacturing method thereof
JP6690859B2 (ja) 太陽電池内の相対的ドーパント濃度レベル
US9685581B2 (en) Manufacturing method of solar cell
JP2010171263A (ja) 光起電力装置の製造方法
US20170133545A1 (en) Passivated contacts for photovoltaic cells
WO2017037803A1 (ja) 太陽電池セルおよび太陽電池セルの製造方法
US20100230771A1 (en) Methods and arrangement for diffusing dopants into silicon
JP2014239150A (ja) 太陽電池および太陽電池モジュール
JP5830143B1 (ja) 太陽電池セルの製造方法
JP6144778B2 (ja) 太陽電池の製造方法
KR101000556B1 (ko) 태양전지 및 그 제조방법
KR101083372B1 (ko) 보론 도핑방법 및 이를 이용한 태양전지 제조방법
JP2016139762A (ja) 太陽電池素子の製造方法
KR20160061409A (ko) 태양 전지를 생성하는 방법
KR20130104309A (ko) 태양 전지 및 이의 제조 방법
JP2003152205A (ja) 光電変換素子及びその製造方法
KR101083373B1 (ko) 선택적 도핑을 이용한 태양전지 제조방법 및 그 태양전지
JP5627194B2 (ja) 太陽電池の製造方法
JP5975841B2 (ja) 光起電力素子の製造方法及び光起電力素子
JP2016219544A (ja) 太陽電池セル及び太陽電池セルの製造方法
JP6257803B2 (ja) 光起電力装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee