JP2009520443A - 構成可能なオンダイ終端 - Google Patents

Abstract

記載されるのは、２つ以上の終端トポロジからユーザが選択できるようにする構成可能なオンダイ終端要素を用いるシステムである。１つのトポロジは、レールツーレールまたは半電源終端をサポートするようにプログラム可能である。別のトポロジには、固定または可変フィルタ要素が選択的に含まれ、それによって、終端特性は、異なるレベルの速度性能および電力消費に対して調整可能になる。終端電圧およびインピーダンスもまた調整可能である。

Description

分野
本明細書において提示する主題は、一般に通信分野に関し、特に、集積回路デバイス内および集積回路デバイス間における高速電子シグナリングに関する。

背景
高速データ通信集積回路（ＩＣ）ダイは、ドライバおよび受信機の両方を含むことが知られている。かかる一つのＩＣのドライバは、１つまたは複数の信号伝送線を介して、別のＩＣの受信機に接続する。インピーダンス不整合が、信号品質を低下させ、その結果として通信速度および信頼性を低減させるので、ドライバ回路および受信回路の両方には、伝送線の特性インピーダンスをドライバの出力インピーダンスおよび受信機の入力インピーダンスに整合させようと試みる終端要素が含まれる。

いくつかの従来の通信システムは、インピーダンス整合の改善のためにオンダイ終端（ＯＤＴ）要素のインピーダンスを較正する制御システムを用いる。これらのシステムは、多くの用途においてうまく機能する。それでも、高速データ通信回路は、顧客要求を満たすために、競争力のある価格で、ますます大きな性能レベルを達成しなければならないことが多い。さらに、異なる顧客は、典型的には、所与のＯＤＴ構成によっては満たすことができない異なる要件を持つ。ある顧客は、速度より電力効率を選ぶ可能性があり、または異なる終端電圧もしくはインピーダンスを好む場合がある。

したがって、より広範囲な終端トポロジおよび値を利用する機会を顧客に提供するＯＤＴ回路の必要性がある。

本明細書に提示する主題は、添付の図面における図において、限定としてではなく例として示されており、同様の参照数字が同様の要素を指す。

詳細な説明
図１は、一実施形態による集積回路（ＩＣ）ダイ１００を示す。ダイ１００には擬似差動受信機１０５が含まれるが、この受信機１０５は、パッド１１０を介して受信された入力信号ＲＸｉを、基準電圧Ｖｒｅｆ（同じ名前の電圧端子またはノードにおける）と比較して、出力信号ＲＸｏを生成する。ダイ１００にはまた、プログラム可能なオンダイ終端（ＯＤＴ）回路１１５が含まれるが、この回路１１５は、高速通信のための２つの一般的な終端トポロジ、すなわち、いわゆる「レールツーレール」トポロジおよびいわゆる「半電源（half-supply）」トポロジのどちらかを提供するようにプログラムすることができる。次に、終端トポロジの選択は、ＩＣダイ１００のユーザの自由裁量に委ねられる。外部信号または内部メモリ１２０が、２つの構成の１つを一時的または永続的に選択する信号Ｓ／Ｐを送出することができる。

ＯＤＴ回路１１５には、パッド１１０と受信機１０５との間の通信ポートから延びる２つの終端レグが含まれる。上部終端レグには、第１の終端インピーダンス１２５および第１の終端スイッチ１３０が含まれる。スイッチ１３０には３つのスイッチノードが含まれ、そのうちの２つが、電源電圧Ｖｏｄｔおよび基準電圧Ｖｒｅｆにそれぞれ接続される。第３のスイッチノードは、終端インピーダンス１２５を介して通信ポートに結合される。下部終端レグには、第２の終端インピーダンス１３５、およびスイッチ１３０に似た第２の終端スイッチ１４０が含まれる。スイッチ１４０の２つのスイッチノードが、グランドおよび基準電圧Ｖｒｅｆにそれぞれ接続される一方で、第３のスイッチノードは、終端インピーダンス１３５を介して通信ポートに結合される。両方のスイッチ１３０および１４０は、メモリ１２０からの信号Ｓ／Ｐに応答して、第１および第２のスイッチノードの１つを第３のスイッチノードに選択的に結合する２つの位置スイッチである。

レールツーレールまたは直列終端において、通信チャネルは、終端インピーダンスのペアを介して、２つの反対の電源電圧のそれぞれに結合される。レールツーレール終端トポロジを選択するために、スイッチ１３０および１４０は、電源ノードＶｏｄｔおよびグランドにそれぞれ切り替えられる。その場合に、受信機１０５への入力端子は、Ｖｏｄｔおよびグランドに、それぞれのインピーダンス１２５および１３５を介して結合される。同じ名前の電源ノードにおける終端電圧Ｖｏｄｔは、いくつかの実施形態では電源電圧Ｖｄｄであるが、しかし他の実施形態では、異なる一定電圧または可変電圧であってもよい。

半電源または並列終端において、通信チャネルは、２つの電源電圧間の基準電圧に結合される。半電源終端トポロジを選択するために、スイッチ１３０および１４０は、両方とも電圧Ｖｒｅｆに切り替えられるが、この場合に、受信機１０５への入力端子は、並列インピーダンス１２５および１３５を介して基準電圧端子Ｖｒｅｆに結合される。名前が示唆するように、半電源終端における基準電圧は、典型的には、電源ノードにおける電圧間の差の半分（たとえば、Ｖｒｅｆ＝１／２（Ｖｄｄ−グランド））であるが、しかし電圧Ｖｒｅｆは、他の実施形態では、異なる一定電圧または可変電圧であってもよい。

ＩＣダイ１００には、オプションとして、パッド１１０と受信機１０５の入力端子との間に結合スイッチ１４５が含まれる。外部信号またはメモリ１２０からなどの内部信号が、スイッチ１４５を一時的または永続的に開くかもしくは閉じるための信号ＡＣ／ＤＣを送出することができる。スイッチ１４５が閉じている場合には、受信機１０５は、パッド１１０にＤＣ結合される。スイッチ１４５が開いている場合には、受信機１０５は、キャパシタ１５０を介してパッド１１０にＡＣ結合される。

インピーダンス１２５および１３５は、調整可能であり、較正することができる。適切な較正方法および回路が、「最適化されたオンダイ終端用の較正方法および回路（Calibration Methods and Circuits for Optimized On-Die Termination）」なる名称の米国特許第６，９２４，６６０号明細書で詳述されており、この特許は、本明細書に組み込まれている。当業者によく理解されているが、スイッチ１３０、１４０および１５０は、トランジスタで作製することができる。キャパシタ１５０もまた、図６に関連して以下で詳述する方法および回路を用いて調整可能である。

図２は、別の実施形態に従って通信システム２００を示す。システム２００には、図１のＩＣダイ１００と共通の特徴があり、同様の番号を付けられた要素は、同じかまたは類似している。システム２００にはＯＤＴ回路が含まれるが、このＯＤＴ回路は、低電力構成に有用であり得るフィルタ要素を選択的に導入することができる。さらに、この選択は、いくつかの実施形態において動的に遂行することができ、これによって、システム２００は、高および低周波通信用に適切なＯＤＴ特性を選択することが可能になる。この柔軟性は、たとえば、低周波省電力モードおよび高周波高性能モードの両方をサポートするシステムにおいて有用である。

システム２００には送信ＩＣダイ２０５が含まれるが、この送信ＩＣダイ２０５は、パッド２１５、チャネル２２０、ならびにダイ２０５および２１０における関連導体から構成されたシングルエンド通信ポートを介して、受信ＩＣダイ２１０に結合される。ダイ２０５には、送信機２２５、および終端レグ２３０のペアが含まれる。レグ２３０は、図１および２の受信ダイ１００および２１０に関連して詳述する終端レグと同じかまたは類似してもよい。送信機２２５は、パッド２１５および関連通信ポートの他の要素を介して、ダイ２１０における受信機１０５に信号ＴＸを伝達する。

ＩＣダイ２１０には、フィルタリングまたは非フィルタリング半電源終端トポロジのどちらかを選択できるＯＤＴ回路２３５が含まれる。次に、終端トポロジは、ＩＣダイ２１０のユーザの自由裁量に委ねられる。トポロジは、固定するか、始動時に定義するか、または異なる性能モードをサポートするために動的に変化できるようにしてもよい。図示の実施形態において、終端選択論理２４０が制御信号Ｌ／Ｈを発行し、その状態によって、低性能低電力モードまたは高性能高電力モードのどちらかが選択される。

ＯＤＴ回路２３５には、ダイ２１０のパッド２１５と受信機１０５との間の通信ポートから延びる２つの終端レグが含まれる。上部終端レグには、第１の終端インピーダンス２４５および第１の終端スイッチ２５０が含まれる。スイッチ２５０には３つのスイッチノードが含まれ、その２つが、電源電圧と基準電圧Ｖｒｅｆに接続されるが、そのうちの１つが直接接続され、もう一方が、フィルタキャパシタ２５５を介して接続される。第３のスイッチノードは、終端インピーダンス２４５を介して通信ポートに結合される。下部終端レグは、ほぼ同じである。上部および下部終端レグのスイッチは、終端選択論理２４０からの信号Ｌ／Ｈに応答する。

両方の終端レグのスイッチは、それぞれの終端抵抗器を、高性能モードにおける電圧ノードＶｒｅｆ、および低周波モードにおいてそれぞれのフィルタキャパシタを介した電圧ノードＶｒｅｆに直接接続する。低周波モードにおいて入力信号をフィルタリングすることによって、高周波ノイズ成分が有利に減衰される。フィルタキャパシタは、いくつかの実施形態において、フィルタ調整を可能にするように調整可能である。フィルタキャパシタと直列ならびに／または並列の固定および／もしくは調整可能抵抗器もまた含むことができる。

図３は、別の実施形態に従ってＩＣダイ３００を示す。ダイ３００には受信機３０５が含まれるが、この受信機３０５は、入力信号ＲＸｉを基準電圧Ｖｒｅｆ（同じ名前の電圧ノードにおける）と比較して、出力信号ＲＸｏを生成する。ダイ３００にはまたプログラム可能なＯＤＴ回路３１０が含まれるが、このＯＤＴ回路３１０は、フィルタリングまたは非フィルタリングレールツーレールもしくは半電源終端トポロジレールを提供するようにプログラムすることができ、かくして図１および２の実施形態の機能を組み合わせる。

ＯＤＴ回路３１０には、２つの終端レグが含まれる。各レグには、スイッチ３１５および３２０、フィルタキャパシタ３２５、ならびに終端インピーダンス３３０が含まれる。スイッチ３１５および３２０は、以下のように４つのモードをサポートする。
１． 非フィルタリングレールツーレール：スイッチ３２０は閉じられ、上部および下部終端レグのスイッチ３１５は、ノードＶｏｄｔおよびグランドをそれぞれ選択する。
２． フィルタリングレールツーレール：スイッチ３２０は開かれ、上部および下部終端レグのスイッチ３１５は、ノードＶｏｄｔおよびグランドをそれぞれ選択する。
３． 非フィルタリング半電源：スイッチ３２０は閉じられ、スイッチ３１５は、両方とも、ノードＶｒｅｆを選択する。
４． フィルタリング半電源：スイッチ３２０は開かれ、スイッチ３１５は、両方とも、ノードＶｒｅｆを選択する。
ＯＤＴ回路３１０は、より多くのモードをサポートするように構成することができる。たとえば、追加電源電圧をサポートすることができ、インピーダンスおよびキャパシタンスを調整可能にすることができる。

図４は、別の実施形態に従って、構成可能なＯＤＴ回路を用いる通信システム４００を示す。構成可能なＯＤＴ回路によって、送信ダイ４０５は、差動通信チャネル４１５を通じて受信ダイ４１０にデータを送信する場合に、２つ以上の終端電圧間で選択することが可能になる。したがって、結果としての出力共通モード電圧は、ダイ４１０における受信機の必要性に適合させることができる。たとえば、多数の受信機が、共通バスを時分割するが、しかし異なる受信終端電圧を要求するかまたはこれらの電圧から利益を得る場合には、関連する送信機（単数または複数）は、それらが通信している受信機に最も適した終端電圧を用いることができる。通信チャネルはまた、異なる終端電圧を要求するかまたはこれらの電圧から利益を得る異なる動作モードをサポート可能である。たとえば、送信機は、第１の終端電圧を用いる自己テストまたは初期化用にループバック通信モードをサポートし、さらに、１つまたは複数の目標受信機に適した異なる終端電圧を用いる１つまたは複数の動作モードをサポートしてもよい。

ダイ４０５には、２つの同一またはほぼ同一の終端レグを備えた差動送信機が含まれる。各レグには、固定または調整可能な終端インピーダンス４１７、および電圧選択スイッチ４２０が含まれる。スイッチ４２０の状態は、外部的にかまたはメモリ４２５によってのように内部的に供給可能な選択信号Ｓを用いて制御される。制御論理は、スイッチ４２０の状態を動的に変更するために含むことができるが、代替として、スイッチ４２０は、２つの終端電圧Ｖ１およびＶ２のどちらかを選択することができる。他の実施形態において、スイッチ４２０および２つの電源ノードの代わりに、可変電圧源が用いられる。

図５は、さらに別の実施形態に従って通信システム５００を示す。通信システム５００には、差動チャネル５１５を介して受信ダイ５１０と通信する送信ダイ５０５が含まれる。送信ダイには、チャネルを介して受信ダイの入力パッド５１７に結合された差動出力パッド５１３が含まれる。一実施形態において、通信システム５００には送信機５２０が含まれ、この送信機５２０は、対応する受信機５２５へのシリアルデータ送信のために低電圧差動シグナリング（ＬＶＤＳ）を用いるが、他のタイプのシグナリングもまた用いてもよい。システム５００には、オプションとして、（ファントム画法で示した）外部差動終端抵抗器５３０が含まれる。

ダイ５１０には、多くの可能な終端トポロジから選択できるプログラム可能なＯＤＴ回路が含まれる。この選択性をサポートして、ダイ５１０には、共通ノード５３５から延びる３つの終端レグが含まれるが、２つは、受信機５２５への差動入力端子に対するものであり、１つは、基準電圧ノードたとえばグランドに対するものである。最初の２つの終端レグのそれぞれには、終端インピーダンス５４０および直列に接続されたスイッチ５４５が含まれる。第３の終端レグには、キャパシタンス５５０、終端インピーダンス５５５およびスイッチ５６０が含まれる。インピーダンス５４０および関連スイッチ５４５を含むことによって、外部抵抗器５３０の省略が可能になる。第３のレグによって、ノイズ低減ＲＣフィルタの選択的な組み込みが可能になる。図５のＯＤＴ回路のインピーダンスおよびキャパシタンスは、いくつかの実施形態では可変であり、これによって、フィルタ値および終端値は、性能の改善のために調整することが可能になる。スイッチ５４５および５６０は、スイッチ制御端子（図示せず）に印加される外部または内部制御信号によって制御することができる。様々な容量性および抵抗性要素を同様に制御することができる。

図６は、ノード５３５とグランドとの間に延びる、図５のダイ５１０の第３の終端レグの代わりに用いることができる構成可能なＲＣ回路６００を示す。回路６００には、いくらかのメモリ６０５が含まれ、その出力部は、複数のトランジスタ６１０の制御端子に結合される。トランジスタ６１０は、１つまたは複数の異なるサイズのキャパシタ６１５を、ノード５３５とグランドとの間に選択的に結合する。キャパシタンスを制御することに加えて、ノード５３５とグランドとの間の抵抗を、トランジスタの様々な組み合わせを選択することによって調整することができる。トランジスタの異なる組み合わせを可能にすることによって異なるレベルの終端インピーダンスを提供するために、トランジスタ６１０の幅対長さ比を変化させて様々なインピーダンスを提供してもよい。

前述の説明および添付の図面において、特定の用語および図面符号は、本発明の完全な理解を提供するように示されている。いくつかの例において、用語および符号は、本発明を実施するためには必要とされない特定の詳細を意味する場合がある。たとえば、回路要素間または回路ブロック間の相互接続部は、多導体または単一導体信号線として図示または説明してもよい。多導体信号線のそれぞれは、代替として、単一導体信号線であってもよく、単一導体信号線のそれぞれは、代替として、多導体信号線であってもよい。シングルエンドとして図示または説明した信号およびシグナリング経路はまた、差動であってもよく、逆も同様である。同様に、アクティブハイまたはアクティブロー論理レベルとして説明または図示した信号は、代替実施形態において反対の論理レベルを有してもよい。別の例として、金属酸化物半導体（ＭＯＳ）トランジスタを含むように説明または図示した回路は、代替として、バイポーラ技術、または信号で制御される電流フローを達成可能な任意の他の技術を用いて実現してもよい。用語に関して、信号は、それが、低もしくは高論理状態に駆動されて（または高論理状態に充電もしくは低論理状態に放電されて）特定の状態を示す場合に「アサートされる」と言われる。反対に、アサートされた状態（高もしくは低論理状態、またはオープンドレインもしくはオープンコレクタ状態などの、信号駆動回路が高インピーダンス状態に遷移された場合に生じる可能性があるフローティング状態を含む）以外の状態に信号が駆動（または充電もしくは放電）されることを示すために、信号は、「デアサートされる」と言われる。信号駆動回路は、それが、信号駆動回路と信号受信回路との間に結合された信号線において信号をアサート（またはデアサート（文脈によって明確に述べるかもしくは図示する場合には））する場合に、信号受信回路に信号を「出力する」と言われる。

本明細書で説明する１つまたは複数の回路を含む集積回路または集積回路の一部を設計するためのプロセスの出力媒体は、たとえば磁気テープまたは光学もしくは磁気ディスクなどのコンピュータ可読媒体であってもよい。コンピュータ可読媒体は、集積回路または集積回路の一部として物理的に例示可能な回路を説明するデータ構造または他の情報で符号化してもよい。かかる符号化のために様々なフォーマットを用いてもよいが、これらのデータ構造は、カルテック中間フォーマット（Caltech Intermediate Format（ＣＩＦ））、CalmaのＧＤＳＩＩストリームフォーマット（ＧＤＳＩＩ）または電子設計交換フォーマット（ＥＤＩＦ）で一般に書かれている。集積回路設計の当業者は、上記で詳述したタイプの概略図および対応する説明からかかるデータ構造を開発し、そのデータ構造をコンピュータ可読媒体に符号化することができる。集積回路製造の当業者は、かかる符号化されたデータを用いて、本明細書で説明する１つまたは複数を含む集積回路を製造することができる。

特定の実施形態に関連して本発明を説明したが、これらの実施形態の変形が、当業者には明らかであろう。たとえば、これらの実施形態は、単方向および双方向チャネルを通じて様々なシングルエンドおよび差動通信方式で用いるように構成することができる。特定の例には、シリーズスタブターミネーテッドロジック（ＳＳＴＬ）およびダブルデータレート（ＤＤＲ）シグナリングが含まれるが、これは、決して包括的なリストではない。多重パルス振幅変調（多重ＰＡＭ）および単一ＰＡＭ信号を用いる方式を始めとする様々な変調方式を用いるチャネル用の実施形態もまた用いてもよい。さらに、いくつかの構成要素は、互いに直接接続されて示されているのに対して、他は、中間構成要素経由で接続されて示されている。各例において、相互接続または「結合」の方法が、２つ以上の回路ノードまたは端子間の何らかの望ましい電気通信を確立する。かかる結合は、多くの回路構成を用いて達成可能であることが多いが、これは、当業者によって理解されよう。したがって、添付の請求項の趣旨および範囲は、前述の説明に限定されるべきではない。「のための手段」または「のためのステップ」を特に挙げる請求項だけが、米国特許法第１１２条第６パラグラフ下で要求されるように解釈されるべきである。

一実施形態に従って、構成可能なオンダイ終端を含む集積回路ダイ１００を示す。 別の実施形態に従って、構成可能なオンダイ終端を用いる通信システム２００を示す。 別の実施形態に従ってＩＣダイ３００を示す。 別の実施形態に従って、構成可能なＯＤＴ回路を用いる通信システム４００を示す。 さらに別の実施形態に従って通信システム５００を示す。 ノード５３５とグランドとの間に延びる、図５のダイ５１０における第３の終端レグの代わりに用いることができる構成可能なＲＣ回路６００を示す。

Claims (30)

1. 集積回路（ＩＣ）ダイであって、
   ａ． 前記ダイへの入力信号を受信するパッドと、
   ｂ． 前記パッドに結合された入力端子と、基準端子と、出力端子とを有する受信機と、
   ｃ． 前記基準端子に結合された第１のスイッチノードと、第２のスイッチノードと、第３のスイッチノードとを有し、前記第１および第２のスイッチノードの１つを前記第３のスイッチノードに選択的に結合する第１のスイッチと、
   ｄ． 前記第３のスイッチノードと前記入力端子との間に結合された第１の終端インピーダンスと、
   ｅ． 前記基準端子に結合された第４のスイッチノードと、第５のスイッチノードと、第６のスイッチノードとを有し、前記第４および第５のスイッチノードの１つを前記第６のスイッチノードに選択的に結合する第２のスイッチと、
   ｆ． 前記第６のスイッチノードと前記入力端子との間に結合された第２の終端インピーダンスと、
   を含む集積回路（ＩＣ）ダイ。
2. 前記第１のスイッチが前記第１および第３のスイッチノードを、前記第２のスイッチが前記第４および第６のスイッチノードを直列終端構成に結合し、
   前記第１のスイッチが前記第２および第３のスイッチノードを、前記第２のスイッチが前記第５および第６のスイッチノードを並列終端構成に結合する、請求項１に記載のダイ。
3. 前記第１および第２のスイッチが、それぞれの第１および第２のスイッチ制御端子を含む、請求項２に記載のダイ。
4. 前記第１および第２のスイッチ制御端子に出力ポートが結合され、前記第１および第２のスイッチが並列終端構成をサポートするかまたは直列終端構成をサポートするかを決定する値を格納するように構成されたレジスタをさらに含む、請求項３に記載のダイ。
5. 前記第２のスイッチノードに結合された第１の基準電圧ノード、および前記第５のスイッチノードに結合された第２の基準電圧ノードをさらに含む、請求項１に記載のダイ。
6. 前記第１および第２のスイッチノード間に結合されたキャパシタをさらに含む、請求項１に記載のダイ。
7. 前記第４および第５のスイッチノード間に結合された第２のキャパシタをさらに含む、請求項６に記載のダイ。
8. 前記キャパシタが、キャパシタンスの範囲にわたって調整可能である、請求項６に記載のダイ。
9. 前記パッドと前記受信機の前記入力端子との間に並列に結合された第３のスイッチおよびキャパシタをさらに含む、請求項１に記載のダイ。
10. ａ． 通信ポートと、
    ｂ． 第１の終端抵抗および第１のスイッチを含み、前記第１のスイッチが前記第１の終端抵抗を介して前記通信ポートを第１の電圧ノードおよび第２の電圧ノードのうちの１つに選択的に接続する第１の終端レグと、
    ｃ． 第２の終端抵抗および第２のスイッチを含み、前記第２のスイッチが前記第２の終端抵抗を介して前記通信ポートを第３の電圧ノードおよび第４の電圧ノードのうちの１つに選択的に接続する第２の終端レグと、
    を含むオンダイ終端回路。
11. 前記通信ポートが、前記第１および第２の電圧ノードの１つ、ならびに前記第３および第４の電圧ノードの１つに選択的に接続された単一通信ノードを含む、請求項１０に記載の回路。
12. 前記第２および第４の電圧ノードが、基準電圧を供給する、請求項１０に記載の回路。
13. 前記第１の電圧ノードが、前記基準電圧より高い第２の電圧を供給し、前記第３の電圧ノードが、前記基準電圧より低い第３の電圧を供給する、請求項１２に記載の回路。
14. 前記第１および第２の電圧ノード間に結合された第１のキャパシタ、ならびに前記第３および第４の電圧ノード間に結合された第２のキャパシタをさらに含む、請求項１０に記載の回路。
15. ＩＣダイパッドと、前記通信ポートを前記パッドに選択的に接続する第３のスイッチと、前記第３のスイッチと並列に接続されたキャパシタと、をさらに含む、請求項１０に記載の回路。
16. 前記第１および第２のスイッチに結合され、前記第１および第２のスイッチを制御する値を格納するメモリをさらに含む、請求項１０に記載の回路。
17. 前記通信ポートが、前記第１の終端レグに接続された第１の差動ノードおよび前記第２の終端レグに接続された第２の差動ノードを有する差動ポートである、請求項１０に記載の回路。
18. 前記第１および第３のスイッチノードが相互接続され、前記第２および第４のスイッチノードが相互接続される、請求項１７に記載の回路。
19. ａ． ｉ． 出力パッドと、
    ｉｉ． 前記出力パッドに結合され、前記出力パッドにおいてデータを送信する送信機と、
    を有する第１のＩＣダイと、
    ｂ． ｉ． 入力パッドと、
    ｉｉ． 前記入力パッドに結合され、前記送信データを受信する受信機と、
    を有する第２のＩＣダイと、
    ｃ． 前記第１のＩＣダイの前記出力パッドと前記第２のＩＣダイの前記入力パッドとの間に延びる通信チャネルと、
    ｄ． ｉ． 第１の基準端子に結合された第１のスイッチノードと、第２のスイッチノードと、第３のスイッチノードとを有し、前記第１および第２のスイッチノードの１つを前記第３のスイッチノードに選択的に結合する第１のスイッチと、
    ｉｉ． 前記第３のスイッチノードと前記入力端子との間に結合された第１の終端インピーダンスと、
    ｉｉｉ． 第２の基準端子に結合された第４のスイッチノードと、第５のスイッチノードと、第６のスイッチノードとを有し、前記第４および第５のスイッチノードの１つを前記第６のスイッチノードに選択的に結合する第２のスイッチと、
    ｉｖ． 前記第６のスイッチノードと前記入力端子との間に結合された第２の終端インピーダンスと、
    を含み、前記第１および第２のＩＣの１つに統合され、かつ前記出力パッドおよび入力パッドのうち対応する１つに結合された終端回路と、
    を含む通信システム。
20. 前記第１のスイッチが前記第１および第３のスイッチノードを、前記第２のスイッチが前記第４および第６のスイッチノードを直列終端構成に結合し、
    前記第１のスイッチが前記第２および第３のスイッチノードを、前記第２のスイッチが前記第５および第６のスイッチノードを並列終端構成に結合する、請求項１９に記載の通信システム。
21. 前記第１および第２のスイッチが、それぞれの第１および第２のスイッチ制御端子を含む、請求項２０に記載の通信システム。
22. 前記第１および第２のスイッチ制御端子に出力ポートが結合され、前記第１および第２のスイッチが、並列終端構成をサポートするかまたは直列終端構成をサポートするかを決定する値を格納するレジスタをさらに含む、請求項２１に記載の通信システム。
23. 前記第２のスイッチノードに結合された第１の基準電圧ノード、および前記第５のスイッチノードに結合された第２の基準電圧ノードをさらに含む、請求項１９に記載の通信システム。
24. 前記第１および第２のスイッチノード間に結合されたキャパシタをさらに含む、請求項１９に記載の通信システム。
25. データ符号のシーケンスとして表現された入力信号を受信するように構成された受信機を定義するデータ構造を格納したコンピュータ可読媒体であって、前記データ構造が、
    ａ． 通信ポートを表わす第１のデータと、
    ｂ． 第１の終端レグを表わす第２のデータであって、前記第１の終端レグが、第１の終端抵抗および第１のスイッチを含み、前記第１のスイッチが、前記第１の終端抵抗を介して、第１の電圧ノードおよび第２の電圧ノードの１つに前記通信ポートを選択的に接続する第２のデータと、
    ｃ． 第２の終端レグを表わす第３のデータであって、前記第２の終端レグが、第２の終端抵抗および第２のスイッチを含み、前記第２のスイッチが、前記第２の終端抵抗を介して、第３の電圧ノードおよび第４の電圧ノードの１つに前記通信ポートを選択的に接続する第３のデータと、
    を含むコンピュータ可読媒体。
26. ａ． ｉ． 差動送信機と、
    ｉｉ． 差動信号を伝達するために前記送信機に結合された第１および第２の出力パッドと、
    を有する第１のＩＣダイと、
    ｂ． ｉ． 第１および第２の入力パッドと、
    ｉｉ． 前記差動信号を受信するために、前記それぞれの第１および第２の入力パッドに結合された差動的な第１および第２の入力端子を含む差動受信機と、
    を有する第２のＩＣダイと、
    ｃ． 前記第１の出力パッドと前記第１の入力パッドとの間に延びる第１の信号経路、および前記第２の出力パッドと前記第２の入力パッドとの間に延びる第２の信号経路を有する差動通信チャネルと、
    ｄ． 前記第１および第２のＩＣダイの１つと統合され、前記第１および第２の信号経路間に結合され、前記第１の信号経路から電圧基準ノードへ延びる終端レグを含み、かつ終端抵抗およびプログラム可能なキャパシタンスを直列に含む終端回路と、
    を含む通信システム。
27. 前記第２の信号経路と前記終端レグとの間に延びる第２の終端抵抗をさらに含む、請求項２６に記載の通信システム。
28. 前記それぞれの第１に述べた終端抵抗および第２の終端抵抗と直列に接続された第１および第２のスイッチをさらに含む、請求項２７に記載の通信システム。
29. 前記プログラム可能なキャパシタンスと直列に接続された第３のスイッチをさらに含む、請求項２８に記載の通信システム。
30. 前記終端抵抗がプログラム可能である、請求項２６に記載の通信システム。

Images