JP2009513941A - センサのための安全装置 - Google Patents

Abstract

センサとりわけ回転速度センサのための安全装置であって、センサエレメントおよび機能的コンポーネントが該センサの機能を果たし、センサ出力信号を生成する形式のものにおいて、該機能的コンポーネントは機能セクションを形成する。さらに、コントロールコンポーネントはコントロールセクションに設けられており、監視コンポーネントは監視セクションに設けられており、該コントロールコンポーネントは機能的コンポーネントを連続的にコントロールするように構成されており、該監視コンポーネントは、作動サイクル中に少なくとも１回はコントロールコンポーネントを監視するように構成されている。

Description

本発明は、センサのための安全装置に関し、とりわけ回転速度センサのための安全装置に関する。ここでは、センサ素子および機能的コンポーネントが該センサの機能を果たし、センサ出力信号を生成する。

たとえばＥＰ０４６１７６１Ｂ１から、次のような回転速度センサが公知である。すなわち、振動ジャイロスコープが、放射状に方向づけられた２つの軸で励振される回転速度センサが公知である。ここでは振動ジャイロスコープを励振するために、適切な変換器を有する１次側の制御回路および２次側の制御回路が該振動ジャイロスコープに設けられている。このような回転速度センサが車両において、車両運動を安定化するために使用される場合、欠落や誤機能によって危険が発生することがある。このような欠落や誤機能を回避するためには、回転速度センサの機能監視が必要である。

このような監視を実現するために本発明の安全装置では、次のように構成される。すなわち、機能的コンポーネントが機能セクションを形成し、さらにコントロールコンポーネントはコントロールセクションに設けられており、かつ監視コンポーネントは監視セクションに設けられており、該コントロールコンポーネントは機能的コンポーネントを連続的にコントロールするために構成されており、監視コンポーネントは、作動サイクル中に少なくとも１回はコントロールコンポーネントを監視するように構成される。

本発明による安全装置の利点は、前記のように連続的に監視することによって、ユーザおよび上位のシステムに対してエラーを報告し、ひいては、場合によってはエラーを有するセンサ出力信号を報告するエラー報告を迅速に行うことができる。このような迅速な応答は、コントロールセクションの監視によって補足される。これによって、直接的には誤ったセンサ出力信号を引き起こすことはないが第２のエラーが発生した場合に危険を引き起こす可能性のあるエラーも報告される。このために必要な機能的コンポーネントの冗長性は、小さい規模で済む。

有利な構成ではコントロールコンポーネントは、機能セクションで値を測定し、測定されたこの値と限界値とを比較するために構成される。ここで有利には、コントロールコンポーネントはさらに、センサ出力信号を測定し、測定されたこのセンサ信号と限界値とを比較するために構成される。

さらに良好なコントロールを実現するために、この構成の発展形態では、コントロールコンポーネントは機能的コンポーネントをテストするように構成されている。ここではテスト信号が生成され、機能的コンポーネントへ供給され、該テスト信号に対する該機能的コンポーネントの応答が測定される。

比較的複雑なセンサの場合、機能セクションはデジタルコンポーネントおよびアナログコンポーネントを有する。この構成のために本発明による装置では、コントロールコンポーネントはデジタルコンポーネントのレジスタにアクセスし、アナログコンポーネントでアナログ信号を測定するために構成されている。ここではコントロール手段をさらに拡大するために、コントロールセクションは専用のアナログコンポーネントと、少なくとも１つのアナログ／デジタル変換器とを有する。

本発明の別の有利な実施形態では、監視コンポーネントは基本的に、デジタルのコントロールコンポーネントを監視するために構成されている。詳細には、監視セクションは、該コントロールセクションに設けられているマイクロコンピュータでクロックを監視するためのコンポーネントを有し、および／または監視セクションは、コントロールセクションに設けられているマイクロコンピュータを監視するためのウォッチドッグ回路を有する。さらに、この構成では監視セクションは、コントロールセクション内部のメモリを検査するための装置も有する。

プログラミング可能な装置も含めて電子回路はしばしば、特定用途向け集積回路によって構成される。この特定用途向け集積回路は、略してＡＳＩＣと称される。これには、非常に多くの数のゲート回路が含まれており、信号フローないしは結合ロジックに応じて可能である限りにおいて２重で使用されることが多い。本発明による安全回路によって達成された高い安全性を損なわないようにするために、本発明の発展形態では、機能セクションのコンポーネント、コントロールセクションのコンポーネントおよび監視セクションのコンポーネントは特定用途向け集積回路（ＡＳＩＣ）によって構成され、該特定用途向け集積回路に含まれるゲート回路はそれぞれ、セクションのうち１つだけに割り当てられるように構成される。

本発明では、数多くの実施形態が可能である。そのうちの１つが図面に概略的に、複数の図に示されており、以下で説明される。

図面
図１ 種々のセクションの概略図である。

図２ 本発明の装置を回転速度センサの例で示すブロック回路図である。

この実施例および該実施例の構成部分は、ブロック回路図として示されているが、このことは、本発明による構成が、これらのブロックに相応する個々の回路によって実施されることに限定されることを意味するわけではない。本発明による構成はむしろ、特に有利には、高集積度の回路によって実現される。ここではマイクロプロセッサが使用され、適切なプログラミングで、ブロック回路図に示された処理ステップを実行する。本発明ではコンポーネントとは、回路、コンピュータ、メモリ、これらに類似するハードウェアを指し、所属のプログラムおよびプログラムモジュールも含まれる。

図１に示された概略図には、振動ジャイロスコープ１が設けられており、この振動ジャイロスコープ１の作動のために回路２が設けられている。この回路のうち１つのセクションは、振動ジャイロスコープ１の本来の作動のためと、出力端３に出力される回転速度信号を生成するために設けられている。このセクションは、以下では機能セクション４と称される。連続的な監視を行うために別の回路が使用される。この別の回路は、まとめられてコントロールセクション５が構成される。このコントロールセクションは最終的に、監視セクション６によって監視される。不揮発メモリ７が調整データを格納するために使用され、別の出力端８がアラーム信号を出力するために設けられている。

図２に示されたブロック回路図に、セクション４，５，６のコンポーネントが比較的詳細に示されている。たとえば振動ジャイロスコープ１を作動するために、２つの増幅器１０，１１、アナログ／デジタル変換器１２およびデジタル／アナログ変換器１３が設けられている。たとえばフィルタ等の別のコンポーネントは、本発明を理解するのに必要ではないので、詳細に図示および説明しない。振動ジャイロスコープ１によって取り出され、１１で増幅され１２でデジタル化された信号は１４でデジタル処理されて、ドライバ信号が形成される。このドライバ信号は、デジタル／アナログ変換器１３および増幅器１０を介して振動ジャイロスコープの入力端へ供給される。

スイッチオン時には、不揮発メモリ７から調整データがロードされる。マイクロコンピュータ１５を介してデジタル信号処理部１４から、回転速度信号を含むデータが取り出され、ＵＡＲＴ／ＳＰＩインタフェース１６を介して別のマイクロコンピュータ１７へ供給される。この別のマイクロコンピュータ１７は、デジタルの回転速度信号を出力端３へ供給する。これに対して並列に、デジタル信号処理部１４にデジタル／アナログ変換器１８が接続されており、デジタル／アナログ変換器１８の出力端３’にアナログの回転速度信号が出力される。

コントロールセクションは基本的に、マイクロコンピュータによる自己診断部１９から成り、デジタル信号処理部１４のデータが供給される。さらにコントロールセクションは、機能セクションのアナログコンポーネントを検査するために、自己診断部１９によって制御されるテスト信号インジェクタ２０も有している。このテスト信号インジェクタ２０は、アナログのテスト信号を選択可能な位置で、機能セクションのアナログ回路へ供給するように構成されている。機能セクション４のアナログ回路の複数のポイントがマルチプレクサ２１に接続されており、これによって、選択可能なアナログ信号がコントロールされる。

これらのアナログ信号のうち１つが比較的小さな振幅を有さねばならない場合のために、増幅器２２が設けられている。この実施例では、コントロールすべきアナログ信号は搬送周波数である。それゆえ、マルチプレクサ２１に復調器２３が接続されている。アナログ／デジタル変換部２４の後に、自己診断部１９は、コントロールすべきアナログ信号にアクセスできる。別の検査のために、自己診断部１９は出力端３’からアナログの出力信号を受け取り、出力端８からアラーム信号を受け取る。自己診断部１９がエラーを検出した場合、ＯＲ回路２５および出力端８を介してアラーム信号が取り出される。アラーム信号の伝送は、ＵＡＲＴ／ＳＰＩインタフェースの直列のデータ電文でステータスビットを介しても行われる。

マイクロコンピュータにおけるプログラム実行の監視、クロック信号の有無の監視およびメモリの完全な機能の監視は、監視セクション６で、クロック検出器２６、ウォッチドッグ２７およびＲＡＭ／ＲＯＭ検査部２８を使用して行われる。これらのコンポーネントのうち１つがエラーを検出した場合、ＯＲ回路２５および出力端８を介してアラーム信号が出力される。入力端２９を介して自己診断が開始され、たとえば車両の保守作業時または作動停止時に開始される。

種々のセクションの概略図である。 本発明の装置を回転速度センサの例で示すブロック回路図である。

Claims (11)

1. センサのための安全装置であって、とりわけ回転速度センサのための安全装置であり、
   センサエレメントおよび機能的コンポーネントが該センサの機能を果たし、センサ出力信号を生成する形式のものにおいて、
   該機能的コンポーネント（１，１０〜１８）は機能セクション（４）を形成し、
   コントロールコンポーネント（１９〜２５）はコントロールセクション（５）に設けられており、
   監視コンポーネント（２６，２７，２８）は監視セクション（６）に設けられており、
   該コントロールコンポーネント（１９〜２５）は、機能的コンポーネント（１，１０〜１８）を連続的に監視するように構成されており、
   該監視コンポーネント（２６，２７，２８）は、作動サイクル中に少なくとも１回はコントロールコンポーネント（１９〜２５）を監視するように構成されていることを特徴とする安全装置。
2. 該コントロールコンポーネント（１９〜２５）は、機能セクション（４）において値を測定し、測定された値と限界値とを比較するように構成されている、請求項１記載の安全装置。
3. 該コントロールコンポーネント（１９〜２５）はさらに、センサ出力信号を測定し、測定された該センサ出力信号と限界値とを比較するように構成されている、請求項２記載の安全装置。
4. 該コントロールコンポーネント（１９〜２５）はさらに、機能的コンポーネント（１，１０〜１８）をテストするように構成されており、
   その際には、テスト信号が生成されて機能的コンポーネント（１，１０〜１８）へ供給され、該テスト信号に対する該機能的コンポーネント（１，１０〜１８）の応答が測定される、請求項２または３記載の安全装置。
5. 機能セクション（４）はデジタルコンポーネント（１４〜１７）およびアナログコンポーネント（１，１０，１１）を有しており、
   該コントロールコンポーネントは、前記デジタルコンポーネント（１４〜１７）のレジスタにアクセスし、前記アナログコンポーネント（１，１０，１１）においてアナログ信号を測定するように構成されている、請求項２から４までのいずれか１項記載の安全装置。
6. コントロールセクション（５）は、専用のアナログコンポーネント（２０〜２３）と、少なくとも１つのアナログ／デジタル変換器（２４）とを有する、請求項５記載の安全装置。
7. 監視コンポーネント（２６，２７，２８）は基本的に、デジタルのコントロールコンポーネント（１４〜１７）を監視するように構成されている、請求項１から６までのいずれか１項記載の安全装置。
8. 監視セクション（６）は、コントロールセクションに含まれているマイクロコンピュータのクロックを監視するためのコンポーネント（２６）を有する、請求項７記載の安全装置。
9. 監視セクション（６）は、コントロールセクションに含まれているマイクロコンピュータ（１９）のクロックを監視するためにウォッチドッグ回路（２７）を有する、請求項７または８記載の安全装置。
10. 監視セクション（６）は、コントロールセクション（５）内部のメモリを検査するための装置（２８）を有する、請求項７から９までのいずれか１項記載の安全装置。
11. 機能セクション（４）のコンポーネント、コントロールセクション（５）のコンポーネントおよび監視セクション（６）のコンポーネントは、特定用途向け集積回路（ＡＳＩＣ）によって構成されており、
    該特定用途向け集積回路（ＡＳＩＣ）に含まれているゲート回路はそれぞれ、機能セクション（４）、コントロールセクション（５）および監視セクション（６）のうち１つのみに割り当てられている、請求項１から１０までのいずれか１項記載の安全装置。

Images